实验2_验证性实验——MSI逻辑功能测试_实验报告
MS实验指导书及报告
MS实验指导书及报告
自查报告。
标题，MS实验指导书及报告。
自查报告：
在实验指导书和报告的准备过程中，我认真阅读了实验指导书，了解了实验的目的、步骤和要求。在撰写实验报告时，我按照要求结构化地呈现了实验的背景、目的、材料和方法、结果和讨论等内容，并且在撰写过程中注重了科学性、准确性和逻辑性。
在实验进行过程中，我严格遵守了实验室的安全规定，正确使用实验仪器和试剂，并且按照实验指导书中的步骤进行了操作。在实验结果的记录和分析过程中，我认真记录了数据，并对实验结果进行了合理的解释和分析。
在整个实验过程中，我尊重了实验室的规定和指导老师的要求，积极与同学合作，共同完成了实验任务。在实验报告中，我注明了实验中遇到的问题和困难，并对实验结果的可靠性和局限性进行了讨论和思考。
总的来说，通过自查和整理，我认为我在准备实验指导书和报告的过程中做到了认真、细致和合理，同时也在实验操作和数据处理中严格遵守了规定和要求。希望在今后的实验中能够继续保持这样的态度和做法，不断提高自己的实验能力和科学素养。
触发器逻辑功能测试实验报告
触发器逻辑功能测试实验报告
一、实验目的
1.掌握基本的触发器逻辑功能结构及其特性；
2.了解触发器逻辑功能在工程应用中的重要性；
3.熟练操作触发器逻辑功能实验测验实验装置；
4.学习和练习触发器逻辑功能实验测验的技术。
二、实验内容
本次实验需要完成以下内容：
1.熟悉并认识触发器逻辑功能实验测验实验装置；
2.按照实验大纲说明进行实验演示，进行触发器逻辑功能实验测验；
3.完成实验报告
三、实验原理
触发器逻辑功能也称为触发器电路，它是一种根据特定触发条件而启动或停止特定电路的特定方向的确定性电路。它是一种比变速器的电路功能更为精确的工作装置，在电子技术之中，它可以代表一定的几何形状，使得机械的运动更为精确，并催生出丰富的技术。
四、实验结果
实验结果如下：
1.在触发器逻辑功能实验测试装置上，我们通过给定的电路，改变各种信号，使用触发器逻辑功能，能够得到较为精确的报警信号；
2.通过实验，我们熟悉了触发器逻辑功能的工作原理，掌握了触
发器电路的结构，并能够将其应用于具体的工程问题中。
msi组合逻辑电路的设计实验报告
msi组合逻辑电路的设计实验报告
MSI组合逻辑电路的设计实验报告
引言：
在现代电子技术中，组合逻辑电路被广泛应用于各种数字系统中，如计算机、
通信设备等。MSI（Medium Scale Integration）组合逻辑电路是一种集成度适
中的电路，具有较高的可靠性和性能。本实验旨在通过设计和实现MSI组合逻
辑电路，加深对数字电路设计原理的理解，并掌握实际电路的搭建和测试技巧。实验目的：
1. 理解MSI组合逻辑电路的基本原理和设计方法；
2. 学会使用逻辑门、多路选择器、译码器等基本元件进行电路设计；
3. 掌握数字电路的搭建和测试技巧；
4. 分析电路的功能和性能，并提出改进方案。
实验内容：
本实验分为两个部分，分别是设计一个4位全加器和一个4位比较器。
1. 4位全加器设计：
全加器是一种常见的组合逻辑电路，用于实现两个二进制数的加法运算。通过
使用逻辑门和多路选择器，可以设计一个4位全加器电路。
首先，根据全加器的真值表，使用逻辑门设计出每一位的和与进位输出。然后，使用多路选择器将每一位的进位输出与前一位的进位输入相连接，形成级联的
全加器电路。
接下来，根据设计的电路原理图，使用数字电路实验箱搭建电路，并连接输入
输出信号。对电路进行测试，验证其功能和性能。
2. 4位比较器设计：
比较器是一种用于比较两个二进制数大小的组合逻辑电路。通过使用译码器和逻辑门，可以设计一个4位比较器电路。
首先，根据比较器的真值表，使用译码器将两个4位二进制数进行解码，得到各位的比较结果。然后，使用逻辑门将各位的比较结果进行逻辑运算，得到最终的比较结果。
MSI译码器逻辑功能测试资料讲解
M S I译码器逻辑功能
测试
精品资料
实验三验证性实验——MSI 译码器逻辑功能测试
一．实验目的
1. 掌握中规模(MSI) 集成译码器的逻辑功能和使用方法；
2. 验证3—8 线译码器和七段显示译码器的逻辑功能；
3. 掌握数码管与译码器配合使用的方法；。
二．实验原理
译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换
译码器。
l．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如 2 线—4 线、3 线—8 线和4 线—16 线译码器。若有n 个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。例如，有 3 个输入变量(或称为地址端)，那么就可以有23=8 个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8 个输出端，
而每一个输出所代表的函数对应于n 个输入变量的最小项。
Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
16 15 14 13 12 11 10 9
V CC Y 0 Y 1 Y 2 Y 3 Y4 Y 5 Y 6
74LS138
A 0 1 A 1 A 2
2 3
S2
4
S3S1 Y 7 GND
5 6
(b)
7 8
1 1 1
15 14 13 12 11 10 9 7
Y 0Y1Y 2 Y 3Y 4 Y 5
74LS138 Y 6 Y 7
1 1 1 16 V CC
S1 S2 S3 A
0 A 1 A 2
A 0
数据选择器及应用
注：
（1）使用MSI器件时，器件的各控制输入 使用MSI器件时 器件时， 端必须按逻辑要求接入电路， 端必须按逻辑要求接入电路，不能悬空处 理。 电路接线过程中的注意同实验2.1。 （2）电路接线过程中的注意同实验2.1。
实验设备与器材： 实验设备与器材：
（1）数字逻辑实验箱 （2）集成芯片： 双4选1数据选择器74LS153 数据选择器74LS153 四—2输入与非门74LS00 输入与非门74LS00 一台 一片 一片
全加器是常用的算术运算电路。 全加器是常用的算术运算电路。Ai、Bi 为两个输入的一位二进制数，C 为两个输入的一位二进制数，Ci-1为低位二 进制数相加的进位输出到本位的输入，则S 进制数相加的进位输出到本位的输入，则Si 为本位二进制数A 为本位二进制数Ai、Bi和低位进位输入Ci-1 和低位进位输入C 相加之和，C 相加之和，Ci为Ai、Bi和Ci-1相加向高位的 进位输出。图2 进位输出。图2–4–2所示, 用两个4选1数据 所示, 用两个4 选择器实现一位全加器的电路。
复习中规模集成电路数据选择器的工作原 理，逻辑功能及使用方法 掌握数据选择器的扩展方法及用数据选择 器实现逻辑函数的方法。 根据设计任务的要求，画出逻辑电路图设 计相应的实验步骤。
实验内容及步骤： 实验内Hale Waihona Puke Baidu及步骤：
按图2 按图2–4–3所示电路原理图和图2–4–1所示 所示电路原理图和图2 集成芯片引脚排列图完成下列设计实验。 （1）测试4选1数据选择器74LS153的逻辑 ）测试4 数据选择器74LS153的逻辑 功能。 （2）使用数据选择器74LS153完成一位全 ）使用数据选择器74LS153完成一位全 加器或全减器。画出设计逻辑电路图，检 测并记录电路功能。
数字电路实验二--译码器实验报告
深圳大学实验报告实验课程名称：数字电路与逻辑设计实验项目名称：译码器
学院：专业：
报告人：学号：班级：同组人：
指导教师：
实验时间：
实验报告提交时间：
实验报告包含内容
一、实验目的与要求
1．了解和正确使用MSI组合逻辑部件；
2．掌握一般组合逻辑电路的特点及分析、设计方法；
3. 学会对所设计的电路进行静态功能测试的方法；
4. 观察组合逻辑电路的竞争冒险现象。
二、实验说明
译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：
1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
三、实验设备
1．RXB-1B数字电路实验箱
2．器件
74LS00 四2输入与非门
74LS20 双4输入与非门
74LS138 3线—8线译码器
四、任务与步骤
任务一：测试74LS138逻辑功能
将一片74LS138译码器插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。
最新实验三-验证性实验—MSI译码器逻辑功能测试
实验三 验证性实验——MSI 译码器逻辑功能测试
一．实验目的
1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。 二．实验原理
译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。 其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。）；或S 1=×，¯S 2+¯
S 3=1时，译码器被禁止，所有输出同时为l 。
实验四 MSI计数器的应用
实验四MSI计数器的应用
一、实验目的：
1．熟悉同步计数器的功能及应用特点；
2．掌握中规模集成计数器的使用方法及功能测试方法。
二、实验仪器、设备、元器件：
1．数字逻辑电路实验仪1台
2. 元器件：74LS192（CC40192）CC40161 74LS74（CC4013）74LS00（CC4011）
74LS161、74LS20、74LS138 导线若干
3. 示波器和万用表
三、实验原理：
1．掌握利用74LS161及门电路构成任意进制计数器的方法。
2．预习中规模集成电路计数器74LS192的逻辑功能及使用方法。
3．复习实现任意进制计数的方法。
四、实验内容和步骤：
1. 用74LS161及74LS138构成5进制计数器，要求画出电路连接图，完成相应测试并记录实验结果。
图10-1 74LS161及74LS138构成5进制计数器
设计性实验
（1）用2片74LS161和附加门电路构成一个50分频的分频器（提示：可用预置输入数据的方法）。
（2）用两片74LS161和少量的门电路及显示译码器设计一个BCD码的两位十进制计数器。
2.中规模＋进制计数器
4LS192是同步十进制可逆计数器，如图10-2所示。
图10-2 74LS192逻辑符号及引脚排列
CPu-加计数端 CPD-减计数端 -置数端 -非同步进位输出端 -非同步借位输出端 D0、D1、D2、D3-计数器输入端 CR-清零端Q0、Q1、Q2、Q3-数据输出端
表10-1 74LS192逻辑功能表
将74LS192的CP接单脉冲源，清零端（）、置数端（）、数据输入端（D3~D0）分别接逻辑开关，输出端（Q3~Q0）接逻辑电平显示插孔；和接逻辑电平显示插孔或译码显示输入的相应插孔。按表5、1逐项测试，检查是否相符。
数电实验(最后修订)
湖南师范大学树达学院
树达学院实验实习管理中心基础实验室
目录
（已修改）
1 实验须知 (2)
2 实验一基本门电路和触发器的逻辑功能测试 (3)
3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6)
4 实验三组合逻辑电路的设计 (9)
5 实验四常用中规模集成时序逻辑电路的功能及应用 (10)
6 实验五时序逻辑电路的设计 (13)
7 附录功能常用芯片引脚图 (14)
实验须知
一、前言
《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。
本实验讲义是为我院电子、通讯等专业而编写的。所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。不足之处，恳请诸位同行和读者斧正！
二、实验要求
1、实验前必须充分的预习，完成指定的预习任务。
2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。
3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。
4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。找到原因、排除故障后方可继续实验。
数电实验报告实验二利用MSI设计组合逻辑电路
数电实验报告实验二利用MSI设计组合逻辑电路
实验目的：熟悉MSI器件的使用方法，了解组合逻辑电路的设计和实现过程，掌握在实践中应用数字电路的基本技能。
实验材料：74LS04三态门芯片、74LS00与门芯片、线路板、电压钳等。
实验方法：根据电路原理图连接线路板，通过信号发生器输入数字信号，通过示波器观察输出波形，验证电路的正确性。
实验过程：
1.设计一个三输入与门电路，当A、B、C均为高电平时，输出一个高电平信号。
2.根据电路原理图，在线路板上连接74LS00芯片，并在输入端分别连接A、B、C信号线，输出端连接LED灯。
3.通过电压钳确定芯片的工作电压，并使用信号发生器分别输入0V和5V信号，观察LED灯的亮灭情况，并记录输出波形。
4.对比电路设计和实验结果，验证电路的正确性，并分析原因。
实验结果：
经过实验验证，当A、B、C均为高电平时，LED灯亮起，输出波形为高电平信号。当任意一位不为高电平时，LED灯熄灭，输出波形为低电平信号。因此，该三输入与门电路实现了设计要求。
本实验通过利用MSI器件设计组合逻辑电路，实现了一个三输入与门电路，成功验证其正确性。同时，学习了数字电路的设计和实现技能，为今后的实践应用打下了坚实的基础。
数电实验二
实验二：组合逻辑电路(MSI和设计)
一、实验目的：
1、了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器
74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；
2、掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功
能；
3、掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功
能。
二、知识点提示：
1、组合逻辑电路的设计方法
(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；
(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式；
(3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定）
(4)再根据逻辑表达式，画出逻辑电路图；
(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。
2、中规模集成器件电路特点
中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。
具体设计方法见教材。
三、实验原理：
1、MSI中规模集成电路的管脚图和功能表，及使用说明。
①译码器(74HC138)
一个n变量的译码器的输出包含了n变量的所有最小项。例如，3线／8线译码器(74HCl38)8个输出包含了3个变量的全部最小项的译码。
用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。
74LSl38是3-8线译码器，其外引脚排列如图2-1所示。74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。
数字电子技术实验教案
湖南工学院教案用纸p.1 实验1 基本门电路逻辑功能测试(验证性实验)
一、实验目的
1.熟悉基本门电路图形符号与功能；
2.掌握门电路的使用与功能测试方法；
3.熟悉实验室数字电路实验设备的结构、功能与使用。
二、实验设备与器材
双列直插集成电路插座，逻辑电平开关，LED发光显示器，74LS00，74LS20，74LS86，导线
三、实验电路与说明
门电路是最简单、最基本的数字集成电路，也是构成任何复杂组合电路和时序电路的基本单元。常见基本集门电路包括与门、或门、与非门、非门、异或门、同或门等，它们相应的图形符号与逻辑功能参见教材P.176, Fig.6.1。根据器件工艺，基本门电路有TTL门电路和CMOS门电路之分。TTL门电路工作速度快，不易损坏，CMOS门电路输出幅度大，集成度高，抗干扰能力强。
1. 74LS00—四2输入与非门功能与引脚：
2. 74LS20—双4输入与非门功能与引脚：
3. 74LS86—四2输入异或门功能与引脚：
四、实验内容与步骤
1. 74LS00功能测试：
①74LS00插入IC插座；②输入接逻辑电平开关；③输出接LED显示器；④接电源；⑤拔动开关进行测试，结果记入自拟表格。
2. 74LS20功能测试：
实验过程与74LS00功能测试类似。
3. 74LS86功能测试：
实验过程与74LS00功能测试类似。
4. 用74LS00构成半加器并测试其功能：
①根据半加器功能：S A B
=，用74LS00设计一个半加器电路；
=⊕，C AB
②根据所设计电路进行实验接线；
③电路输入接逻辑电平开关，输出接LED显示器；
数字电路实验三 利用MSI设计组合逻辑电路(一)
数字电路与逻辑设计实验报告实验三利用MSI设计组合逻辑电路(一)
姓名：黄文轩
学号：17310031
班级：光电一班
一、实验目的
1.熟悉编码器.译码器数据选择器等组合逻辑功能模块的功能与使用方法。
2掌握用MSI设计组合逻辑电路的方法.
二、实验器件
1.数字电路实验箱数字万用表、示波器。
2.虚拟器件: 74LS197, 74LSI38. 74LS151,及各种门电路
三、实验预习
1、数据分配器
考虑输入信号D为0和1的情况
D=0：无论A、B、C输入如何，输出的F0--F7均为1
D=1：地址信号ABC对应位置的输出为0，其他位置输出为1.这与74LS138正常工作时的逻辑相同。因此我们只需要将D作为芯片工作与否的控制端即可。即将D与G1连接，G——2——A——=G——2——B——=0。就能实现目标功能。
使用Multisum仿真电路以验证接法的正确性：
电路图如下所示：
将仿真结果与数据分配器真值表对比：
通过仿真过程我们可以看出，电路实现了将G1送来的数据只通过一条线反向送到输出端的功能。
二、基于门电路的半加半减器设计
首先我们需要得到器件的真值表：
基于真值表画出卡诺图并化简逻辑表达式：Y:
C:
根据卡诺图化简可以得到：
Y=A⊕B
C=(S⊕A)B
这样我们可以得到使用一个与门和两个异或门实现的半加半减器，其电路图如下：
使用Multisum仿真检验正确性，以74LS197作为动态输入观察输出波形，仿真结果如下图所示：
波形可以与真值表对应，我们判断这种电路接法是有效正确的。
三、基于74LS138的半加半减器设计
msi组合逻辑电路实验报告
msi组合逻辑电路实验报告
Title: Experimental Report on MSI Combinational Logic Circuits
Introduction
In this experiment, we explored the design and implementation of MSI (Medium Scale Integration) combinational logic circuits. These circuits are essential components in digital systems, performing logical operations on input signals to produce output signals. The purpose of this experiment was to gain a better understanding of the principles and applications of MSI combinational logic circuits.
Experimental Setup
The experimental setup consisted of various MSI components such as multiplexers, decoders, encoders, and adders. These components were interconnected using breadboards and wires to create different combinational logic circuits. The input signals were generated using switches, and the output signals were observed using LEDs.
实验三-验证性实验—MSI译码器逻辑功能测试
实验三 验证性实验——MSI 译码器逻辑功能测试
一．实验目的
1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证3—8线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法；。 二．实验原理
译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。
译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。
l ．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。例如，有3个输入变量(或称为地址端)，那么就可以有23=8个不同的地址组合，分别为000、001、010、011、100、101、110、111，可以控制8个输出端，而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线—8线译码器74LSl38为例，图3-1(a)(b) (c)分别为其逻辑图及引脚排列。 其中A 2、A 1、A 0为地址输入端，￣Y 0~￣Y 7为译码输出端，S 1、¯S 2、¯S 3为使能端。表3-1为74LSl38功能表。
当S 1=1，¯S 2+¯S 3=0时，74LS138工作，地址码所指定的输出端输出0(被选中)，其它输出端均输出1(未被选中)。当S 1=0；¯S 2+¯S 3=×（注：“×”即不论是什么逻辑值的意思。）；或S 1=×，¯S 2+¯S
3=1时，译码器被禁止，所有输出同时为l 。
数字电路译码器实验报告
一、实验目的与要求
1．了解和正确使用MSI组合逻辑部件；
2．掌握一般组合逻辑电路的特点及分析、设计方法；
3. 学会对所设计的电路进行静态功能测试的方法；
4. 观察组合逻辑电路的竞争冒险现象。
预习要求：
（1）复习组合逻辑电路的分析与设计方法；
（2）根据任务要求设计电路，并拟定试验方法；
（3）熟悉所用芯片的逻辑功能、引脚功能和参数；
（4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。
（5）二、实验说明
译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类：
1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。
2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。
3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。
三、实验设备
1．RXB-1B数字电路实验箱
2．器件
74LS00 四2输入与非门
74LS20 双4输入与非门
74LS138 3线—8线译码器
四、任务与步骤
任务一：测试3线—8线译码器74LS138逻辑功能
将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。