超高频单片集成锁相环SE564及其应用
实验三2FSK调制与解调实验一、实验目的
实验三2FSK调制与解调实验一、实验目的1、了解二进制移频键控2FSK 信号的产生过程及电路的实现方法。
2、了解非相干解调器过零检测的工作原理及电路的实现方法。
3、了解相干解调器锁相解调法的工作原理及电路的实现方法。
二、实验内容1、了解相位不连续2FSK 信号的频谱特性。
2、了解2FSK（相位不连续）调制，非相干、相干解调电路的组成及工作理。
3、观察2FSK 调制，非相干、相干解调各点波形。
4、改变f1、f2的频率大小，观察不同调制指数下的调制解调效果。
（选作）5、利用实验模块的电路，设计出其它解调方法，并自行验证。
（选作）三、预习要求1)画出实验电路中2FSK调制器采用的原理框图；2)根据实验指导书的相关资料，说明本实验2FSK调制的载波频率分别是多少？用什么方法产生的？3)本实验2FSK载波是方波还是正弦波？如何实现的？4)用什么方法可以将方波变成正弦波？5)FSK调制器可以用哪两种基本方法实现？本实验用的是哪一种？6)用什么方法实现的FSK信号的相位是连续的？7)实验中，信息的码速率是多少？可以用什么方法测量？8)可以用什么方法来测量2FSK的两个载波频率？9)当用“10101010………”不断重复的信息码进行FSK调制，用计数法测量FSK调制输出信号的频率，测量得到的频率可能是多少？为什么？10)本实验中，2FSK 信号带宽是多少？如何计算的？公式中的各个量代表什么？11)本实验中，2FSK 信号的频谱会是单峰还是双峰？为什么？12)用示波器同时观测FSK调制器的输入数据、FSK调制器输出的已调信号，要能稳定的观测应该用这两个信号中的哪一个作为示波器的触发信号？13)画出2FSK过零检测解调的原理框图；14)实验中，FSK过零检测解调方案采用数字电路如何实现；15)脉冲的宽度相同，有些时刻的脉冲密一些，有些时刻的脉冲少一些，可以用什么具体的方法区分出每一个单位时刻内脉冲是多还是少？16)测试接收端的各点波形，需要与什么波形对比，才能比较好的进行观测？示波器的触发源该选哪一种信号？为什么？17)采用过零检测解调的方法时，将f1和f2倍频的电路是如何设计的？18)采用过零检测解调的方法时，解调电路中哪一点的波形是f1和f2的倍频？19)2FSK 信号经过整形变成方波2FSK 信号，频谱有什么变化？为什么？20)解调时将f1和f2倍频有何好处？如何通过仪器测量来说明？21)2FSK 信号解调时将f1和f2倍频之后，频谱有什么变化？为什么？22)解调电路各点信号的时延是怎么产生的？23)解调出的信码和调制器的绝对码之间的时延是怎么产生的？24)解调的信号为什么要进行再生？25)理论上，能否实现出一个没有时延的解调器？为什么？26)解调的信号是如何实现再生的？27)再生过程中，是什么环节会对解调的输出造成延时？为什么？28)画出2FSK 锁相PLL 解调的原理框图；29)PLL 解调2FSK 信号的原理是什么？30)为什么2FSK 锁相解调可以实现相干解调？31)要实现2FSK 锁相解调，锁相环需要工作在什么跟踪方式？为什么？32)解调电路中T31（放大出）没有信号输出，可能的原因有哪些？33)T19（2FSK 过零检测出）信号异常，如何判断故障点在哪？34)解调输出信号与发送端的数据信号对比，为什么会有延时，是哪些原理造成的？四、实验原理二进制频率调制（2FSK ）是数据通信中使用较早的一种通信方式。
高频-锁相环调频发射与接收
实验十一锁相环调频发射与接收实验121180166 赵琛一、实验目的1. 加深锁相环工作原理和调频波解调原理的理解。
2. 掌握NE564构成的锁相环鉴频电路的原理和调试方法。
3. 锁相环调频发射电路与锁相环鉴频接收电路进行通信实验，加深对通信系统的理解。
二、实验使用仪器1．NE564锁相和调频实验板2．100MHz泰克双踪示波器3. FLUKE万用表4. 高频信号源5. 低频信号源三、实验基本原理与电路1. 锁相环鉴频电路用锁相环路可实现调频信号的解调。
如果将环路的频带设计得足够宽，则压控振荡器的振荡频率跟随输入信号的频率而变。
若压控振荡器的电压-频率变换特性是线性的，则加到压控振荡器的电压，即环路滤波器输出电压的变化规律必定与调制信号的规律相同。
故从环路滤波器的输出端，可得到解调信号。
用锁相环进行已调频波解调是利用锁相环的跟踪特性，这种电路称调制解调型PLL。
锁相鉴频原理框图如图11-1所示图11-1锁相鉴频原理框图采用NE564锁相环集成芯片来实现鉴频，由于其内部的压控振荡器转换增益不高，为了获得有效的解调输出信号，要求输入调频信号的频偏尽可能的大一些。
下图11-2是NE564构成调频信号解调的典型电路图。
图11-2 NE564构成调频信号解调的典型电路图2.实验电路锁相环鉴频实验电路见图11-3：图11-3 调频信号解调实验电路图电路原理：电容C12和C13是5V的直流电源的去耦电容，NE564的1脚和10脚外接5V 正电源，8脚接地。
12脚和13脚之间有一个可变电容，可以微调压控振荡器的中心频率，跳线开关S8可以切换固定电容，决定了载波中心频率的范围。
已调频信号从TP1处输入，电容C1是隔直电容，调频信号从6脚输入鉴相器，电阻R1和电容C2是7脚外接的滤波电路。
9脚是压控振荡器的输出端，电阻R3是上拉电阻。
3脚是鉴相器的另外一个输入端，9脚和3脚相连构成调频解调电路。
调频信号可以从9脚输出，在TP4端可以通过示波器观察调频信号。
第11-12讲单片集成锁相环
第11讲单片集成锁相环单片集成锁相环是将锁相环路的重要部件鉴相器、压控振荡器以及某些特殊的器件集成在同一基片之上，各部件之间部分连接或均不连接的一种集成电路。
使用者可以按需要在电路外部连接各部件来实现锁相环路的各种功能，因此，这种集成锁相环具有多功能或部分多功能的性质，可称之为“通用”。
通用单片集成锁相环的产品已经很多，它们所采用的集成工艺不同，使用的频率也不同。
考虑到国内外已有的产品及使用情况，本章介绍几种典型的单片集成锁相环。
国内外总的情况另附录三说明。
高频单片集成锁相环NE一560NE——561NE一562(L一562)HA——2800XR一2l0一、NE一560电路说明NE一560是56系列电路中最基本的一种电路，其方框图如图5-30所示。
它包括鉴相器、压控振荡器、环路滤波器、限幅器和两个缓冲放大器。
鉴相器由双平衡模拟相乘器组成，输入信号加在12、13端。
内部各部件均已接好。
当环路对输入信号锁定时电路可提供两种输出，一是与输入信号频率和压控振荡器之间的频差成比例的电压，即鉴频输出，一是与输入信号频率相同的压控振荡器方波输出。
图5-30 NE560的内部方广框图NE一560的线路图如图5—2，压控振荡器由Q11—Q14组成，是一个射极定时多谐振荡器，其工作电压是由Q26射极的l4V经6．3V的齐纳二极管D1之后所得到的7．7V。
这样就免除了电源电压对压控振荡器工作频率的影响。
Q20、Q21、Q23、Q24四个管子的基极电压由二极管D6、D7置定，构成四个恒流源为压控振荡器供给工作电流。
Q22和Q25组成差分放大器，用以调整压控振荡器的频率。
当Q22的偏压高于Q25的偏压时，就会从Q12和Ql3中多拉出一部分电流，使得对外按定时电容C。
的充电和放电电流相应地加大。
因为压控振荡的的振荡频率正比于定时电容的充放电电流，所以振荡频率就随之提高。
反之，若Q22的偏压低于Q25的偏压，压控振荡器振荡频率则降低。
基于NE564D锁相环频率合成器的设计
基于NE564D锁相环频率合成器的设计The Design of PLL Frequency Synthesizer Based on NE564D曾素琼（嘉应学院电子信息工程学院，广东梅州514015）Zeng Su-qiong(School of Electronics and Information Engineer, Jiaying University,Guangdong Meizhou 514015)摘要：设计基于NE564D的锁相频率合成器，对系统的实现作了详细描述，最后对系统作了实验验证及分析。
关键词：锁相环；锁相频率合成器；压控振荡器（VCO）；NE564D中图分类号:TP273;TN915 文献标识码:B 文章编号：Abstract: In this paper, PLL frequency synthesizer based on NE564 is designed. The realization of the system was described in detail. Finally, experimental verification and analyzed of the system were made.Keywords: phase-locked loop; PLL frequency synthesizer; voltage-controlled oscillator (VCO)；NE564DCLC number: TP273;TN915 Document code: B Article ID:1基于NE564D锁相环频率合成器的设计思路与系统框图锁相环NE564D是一种工作频率可高达50MHz的常用超高频集成锁相环，利用74LS393（74LS393是双四位二进制计数器）作为频率合成器的分频器，组成倍频锁相环频率合成器。
合成器输出频率为fo=Nfr。
式中fr为参考频率，通常是用高稳定度的晶体振荡器产生，对晶振频率固定之后获得的。
倍频电路设计
课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目：倍频电路设计初始条件：具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。
要求完成的主要任务：1. 采用晶体管或集成电路设计一个倍频电路；2. 额定电压5V，电流10～15 mA ；3. 输入频率4MHz，输出频率12 MHz 左右；4. 输出电压≥ 1 V，输出失真小；5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。
时间安排：1．2011年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。
2．2011年6月4日至2011年6月9日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。
3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (I)Abstract (II)1 绪论 (1)2 设计内容及要求 (2)2.1 设计目的及主要任务 (2)2.1.1 设计的目的 (2)2.1.2 设计任务及主要技术指标 (2)2.2 设计思想 (2)3 设计原理及方案 (3)3.1 设计原理 (3)3.1.1锁相环组成介绍 (3)3.1.2锁相环原理 (5)3.1.3 NE564芯片介绍 (6)3.2 设计方案 (7)4 电路制作及硬件调试 (9)5 心得体会 (10)参考文献 (11)摘要倍频器实质上就是一种输出信号等于输入信号频率整数倍的电路，经倍频处理后，调频信号的频偏可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。
采作倍频器可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。
在要求倍频噪声较小的设备中，可采用NE564芯片根据锁相环原理构成的锁相环倍频器。
锁相环集成电路原理及应用
- 3-
●新特器件应用
锁相环集成电路 N E/ S E564 原理及应用
中船总公司 723 研究所 汪立森 丁俭
摘要 : 本文介绍锁相环集成电路 N E/ SE564 的内部结构 、引脚 、电路特性 、技术参 数 ,给出 12 倍频锁相倍频器的实用电路 。 关键词 :锁相环 锁相倍频
陈功富 、徐达山主编《新编世界集成电路 大全》 黑龙江人民出版社. 编者注 :
作者地址 :江苏省扬州市 204 信箱 邮政编码 :225001
图 2 12 倍频锁相倍频器 © 1995-2004 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
N E/ S E564 为双列直插 16 脚封装 , 按 使用温度范围不同 , 分为 N E564 和 S E564 , 其管脚定义见表 1 。图 1 为其内部等效电路 框图 。N E564/ S E564 是一个多功能 、高性 能 、可工作至 50M Hz 的锁相环电路 , 它由压
图 1 N E/ S E564 方框图
1 、概述
锁相环在频率合成技术中占有重要的地 位 ,利用锁相技术 ,可以产生高稳定度的频率 信号 ,在相位相关的脉冲宽度的测量 、信息的 远距离通讯 、调制解调等领域 ,利用单片锁相 环 ,可以在不增加成本的前提下 ,大大提高信 号质量和传输可靠性 。
N E/ S E564 单片锁相环只需 + 5V 工作 电压 , T TL 电平输入和输出 , 片内压控振荡 器最高振荡频率为 50M Hz ,片外环路增益控 制 。主要应用于高速调制解调 、F S K 接收和 发送 、频率合成 、信号发生器等场合 。
锁相技术第5章
输入电压 的有效值
U 1 + ( SRMS ) 2 40
o
CT
册中得到
第5章 集成锁相环路
二、超高频单片集成锁相环 NE564(L564)： 工作频率达到 ： 工作频率达到50MHZ。 。
《锁相技术》
第5章 集成锁相环路
特点及功能： 特点及功能： 鉴相器是双平衡模拟乘法器，鉴相灵敏度为： ① 鉴相器是双平衡模拟乘法器，鉴相灵敏度为：
《锁相技术》
第5章 集成锁相环路
§5.4 通用单片集成锁相环 特点： 特点： 集成了锁相环中除LF以外的所有部件 以外的所有部件。 ① 集成了锁相环中除 以外的所有部件。 ② 各部件之间在集成电路内部已连接或部分连 由此获得更多的功能。 接，由此获得更多的功能。 集成电路内部增加一些如：正交检波器、 ③ 集成电路内部增加一些如：正交检波器、放 大器等附属电路以获得更多功能。 大器等附属电路以获得更多功能。 ④ 使用时，可根据实际需求，改变外接参数确 使用时，可根据实际需求， 定工作频率及确定LF的电路形式和参数 的电路形式和参数。 定工作频率及确定 的电路形式和参数。 集成锁相环的使用方法及参数计算与设置,可 ⑤ 集成锁相环的使用方法及参数计算与设置 可 查阅其数据手册 数据手册。 查阅其数据手册。
K d ≈ 0.46(V / rad ) + 7.3 × 10−4 ((V / rad iuA) I B (uA) I B < 800mA为2
② VCO是改进型的射极耦合多谐振荡器 是改进型的射极耦合多谐振荡器 振荡频率： 振荡频率： f ≈ 1 由电路内部设定
16 RC CT
RC = 100Ω
脚注入电流
《锁相技术》
第5章 集成锁相环路
(完整word版)锁相环基本原理及其应用
锁相环及其应用所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL表示。
锁相环路是由鉴相器(简称 PD)、环路滤波器（简称 LPF或LF）和压控振荡器（简称 VCO）三个部件组成闭合系统。
这是一个基本环路，其各种形式均由它变化而来PLL概念设环路输入信号v i= V im sin(ωi t+φi)环路输出信号v o= V om sin(ωo t+φo)——其中ωo=ωr+△ωo通过相位反馈控制，最终使相位保持同步，实现了受控频率准确跟踪基准信号频率的自动控制系统称为锁相环路。
PLL构成由鉴相器（PD）环路滤波器（LPF）压控振荡器（VCO）组成的环路。
PLL原理从捕捉过程→锁定A.捕捉过程（是失锁的）a.φi┈φi均是随时间变化的，经相位比较产生误差相位φe=φi-φo,也是变化的。
b.φe(t)由鉴相器产生误差电压v d(t)=f(φe)完成相位误差—电压的变换作用。
v d(t)为交流电压。
c.vd(t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由VCO产生控制角频差△ω0,使ω0随ωi变化。
B.锁定（即相位稳定）a.一旦锁定φe(t)=φe∞（很小常数）v d(t)= V d（直流电压）b.ω0≡ωi输出频率恒等于输入频率（无角频差，同时控制角频差为最大△ω0max, 即ω0=ωr＋△ω0max。
ωr为VCO固有振荡角频率。
）锁相基本组成和基本方程(时域)各基本组成部件鉴相器(PD)数学模式v d(t)=A D sinφe(t)相位模式环路滤波器(LPF)数学模式v c(t)=A F(P)v d(t)相位模式压控振荡器(VCO)数学模式相位模式环路模型相位模式：指锁相环(PLL)输入相位和输出相位的反馈调节关系。
相位模型：把鉴相器,环路滤波器和压控振荡器三个部件的相位模型依次级联起来就构成锁相相位模型。
基于NE564的锁相倍频电路(32倍频)
用NE564构成锁相倍频器（32倍频）系统设计作者XXX指导教师马玲摘要：NE564是一种工作频率可高达50MHz的超高集成锁相环路芯片，内部有鉴相器，环路滤波，压控振荡器等基本电路环节构成回路的一种集成电路的芯片，NE564的功能是输出信号与参考信号之间的比较，然后经过环路滤波产生的电压信号控制严控振荡器来实现频率的跟踪、捕捉与锁定。
74LS393有分频器的作用，NE564输出的信号经过74LS393分频以后的信号经过鉴相器，实现倍频，所以在其与NE564一起工作可实现锁相倍频的作用，是构成锁相倍频器的主要器件，再辅助一些其他器件，就可实现对高频信号的锁相倍频功能。
关键词：倍频、锁相环路、分频、NE564、压控振荡器NE564 constitute a phase-locked frequency multiplier (32 multiplier)system designAuthor XXXGuide Teacher Ma LingAbstract：NE564 is a PLL chip operating frequency up to 50MHz ultra-high, phase detector, loop filter, VCO circuit links constitute a circuit of an integrated circuit chip. The function of this chip is compare the output signal and consult signal then realize the function of tracking, capturing and locking frequency by control voltage the loop filter produced. 74LS393 is a chip has the function of sub-frequency. The signal output from NE564 through 74LS393 sub-frequency after phase detector to realize multiplier. So this chip work with NE564 can realize multiplier and is the main component to consist a phase-locked device and assisted anther component can realize the function of signal phase-locked and frequency multiplication.Key words: Octave、PLL、frequency、NE564、VCO目录1 绪论 (1)1.1 研究现状 (1)1.2 研究目的 (1)1.3 研究内容 (1)2 锁相环路基本原理 (1)2.1锁相环路的基本组成 (2)2.1.1 鉴相器 (3)2.1.2 压控振荡器 (3)2.1.3环路滤波器 (3)2.2锁相环的两种调节过程 (3)2.2.1跟踪过程 (3)2.2.2捕捉过程 (4)3 集成锁相环NE564介绍及其应用 (4)3.1锁相环NE564基本介绍 (4)3.1.1限幅放大器 (6)3.1.2鉴相 (6)3.1.3压控振荡管 (6)3.1.4输出放大器与直流恢复电路 (7)3.1.5施密特触发器 (7)3.2 NE564基本应用电路 (8)4 分频器74LS393介绍 (8)5 锁相倍频器系统的总体设计 (11)5.1功能要求 (11)5.2设计思路及数据的计算 (11)5.3 总体电路设计 (12)5.4 设计实验内容 (13)5.5射极电压跟随器输出电路 (13)6 调试与测试 (14)结论 (15)致谢 (16)参考文献 (16)1 绪论1.1 研究现状许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
集成电路模拟锁相环原理及NE564在实验电路中的应用
集成电路模拟锁相环原理及NE564在实验电路中的应用作者：黄科文来源：《价值工程》2010年第20期摘要: 介绍了锁相环的基本原理和锁相环NE564的电路结构和性能,及其用NE564构成的锁相解调电路和锁相倍频电路。
Abstract: Introduces the basic principle of phase-locked loop and NE564 PLL circuit structure and properties, and the use of phase-locked NE564 demodulating circuit and phase-locked frequency circuit.关键词:锁相环;NE564;解调;倍频Key words: phase lock loop;NE564;demodulation;octave中图分类号:TN492 文献标识码:A文章编号:1006-4311(2010)20-0115-011锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路。
它的基本原理是利用相位误差电压去消除频率误差,当电路达到平衡状态之后,虽然有剩余相位误差存在,但频率误差可以降低到零,实现了无频差的频率跟踪和相位跟踪。
2集成锁相环NE564介绍及应用NE564 (L564)是超高频通用单片集成锁相环路,在通信及电子技术领域中有着广泛的用途,可用作高速调制解调器、数字频移键控(FSK)信号的产生与接收、锁相频率合成与锁相倍频等。
它突破了以往集成锁相环存在的某些局限性,如电源电压偏高(L562是+10～+18 V)、工作频率不够高、接口困难、需增加大量外部电路等。
针对这些缺点,在NE564 中作了若干改进:在鉴频器前增加限幅器,可改善调幅抑制;在输入输出处采用肖特基PNP型嵌位晶体管,使这种器件能与π电路兼容;对压控振荡器作了重大改进,使工作频率提高到50 MHz;整个电路采用单一的5 V电源电压工作,简化了电源供给。
实验4.8 模拟锁相环电路的应用
206实验4.8 模拟锁相环电路应用一、实验目的1、 掌握模拟锁相环的组成及工作原理。
2、 熟悉用集成锁相环构成锁相解调电路。
3、熟悉用集成锁相环构成锁相倍频电路。
二、实验仪器及材料高频电子实验箱及实验箱配置的高频信号源和低频信号源、双踪示波器、频率特性扫频仪（选项）、数字万用表、常用工具。
三、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路。
它的基本原理是利用相位误差电压去消除频率误差，当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，实现了无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，如图4.8.1所示。
锁相环有控振荡器（VCO ）、鉴相器（PD ）和环路滤波器（LF ）三个基本部件，三者组成一个闭合环路，输入信号为V i （t ），输出信号为V o （t ），由输出反馈至输入端。
三个基本部件的功能为（1）压控振荡器（VCO ）VCO 是控制系统的控制对象。
被控参数通常是振荡频率，控制信号是加在VCO 上的电压，称为压控振荡器，就是电压-频率变换器。
实际上还有电流-频率变换器，习惯上称为压控振荡器。
（2）鉴相器（PD ）PD 是相位比较装置，用来检测输出信号V O （t ）与输入信号V i （t ）之间的相位差θe （t ），并把θe （t ）转化为电压V d （t ）输出，V d （t ）称为误差电压。
通常V d （t ）为直流量或低频交流量。
（3）环路滤波器（LF ）环路滤波器LF 为低通滤波电路，其作用是滤除PD 的非线性在V d （t ）中产生的无图4.8.1 锁相环组成方框图用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号V C（t）。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使V O（t）与V i（t）的相位差θe（t）发生变化。
该相位差经过PD转换成误差电压V d（t），误差电压经过LF滤波后得到V C（t），由V C（t）去改变VCO的振荡频率趋于输入信号的频率，使之达到相等。
基于单片集成锁相环NE564的调频与鉴频系统
基于单片集成锁相环NE564的调频与鉴频系统
作者： 作者单位： 刊名：
英文刊名： 年，卷(期)： 被引用次数：
张秀再， 陈钟荣 南京信息工程大学电子与信息工程学院
科学咨询 SCIENTIFIC CONSULT 2007，""(6) 0次
相似文献(1条)
1.学位论文 祝大龙 谐振腔稳频及压控毫米波固态源理论与技术研究 2009
下翻转电平，这两个电平之差由１５端调节，以得到较为理想的
既是一种经验，也是一种课程，还是教师教学成长的手段。 有教育专家指出：教师成长＝经验＋反思。教师成长过程应
该是一个总结经验、捕捉问题、反思实践的过程。反思既指教师 对自己的教学行为反省，回顾，对自己教学行为的前后进行反 思，同时也包含其他的教师、研究者的观察与反思。在过程中学 会学习；在过程中学会合作；在过程中学会反思；在过程中学会 研究。课例研究就是在这一轮轮“问题——设计——实践——反 思”的循环往复中，不断改变自己的教学行为，使教师的实践智 慧不断得到提升。
试验锁相环调频与鉴频试验41锁相环调频sincostmtUtUΩ=
实验四、锁相环调频与鉴频实验4.1 锁相环调频一．实验要求1．了解和掌握频谱仪的使用方法。
2．了解调频原理。
3．了解锁相环集成电路NE564工作原理及设计方法。
4．了解和掌握锁相环集成电路NE564构成调频电路的方法。
5. 了解和掌握利用频谱仪观察调频波的谱线结构。
二．实验原理及说明1．调频原理用调制信号去控制高频载波的某一参数，使其按照调制信号的规律变化，达到调制目的。
如果该参数是高频载波的振幅，即称为调幅，如果该参数是高频载波的瞬时频率，则称为调频。
调频波的振幅保持不变，不受调制信号影响，而调频波的频率受调制信号控制。
已调信号的频谱结构不再保持原调制信号频谱结构，即不再是线性关系。
该调制方法属于非线性调制。
根据上述描述可得调频波数学表达式如下：]sin cos[)(t m t U t U f c cm c Ω+=ω上式可以理解为调频波得载波频率将随着调制信号的振幅变化而变化，式中mf 为调频系数，它表示调频波在单一频率Ω上受调制的程度。
Ff U K m mm m f f∆=Ω∆=ΩΩ=ωKf ：比例常数，称为调频灵敏度，它表示单位调制信号电压所引起角频偏的大小。
本实验用锁相环集成电路NE564构成调频电路。
NE564中包含一个压控振荡器，当NE564输入端‘Umi ’输入低频信号后，在NE564的输出将会产生调频波，该调频波是近似于TTL 电平的方波。
2．实验电路锁相环调频的实验电路见图7-3-1。
其中‘调频选择’开关用来选择调频方式（FM/FSK ）。
其中‘fo 选择’开关用来切換VCO 外接的电容值，从而改变VCO 回路的振荡频率，即载波信号频率；载波信号频率计算为：10221C R f C =（Ω=100C R ）在NE564的12和13脚之间并联的电容用于选择载波信号频率，在NE564的4和5脚之间并联的‘频率微调’电位器用于微调载波频率。
‘Umi ’插孔用于调频信号输入，‘Ufmo1’检测环用于示波器观察及频率计测量，‘Ufmo2’插座用于频谱仪测量。
超高频单片集成锁相环SE564及其应用
超高频单片集成锁相环SE564及其应用
徐济仁;牛纪海;王可人
【期刊名称】《计算机工程》
【年(卷),期】2005(31)24
【摘要】详细介绍了锁相鉴频电路的工作原理,并以超高频单片集成锁相环SE564为例,介绍了其结构、组成与应用,具有较强的实用性.
【总页数】2页(P205-206)
【作者】徐济仁;牛纪海;王可人
【作者单位】电子工程学院信息工程系,合肥,230037;电子工程学院信息工程系,合肥,230037;电子工程学院信息工程系,合肥,230037
【正文语种】中文
【中图分类】TP302
【相关文献】
1.单片集成锁相环的实用宏模型 [J], 陈邦媛;仇沁茹;仇佩亮
2.锁相环集成电路NE／SE564原理及应用 [J], 汪立森;丁俭
3.单片集成锁相环Q3036的应用 [J], 高树廷;朱泾渭;等
4.双芯片GaAs单片集成反U波段锁相环微波合成器 [J], 周凯宁;周希元
5.全数字锁相环SiC超高频感应加热电源分时控制探讨 [J], 孙俊彦; 廖作瑞; 邢少雄; 陈辉明
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
以调整，使得该模型更具有指导性，企业信息系统的业务连
4 Manning B R M. Year 2000 and All that: Securing Business
续性流程更加完善。
Continuity.Engineering Science and Education Journal. 1999, 8(6):
∫
t 0
uΩ (t ')dt ']
=
U msin[w ot+ϕ1(t)]
式中：
ϕ1 (t )
=
kf
∫
t 0
uΩ (t ')dt '
kf 为调频比例系数；uΩ(t)为调制信号电压。因
Φ2 (s) = T (s)Φ1(s) 而
Φ 2 (s) = Ac Uc(s) s 得
U c(s) =
s A
Φ
2
(s)
=
(b)
端偏流为零时，输入信号只要大于 50mV 就可以。
图 5 SE564 频率合成器
(3)频率合成器
参考文献
用 SE564 接成合成器的电路组成如图 5，其中图 5(a)是
1 高吉详. 高频电子线路. 北京：电子工业出版社, 2003
组成框图、图 5(b)是各点波形。
2 宋祖顺. 现代通信原理. 北京：电子工业出版社, 2001
f0= N fin
M
供电电压用+5V，输入 FM 信号用交流耦合，FM 解调输 出信号取自 14 端。从 14 端到地接了一个 0.1μF 电容，以起 到附加滤波的作用。环路滤波器接在 4、5 端。由于 VCO 的
2V
2V
50ns
fin=3.6MHz
灵敏度不高，为了获得足够的解调信号输出，要求信号的频 偏相当高，达到 1%或更高。
第 31 卷 第 24 期 Vol.31 № 24
计算机工程 Computer Engineering
2005 年 12 月 December 2005
·工程应用技术与实现·
文章编号：1000—3428(2005)24—0205—02 文献标识码：A
中图分类号：TP302
超高频单片集成锁相环 SE564 及其应用
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
(上接第 182 页)
乏统一的标准，但是它已经逐渐成为企业安全保障的重要手
的、基于过程管理的环状结构模型，但它是一个抽象模型， 段之一。国内在业务连续性管理方面的研究工作现阶段开展
s
Φ
1
(
s
)
T
(s Ac
)
由拉氏变换可知：
U c ∝ k f u Ω (t )T ( jΩ )
可见，当 T(jΩ)在整个调制频率范围内具有均匀的幅频特性和 线性的相频特性时，环路滤波器的输出电压 Uc 就正比于原 来的调制信号 uΩ(t)。
分析表明，锁相鉴频器输入信噪比的门限值比普通鉴频 器低，低多少取决于信号的调制度。调制指数越高门限改善 的分贝数也越大。通常可以改善几个分贝，调制指数高时可 改善 10dB 以上。
虽然业务连续性安管研究目前还处在初级阶段，而且缺
243-248
—206—
1 锁相鉴频电路的工作原理
调频波锁相解调电路可以与调频负反馈解调电路媲美。 它的门限电平比普通鉴频器低，其电路组成如图 1 所示。
输出解调信号
调频输入 φ1(S)
鉴相器 ACP
φc(S)
环路滤波器 H(S)
φ2(S)
Ue(S)
压缩 振荡器
图 1 锁相鉴频电路原理方框图
当输入为调频波时，如果将环路滤波器的带宽设计得足
tEc
环路滤波
FM 解调输出
FM 输入
PD 环 路 增 益 控
限幅
直流
来自 VCOECLຫໍສະໝຸດ 偏置输出AMP
恢复
施密特 触发器
TTL 输出 VCO
后检波处理电路
+Ec
FSK 解调 输出
定时电容 图 2 SE564 方框图
作者简介：徐济仁(1967—)，男，硕士、副教授，主研方向：通信，
计算机应用，神经网络及信号处理；牛纪海，副教授；王可人；教
XU Jiren, NIU Jihai, WANG Keren
(Department of Information Engineering, Electric Engineering Institute, Hefei 230037)
【Abstract】This paper introduces the work principle of phase locking and frequency demodulation, and introduces its structure composition and application for the example of UHF integrated unit PLL SE564, it has strong practicability. 【Key words】PLL; SE564; Application
徐济仁，牛纪海，王可人
（电子工程学院信息工程系，合肥 230037）
摘 要：详细介绍了锁相鉴频电路的工作原理，并以超高频单片集成锁相环 SE564 为例，介绍了其结构、组成与应用，具有较强的实用性。 关键词：锁相环；SE564；应用
UHF Integrated Unit PLL SE564 and Its Application
Nfin=21.6MHz
(2)PSK 解调 SE564 特别适合用于 FSK 信号的解调，数据率可高达
N fin=5.4MHz
M
1Mb。图 4 示出了一个载波频率为 10.8MHz。最大频偏为±
1MHz 的 FSK 解码器接线图。此时外接定时电容约为 8～
2V
40PF。为了使环路跟踪范围满足±1MHz 频偏的要求。在 2
其可实施性较差，为了增强其可实施性，本文接着提出了一 的还不是很多，希望本文系统化的分析和研究能够对我国的
套业务连续性安管实施流程，该实施流程是结构化、模块化、 业务连续性管理研究工作提供一些参考。
自上而下的业务连续性实施步骤。虽然结构化的实施流程对
参考文献
于开发中出现的问题可以随时进行纠正，各个阶段之间的关
1 Rubin H. Bracing for Zero Day [Y2K management]. IT Professional ,
系和条理非常清晰，但是，该方法也不可避免会出现管理周
1999, 1(3): 73-79
期过长，效率低下的问题，而且如果企业的需求一旦发生变
2 Yang A. Umc'S Company-wide Business Continuity Management.
化，系统很难做出应对。业务连续性安管是一个相对比较庞
Semiconductor Manufacturing Technology Workshop, 2002-12: 231
大的工程，因此应用该理念时，必须根据企业的实际情况加
3 Lam W. Ensuring business continuity. IT Professional , 2002,4(3):19
1k 0.01
NE564
0.01
FM 解调输出 1kHz
0.1
300P 图 4 SE564 作 FSK 解码的接线图
564 参考 Fin
振荡器
PD
LF
Amp
80P
fc=5MHz 1k 定时电容
÷N 计数器
VCO Nfin
546PLL
+5V
+5V
图 3 SE564 作 FM 解调器接线图
÷M 计数器 (a)
(1)FM 解调 图 3 示出了 SE 564 作 FM 解调器的接线图。
镇定范围调整 0.01
+5V 2k
FSK 输入 0.1 fc=10.8MHz 0.1
300 +5V
100 300P
偏
置
调 整
1.2k
0.22
FSK 解调输出
0.22
2k
SE564
0.1 33P 0~20P
FM 输出 0.47
fc=5MHz fm=1kHz 偏置滤波
授、博导 收稿日期：2004-11-28
E-mail：xujiajun@
—205—
3 SE564 典型应用介绍
由于 SE564 供电电压低（15V），工作频率高（50MHz）， 还具有逻辑兼容的接口、限幅及 FSK 解调信号的检波后处理 电路，使得它在高速调制解调、FSK 发射和接收、频率合成、 信号提取以及各种卫星和 TV 系统中获得了广泛的应用。下 面介绍 3 种典型应用。
如果用锁相鉴频器解调调相信号，只要将其输出再积分 一次即可，即销相鉴频器和积分器一起就可构成锁相鉴相器。
2 超高频单片集成锁相环的电路原理与特点
目前，SE564 是通用单片集成镇相环中工作频率最高 (50MHz)的一块组件，采用双极性电路，其组成方框如图 2 所示。电路由限辐器、鉴相器、压控振荡器、放大器、直流 恢复电路和施密特触发器等 6 部分组成，共有 16 个接线端， 可用 5V 供电。
够宽，能使鉴相器的输出电压顺利通过，则 VCO 就能跟踪输
入调频波中反映调制规律变化的瞬时频率，即 VCO 的输出是
一个具有相同调制规律的调频波。显然，这时环路滤波器输
出的控制电压就是所需的调频波解调电压。这种电路就是调