等精度频率计设计C程序

合集下载

51单片机频率精确测量C程序

测定脉冲频率，附带部分PROTUES仿真结果和C语言程序，希望能给广大电子爱好者带来方便。仿真结果十分精确，实际应用中可能会存在少许误差，通过相应的电路处理，可以满足使用要求。

很多场合需要用到对频率的精确测量，譬如你用霍尔传感器做测转速系统，就需要用到此模块，测量霍尔传感器输出的脉冲的频率，然后稍作运算，就可以实现转速的测量功能。本设计利用51单片机的外部中断（INT0）的捕捉功能，实现对脉冲的计数，同时配以T0的8位自动装入方式，实现准确计时1S，这1S内INTO捕捉到的脉冲数即为频率。通过PROUES仿真，证明这种方式误差极小（与网上流行的用定时器工作方式1定时1S的程序相比，误差大大缩小，尤其是对于频率在2K以上信号的测量）。

实例1、频率设定为5K，显示在4999和5000两数之间跳动

#include <reg52.h>

#define uchar unsigned char #define uint unsigned int

uint time_count,count,sum;

sbit duan=P2^6; //74HC573的LE端U5 LED的段选端

sbit wei=P2^7; //74HC573的LE端U4 LED的位选端

uchar code table[]={

0x3f,0x06,0x5b,0x4f,

0x66,0x6d,0x7d,0x07,

0x7f,0x6f,0x77,0x7c,

0x39,0x5e,0x79,0x71};//共阴极数码表

等精度频率计PROTUSE仿真

等精度频率计

一：系统设计要求

等精度频率计可以精测量，同时通过4位LED 数码管频率。最小显示频率率为0.001，测量误差为 0.0002。

二：系统结构框图

三：单元硬件设计说明

（1）LED 显示电路：LED 显示电路采用7SEG-MPX4-CC 显示模块和八个上拉电阻组成。

单片机 AT89C51

LED 显示

时钟电路

复位电路

信号发生器

显示数字的数量级

（2）时钟电路：时钟电路由一个12M晶振，和两个3pF电容组成，产生12M赫兹的方波脉冲信号做为单片机的内部时钟

（3）复位电路

（4）信号发生器

（5）显示选择器，用来指明当前频率选择的数量级单位。

四：软件设计与说明（包括在Protuse中的电路图）

（1）连接完毕的电路图

（2）主程序流程路

复位电路：复位电路由一个1uF的电容和一个10K的电阻组成是

毫秒级子程

序

（3）运行中的电路

5: 程序代码

//#include <at89x52.h>

#include <reg51.h>

#include <stdio.h>

#define uint unsigned int

sbit p20=P2^0;

sbit p21=P2^1;

sbit p22=P2^2;

sbit p23=P2^3;

sbit Q0=P2^4;

sbit Q1=P2^5;

sbit Q2=P2^6;

sbit Q3=P2^7;

sbit LED1=P0^1;

sbit LED2=P0^2;

sbit LED3=P0^3;

uint t=0,number=0,count=0,k,a,b,c,d;

基于单片机C语言的数字频率计设计

ｔａｋｓｓｓｅｓｆｗａｅｄｅｉｏｃｓ．Ｆｕｔｒｏｅ，ｔｅｍｅｈｆｍｅｓｉｇｆｅｅｃｏｉｅｔａｕｎｒｏｍｐｏｅｈｔｍａｅｙｔｍｏｔｒｓｇｃｎｉｅｎｒｈｅｍｒｈｔｏｏａｕｒｎｒｑｕｎｙｃｍｂｎｄｗｉｈｍｅｒｇｐｅｄｉｒｖｄｄｓｉｉｔｅｐｒｃｓｏｆｔｅｃｍｏｔｒｈｅｉｉｎｏｈｙｍｅｅ．
文章编号：０９— ５５２０）２— １１０１０３７（０７００９ — ２
ＴＨＥＤＥＧＮＯＦＴＨＥＣＹＭＯＭＥＳＩＴＥＲＢＡＳＥＤＯＮＴＨＥＳＩＮＧＬＥＣＨＩＰＣＯＭＰＵＴＥＲＣＡＮＧＵＬＡＧＥ
Ａｓｒｃ：ＡｄｓｎｍｔｏｆｉａｃｍｍｔａｅｎｔｅＣ一ｗｓｎｏｕｅ．Ｔｅｓｆａｅａｐｏｒｍｅｉｎｕｇｂｔｔａｅｉｅｄｏｄ６ｔｙｏｅｒｓｄｏｇｈｌｅｂｈＭＳ５ａｔｃｄｈｔｒＷｒｇａｄｗｔＣｌｇａｅ１ｉｒｄｏｗｓｈａ
１２９
内蒙古农业大学学报
２００７拄
２２显示驱动芯片ＭＸ２９简介．Ａ７１

基于SOPC的等精度数字频率计设计

中图分类号：ＴＭ９５１３．３文献标识码：Ａ
ＤｅｉｎｏｑｕｌｐｅｉｉｎｄｉｉａｒｑｅｙｍｅｅａｅｎＳＰＣｓｇｆｅａｒｃｓｏｇｔｌｆｅｕｎｃｔｒｂｓｄｏＯ
Ｋｙｏｄ：Ｅｕｌｒｃｉｎｆｅｕｎｙｍｅｅ；ＰｅｗｒｓｑａｐｅｉｏｑｅｃｔｒＦＧＡ／ＯＣ；ｏＩｒｃｓｏｓｒＳＰＮｉｓＩｐｏｅｓｒ
０引言
随着ＥＡ技术和大规模可编程器件的发展，Ｄ电子设计的方法和实现技术趋向多元化，设计手段不断更新，硬件和软件的结合成为趋势。由于ＳＰＯＣ将传统的ＥＡＤ技术、嵌入式系统等融为一体，在结构上凝为单芯片，目前
ＬｉｉｎｉｇＧａｉｏｉｏＹａｇＳｕｉｇｎＪａｙｎｏＭａｍａｎｙｎ
（ａｌｆＥｅｔｏｉａｄＥｅｔｉａＥｎｉｅｒｎＤａｉｎＵｎｖｒｉｆＴｅｈｏｏｙＤａｉｎ１２Ｃｈｎ）Ｆｕｔｏｌｃｒｎｃｎｌｃｒｃｌｇｎｅｉｇ，ｌｉｅｓｔｏｃｎｌｇ，ｌ６４，ｉａｙａｙａ１０Ａｂｔａｔｓｒｃ：ＡｔｏｏｄｓｇｑａｒｃｓｏｒｑｅｃｔｒｉｒｐｓｄｉｈｉｐｐｒＴｈｙｏｈｓｍｅｈｄｉｔｏｍｅｈｄｔｅｉｎｅｕｌｅｉｉｎｆｅｕｎｙｍｅｅｓｐｏｏｅｎｔｓａｅ．ｐｅｋｅｆｔｉｔｏｏｃｎ— ｓｆｕｅｔｅｅｅｄｄＮｉｓＩｏｔｃｒｃ０ｒｃｓｏｙｔｍａｅｎｔｅｒｑｉｅｎｓｏｈｅｆｒａｃｎｏｔａｄｉｒｈｍｂｄｅｏＩｓｆｏｅｍｉｒｐｏｅｓｒｓｓｅｂｓｄｏｈｅｕｒｍｅｔｆｔｅｐｒｏｍｎｅａｄｃｓ，ｎｇｔｃｉｖｈｅｍｌｓｎｅｒｔｏｆＦＰＧＡｎｃｏｒｃｓｏ．ｅｍｅｓｒｍｅｔｏａｈｐｒｍｅｅｓｒａｉｅｙＦＰ— ｏａｈｅｅｔｅｓａｅｓｉｔｇａｉｎｏａｄｍｉｒｐ。ｅｓｒＴｈａｕｅｎｆｅｃａａｔｒｉｅｌｄｂｚＧＡｏｉ，ｎｈａｃｌｔｏｃｎｒｌａｄｄｓｌｙａｅｉｐｅｅｔｄｂｃｏｒｃｓｏ．ｌｇｃａｄｔｅｃｌｕａｉｎ，ｏｔｏｎｉｐａｒｍｌｍｎｅｙｍｉｒｐｏｅｓｒＴｈｏｅｃｍｂｎｔｎｏＧＡｎｉｉａｉｆＦＰｏａｄｍ — ｃｏｒｅｓｏｏｒｐｏｅｓｒｃｍｐｅｅｈｅｓｒｍｅｔｏｈｒｑｅｃｐｒｄ，ｕｙｃｃｅａｄｔｅｐｌｅｗｉｔ．ｌｔｓｔｅｍａｕｅｎｆｔｅｆｅｕｎｙ，ｅｉｏｄｔｙｌｎｈｕｓｄｈＴｈｅｕｔｈｗｈｔｅｒｓｌｓｓｏｔａ，ｔｅｆｅｕｎｙｍｅｅｓｏｉｈｐｅｉｉｎ，ｏｄｓａｉｔｌｗＯｔａｄｓｌｓｚ．ｔｉｅｉｅｈｔｔｅＳＯＰＣｒａｉａｉｎｏｈｒｑｅｃｔｒｉｆｈｇｒｃｓｏｇｏｔｂｌｙ，ｏｃＳ，ｎｍａｌｉｅＩｓｖｒｆｄｔａ，ｈｉｉｅｌｔｏｆｚｅｕ１ｒｃｓｏｒｑｅｃｔｒｉａｆｅｔｖｅｍｅｈｄｑａｅｉｉｎｆｅｕｎｙｍｅｅＳｎｅｆｃｉｅｎｗｔｏ．ｐ

(完整版)基于FPGA的等精度频率计的设计与实现毕业设计

第一章课题研究概述

1.1课题研究的目的和意义

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。目前常用的测频方案有三种：

方案一：完全按定义式Ｆ＝ＮＴ进行测量。被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。用时基TR开闸门，累计时标ГX 的个数，则有公式可得Ｆx=1ГX=NTR。此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。

方案二：对被信号的周期进行测量，再利用Ｆ＝１Ｔ（频率＝１周期）可得频率。测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。闸门输出的计数脉冲Ｎ＝ГXTR，则TX=NГX。但当被测信号的周期较短时，会使精度大大下降。

方案三：等精度测频，按定义式Ｆ＝ＮＴ进行测量，但闸门时间随被测信号的频率变化而变化。如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1ГX=NTR。此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。本次实验设计中采用的是第三种测频方案。

等精度频率计是数字电路中的一个典型应用，其总体设计方案有两

种：

方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。

等精度频率计的研究与设计

一
中图分类号：４２３２Ｕ９．＋３
文献标识码：Ａ
１引言。频率检测是电子测量领域的最会由于周期性的清零信号而不断闪烁。在每基本也是最重要的测量之一。频率信号抗干次测量开始时，都必须重新对计数器清零。扰能力强、易于传输，可以获得较高的测量精３．４锁存器模块。锁存器模块也是必不度，以测频方法的研究越来越受到重视。所等可少的，模块测量完成后，ｌｄ号的测量在ｏ信ａ精度测量消除了对被测信号计数所产生的正上升沿时刻将测量值锁存到寄存器中，然后负１误差，并且达到了在整个测试频段的等输出到显示模块。精度测量，测量信号的精度不随所测信号频３十进制计数器模块。计数器模块是．５率的变化而变化。由８个带有异步清零端，进位信号输出的模２等精度频率测量算法。精度测频方法为ｌ的计数模块级连而成。十进制计数器Ｏ此的闸门时间不是固定的值，而是被测信号周的特殊之处是，一时钟使能输入端ＥＡ，有Ｎ用期的整数倍，即与被测信号同步，因此，除于锁定计数器。避当高电平计数允许，电平时低了对被测信号计数所产生± 个字误差，１并且计数禁止。计数器模块用于对输入信号的脉达到了在整个测试频段的等精度测量。在测冲进行计数，模块必须有计数允许、清该异步量过程中，有两个计数器分别对标准信号和零等端口，于控制模块对其进行控制。以便被测信号同时计数。首先给出闸门开启信号３．示模块 wk.baidu.com 本设计中设计了一个３６显在（置闸门上升沿）时计数器并不开始计位的循环计数器，数结果输入到译码器，预，此将计数，而是等到被测信号的上升沿到来时，计数译码结果输出即可依次使能每个ＬＤ。Ｅ４顶层模块设计器才真正开始计数。然后预置闸门关闭信号（降沿）时，数器并不立即停止计数，下到计而数字频率计的顶层文件如图１：是等到被测信号的上升沿到来时才结束计在硬件电路上，用ＦＧＰＡ取代传统的集数，成一次测量过程。完成电路和单片机作为主要载体，除了输入和３设计仿真与实现。本设计实现信号源输出显示等少数电路外，它大部分电路都其模块、制模块、数模块、控计锁存器模块和显可以集成在一片ＦＧＰＡ芯片中，大大降低了示器模块５大模块，面分别介绍三个模块电路的复杂程度、小了体积、下减电路工作也更的结构和实现方法。加可靠和稳定，也大为提高。速度在开发方式３１信号源模块。信号源是为了产生上，用自顶向下的的系统开发方法取代了传．１ｚ的门控信号和待测的定频信号，而对统的自下而上的硬件堆砌式开发模式。借助ＭＨ输入系统时钟ｃ（０Ｈ）分频的模块，ｌ５Ｍｚ进行ｋ设计源代码ＰＮ１ＺＶＤ对输入系统时钟ＩＭＨ．Ｈｃ（０Ｈ）分频产生１ｚ信号。ｌ５Ｍｚ进行ｋＭＨ３分频器模块。此程序要求将１Ｈ．２ＭＺ的输入频率分别进行２分频ｆ生５０Ｈ１产０ＫＺ的输出频ｆｑ０ｋ、３分频（生１５ＫＺｅ５０１２产２Ｈ的输出频率ｆｑ２ｋ、５分频（生ｒ１５）ｅ２产３２０Ｚ的输出频ｆｑ１５）２１５Ｈｒ３２０、７分频（ｅ产生７１Ｈ８２Ｚ的输出频率ｆｑ８２、９分频ｆｒ７１）２ｅ产生１５Ｈ９３Ｚ的输出频率ｆｑ９３、１分频（生ｒ１５）２１ｅ产４８Ｚ的输出频率ｆｑ８）２３分频ｆ生８Ｈｒ４８、１ｅ产

基于AT89C51单片机频率计的设计（含程序）

AT89C51单片机频率计的设计

摘要基于

在电子领域内,频率是一种最基本的参数,并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。因此,频率的测量就显得尤为重要，测频方法的研究越来越受到重视。

频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广,它不仅应用于一般的简单仪器测量,而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。随着微电子技术和计算机技术的迅速发展，特别是单片机的出现和发展，使传统的电子侧量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代侧量仪器。频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。目前,市场上有各种多功能、高精度、高频率的数字频率计,但价格不菲。

为适应实际工作的需要,本次设计给出了一种较小规模和单片机(AT89C51)相结合的频率计的设计方案,不但切实可行,而且体积小、设计简单、成本低、精度高、可测频带宽，大大降低了设计成本和实现复杂度。频率计的硬件电路是用Ptotues绘图软件绘制而成，软件部分的单片机控制程序，是以KeilC做为开发工具用汇编语言编写而成，而频率计的实现则是选用Ptotues仿真软件来进行模拟和测试。

关键词：单片机；AT89C51；频率计；汇编语言

选题的目的意义

数字频率计的主要功能是测量周期信号的频率。其基本原理就是用闸门计数的方式测量脉冲个数。频率是单位时间（ 1s ）内信号发生周期变化的次数。如果我们能在给定的 1s 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。

100MHz等精度频率计设计(基于某VerilogHDL)

某某：X中权

学号：152210303127

班级：电子1班

数电课设报告

100MHz等精度频率计设计〔基于Verilog HDL〕一、设计要求：

提供一个幅值为10mV ~ 1 V，频率为 1 ~ 100MHz的正弦信号，需测试以下指标：

1.频率：测频X围 1Hz ~ 100MHz，测频精度为测频全域内相对误差恒为百万分之一。

2.占空比：测试精度 1% ~ 99%

3.相位差：测试两个同频率的信号之间的相位差，测试X围 0 ~ 360 某某科技大学2017/10/12

二、设计分析

使用FPGA数字信号处理方法，首先需要将正弦信号转换成可读取的数字方波信号，再经过FPGA 设计计算得出所需测量值。

三、模电局部

首先选择比拟器，对于 100 MHz 信号，比拟器灵敏度需要达到5ns内，TI公司的LTV3501灵敏度为4.5ns，符合要求

由TLV3501数据手册得知：当频率低于 50MHz 的时候，正弦波的峰峰值需大于 20mV，频率高于

50MHz时，峰峰值需大于 1V。

然后需要选择放大器，当正弦波幅值为 10mV时，放大倍数需大于35。方法通过二级放大，一级用OPA847放大20倍，二级用OPA675放大8倍，得到总放大倍数160的正弦波。

经转换后的输出电压符合TTL电平要求，可以被识别出0和1。

四、数电局部

开发板：Cyclone IV E: EP4CE6E22C8

板载时钟为 50MHz，带4个按键和一个复位键〔按键按下为0，抬起为1〕，四个七段数码管〔共阳〕，FPGA的引脚可由杜邦线引出。

设计思路：

用51单片机完成等精度频率测量仪的设计毕业论文

本设计详细介绍了该系统的原理与构成，并以MCS-51系列单片机和数码显示电路为核心设计了系统硬件电路。硬件电路中，选用单片机为核心设计了系统的单片微机和计数器，并通过编程计数器实现对标准频率与被测频率进行同步检测计数，显示电路选择了六位显示，在制作上选择了6个74LC164和6个LED制作完成。单片微机完成对计数数据进行运算处理功能。通过相关资料运用proteus软件设计相应的等精度频率计电路原理图以及显示电路原理图。在软件设计中，在Keil51软件平台下编写了应用程序，采用模块化编程，使得所编程序具有可读性强，易于调试、修改方便的特点。论文中提到具体方案是将基于单片机控制的等精度频率计中的电路部分包括电源，同步门逻辑控制电路，显示电路等几部分。重点为同步门逻辑控制电路，同步门逻辑控制电路以单片机芯片AT89C52为核心，接复位电路和晶体振荡器，与D触发器相连，分别用于对标准频率脉冲和被测频率脉冲进行计数。标准频率信号由单片机AT89C52的石英晶体振荡器产生。D触发器用于控制计数的同步启动和停止。
测量误差ቤተ መጻሕፍቲ ባይዱ0.5%。
2.1.1 D触发器
图2-1
如图2-1所示，此为所需D触发器74HC164物理形状，74HC164为十四管脚的芯片，同步门逻辑控制电路由D触发器来产生产生同步门信号。D触发器（74HC164）控制单片机对标准频率信号和被测信号的计数开始和停止。
若在一定时间间隔T测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数N是在1秒时间的累计数，所以被测频率fx=NHz。

等精度频率计设计VHDL程序

1 -----------------------------------------------------------------------------

2 -- Filename:

3 --

testbench.vhd

4 -- Description:

5 --

6 --

test bench module

8 --

9 -- An X.M.U.T. Projects

free to use, but see documentation for conditions

10 --

66 -- Revision

-- Revision

-- --------

-- 1.0

-----------------------------------------------------------------------------

library ieee;

use ieee.std_logic_1164 .all;

use ieee.std_logic_unsigned .all;

-----------------------------------------------------------------------------

基于单片机的频率计设计

频率计是一种常用仪器，用于测量信号的频率。本文将介绍一种基于单片机的频率计的设计。

设计思路：

1. 选择合适的单片机：由于频率计需要精确测量信号的周期，所以选择一个具有高精度和稳定性的单片机至关重要。常用的单片机有

AT89S51、ATmega328等。

2.连接外部时钟源：为了提高计时的精度，可以选择连接一个外部时钟源，如晶振。将晶振连接到单片机的计时器输入引脚，通过计时器来计算脉冲信号的周期。

3.配置计时器模式：根据信号的特性，选择合适的计时器模式。常用的模式有边沿计数模式和脉冲计数模式。边沿计数模式适用于非连续的信号，脉冲计数模式适用于连续的信号。

4.初始化计时器：在程序中对计时器进行初始化，设置计时器的工作模式、计数范围等参数。还需设置中断使能和相应的中断处理函数。

5.开始计时：当信号输入到单片机的计时器引脚时，通过中断处理函数开始计时，记录起始时间。

6.结束计时：当信号的周期结束时，再次触发中断，记录结束时间。

7.计算频率：根据起始时间和结束时间，计算出信号的周期，再通过周期计算出频率。可以选择在显示器上显示频率或者通过串口通信输出。

8.重复计算：根据需要，可以选择连续计算多个信号的频率，以增加测量的准确性。

这个设计是一个基本的频率计，可以测量连续或间断的信号频率。根据实际需求，还可以进行一些改进和扩展，例如可以加入滤波电路来提高信号的稳定性和抗干扰能力，还可以增加输入和输出接口，方便与其他仪器和设备进行连接和通信。

总结：

基于单片机的频率计是一种常见的测量仪器，通过利用计时器来测量信号的周期，从而计算出信号的频率。这种设计简单易行，稳定性好，可以满足大多数频率测量的需求。在实际应用中，可以根据具体要求进行相应的改进和扩展。

频率测量的两种方法及等精度测量原理及实现

频率测量在电子设计和测量领域中经常用到，因此对频率测量方法的研究在实际工程应用中具有重要意义。常用的频率测量方法有两种：频率测量法和周期测量法。频率测量法是在时间t内对被测信号的脉冲数N进行计数，然后求出单位时间内的脉冲数，即为被测信号的频率。周期测量法是先测量出被测信号的周期T，然后根据频率f=1／T 求出被测信号的频率。但是上述两种方法都会产生±1个被测脉冲的误差，在实际应用中有一定的局限性。根据测量原理，很容易发现频率测量法适合于高频信号测量，周期测量法适合于低频信号测量，但二者都不能兼顾高低频率同样精度的测量要求。

1 等精度测量原理等精度测量的一个最大特点是测量的实际门控时间不是一个固定值，而是一个与被测信号有关的值，刚好是被测信号的整数倍。在计数允许时间内，同时对标准信号和被测信号进行计数，再通过数学公式推导得到被测信号的频率。由于门控信号是被测信号的整数倍，就消除了对被测信号产生的±l周期误差，但是会产生对标准信号±1周期的误差。等精度测量原理如图1所示。

从以上叙述的等精度的测量原理可以很容易得出如下结论：首先，被测信号频率fx的相对误差与被测信号的频率无关；其次，增大测量时间段“软件闸门”或提高“标频”f0，可以减小相对误差，提高测量精度；最后，由于一般提供标准频率f0的石英晶振稳定性很高，所以标准信号的相对误差很小，可忽略。假设标准信号的频率为100 MHz，只要实际闸门时间大于或等于1s，就可使测量的最大相对误差小于或等于10-8，即精度达到1／100 MHz。

基于FPGA的等精度频率计的设计

一、引言

频率计是一种广泛应用于电子领域的仪器设备，用于测量信号的频率。常见的频率计有软件频率计和硬件频率计两种。软件频率计主要基于计算

机软件，通过采集到的信号数据来计算频率。硬件频率计则是基于专用的

硬件电路，直接对信号进行采样和处理，具有实时性强、准确度高的优点。本文将基于FPGA设计一种等精度频率计，旨在实现高精度、高稳定性的

频率测量。

二、设计原理

本设计采用基于FPGA的硬件频率计方案，其主要原理是通过对输入

信号的时间计数，并结合固定参考值，计算出信号的频率。具体流程如下：

1.信号输入：将待测量的信号输入至FPGA芯片，输入信号的幅度应

符合输入电平范围。

2.信号计数：利用FPGA芯片内部的计数器，对输入信号进行计数，

并记录计数器的数值。计数器的值与输入信号的频率成反比，即计数器值

越大，信号频率越低。

3.定时器触发：通过定时器产生一个固定的参考信号，用于触发计数

器的复位操作。定时器的频率应足够高，以保证计数器能够实时精确计数。

4.数据处理：计数器值与定时器触发的时间周期共同决定了输入信号

的频率。通过计算参考值与计数器值的比例，可以得到准确的频率值。

5.结果输出：将计算得到的频率值输出至显示屏或其他外部设备，以

便用户进行查看。

三、设计方案

1.FPGA选型：选择一款适合频率计设计的FPGA芯片，要求其具有较高的计数能力、较大的存储空间和丰富的外设接口。

2.输入电路设计：设计一个合适的输入电路，将待测信号进行电平调整和滤波处理，以确保输入信号的稳定性和合适的幅度范围。

100MHz等精度频率计设计(基于某VerilogHDL]

数电课设报告

姓名：郑中权

学号：152210303127

班级：电子1班

江苏科技大学

2017/10/12

100MHz等精度频率计设计（基于Verilog HDL）

一、设计要求：

提供一个幅值为10mV ~ 1 V，频率为 1 ~ 100MHz的正弦信号，需测试以下指标：

1.频率：测频范围 1Hz ~ 100MHz，测频精度为测频全域内相对误差恒为百万分之一。

2.占空比：测试精度 1% ~ 99%

3.相位差：测试两个同频率的信号之间的相位差，测试范围 0 ~ 360

二、设计分析

使用FPGA数字信号处理方法，首先需要将正弦信号转换成可读取的数字方波信号，再经过FPGA设计计算得出所需测量值。

三、模电部分

首先选择比较器，对于 100 MHz 信号，比较器灵敏度需要达到5ns内，TI公司的LTV3501灵敏度为4.5ns，符合要求

由TLV3501数据手册得知：当频率低于 50MHz 的时候，正弦波的峰峰值需大于 20mV，频率高于50MHz 时，峰峰值需大于 1V。

经转换后的输出电压符合TTL电平要求，可以被识别出0和1。

四、数电部分

开发板：Cyclone IV E: EP4CE6E22C8

板载时钟为 50MHz，带4个按键和一个复位键（按键按下为0，抬起为1），四个七段数码

管（共阳），FPGA的引脚可由杜邦线引出。

设计思路：

51单片机设计数字频率计的代码

前言

本文档将介绍如何使用51单片机设计数字频率计的代码。数字频率计是一种测量信号频率的仪器，通过测量信号周期的倒数来计算频率。在本文中，我们将使用51单片机来实现这个功能。

硬件准备

*51单片机开发板

*串口调试助手

*信号源

代码实现步骤

1.引入头文件

首先，在代码开头引入51单片机所需的头文件，包括re g51.h、

s t di o.h和se ri al.h。

#i nc lu de<r eg51.h>

#i nc lu de<s td io.h>

#i nc lu de<s er ia l.h>

2.定义全局变量

我们需要定义一些全局变量来存储计数器的值和频率值。

u n si gn ed in tc ou nt=0;

u n si gn ed lo ng fr equ e nc y=0;

3.初始化串口

使用串口调试助手来与单片机进行通信，需要在代码中初始化串口模块。

v o id in it_s er ia l()

{

T M OD&=0x0F;

T M OD|=0x20;

S C ON=0x50;

T H1=0x FD;

T L1=TH1;

T R1=1;

}

4.中断服务函数

我们需要定义一个中断服务函数来处理定时器溢出中断。在每次溢出时，计数器将自增，并计算频率值。

v o id in te rr up t_han d le r()i nt er ru pt1

{

i f(T F0==1)

{

T F0=0;

c o un t++;

i f(c ou nt>=1000)

1HZ到1MHZ 高精度频率计

--可以给4位数码管显示1HZ到1MHZ 等精度频率计--功能：4位显示的等精度频率计。library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity frequency isport(clk:in std_logic; --基准时钟(10KHz)tclk:in std_logic; --被测信号 start:in std_logic; --复位信号alarm0,alarm1:out std_logic; --超量程，欠量程显示 dian:out std_logic_vector(3 downto 0); --小数点data1:out integer range 0 to 9999); --频率数据end frequency; architecture behav of frequency is signal q:integer range 0 to 9999; --预置闸门分频系数signal q1:integer range 0 to 10000; --被测信号计数器signal q2:integer range 0 to 20000; --基准信号计数器signal en,en1:std_logic; --预置闸门，实际闸门signal qq,qqq:integer range 0 to 200000000; --运算器 signal data0:integer range 0 to 9999; --频率数据中间信号beginprocess(clk) --此进程得到一个预置闸门信号beginif clk'event and clk='1' then if start='1' then q<=0;en<='0';elsif q=9999 then q<=9999;en<='0';else q<=q+1;en<='1';end if;end if;end process;process(tclk) --此进程计被测信号脉冲数，和得到一个实际闸门信号beginif tclk'event and tclk='1' thenif start='1' then q1<=0;en1<='0';elsif en='1' then q1<=q1+1;en1<='1';else en1<='0';end if;end if;end process;process(clk) --此进程完成在实际闸门时间内，计基准脉冲数 beginif clk'event and clk='1' thenif start='1' then q2<=0;elsif en1='1' thenif q2=20000 then q2<=20000;else q2<=q2+1;end if;end if;end if;end process;process(clk) --此进程完成等精度频率计的运算beginif clk'event and clk='1' thenif start='1' then data0<=0;dian<="0000";alarm0<='0';alarm1<='0';qqq<=0;qq<=00;elsif en1='0' thenif q1>=1000 then qq<=q1*10000; --根据q1的大小来判断小数点的位置if qqqelsif data0>=10000 then alarm0<='1'; --超量程显示 else data1<=data0;end if;elsif q1>=100 then qq<=q1*100000;if qqqelsif data0>=10000 then data1<=1000;dian<="0000"; else data1<=data0;dian<="0010";end if;elsif q1>=10 then qq<=q1*1000000;if qqqelsif data0>=10000 then data1<=1000;dian<="0010"; else data1<=data0;dian<="0100";