一种适用于AVS去块滤波器的硬件实现方法

合集下载

AVS环路滤波器的FPGA优化及实现

等音视频编
In de x A In de x B
B
s
=
C l i p 3 ( 0 6 3 qP
，
，
+
A lp h a
c o
ff s e t )
s e
(1 ) (2 )
—
解码标准其技术简洁实现的复杂度较低并且未使用国
，
=
c
@
3 ( 0 6 3 qP
，，
+
B
a
e
t
W 嘲耪越感
扩
i
P
，
器件
A R T S & A P P L IC A T IO N S
帚
应用
囊 I
嚣
—f
D
E
H
4 i …
，
i
^
口
本文献信息】刘博王永霞张刚【
，
．
A V S 环路滤波器的 F P G A
优化及实现 [ J ] 电视技术
．
，
2 0 14 3 8
，
s s
r
de s ig n e d
r
t he
s
to
r a
ge
o
s
tr
u c
tu
n
o
f f i lte
r
da
ta
is
a r r a n
ge d
w
r e a s o n a
b ly
t he ta
da
，
ta
re
is
r e a
d by

AVS视频解码器的一种结构设计与硬件实现

AVS视频解码器的一种结构设计与硬件实现胡倩;张珂;虞露【期刊名称】《浙江大学学报（工学版）》【年(卷),期】2006(040)012【摘要】为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路(VLSI)实现结构.通过分析实现复杂度,阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构, 主要模块之间实现并行处理.同时根据AVS算法特点,给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列(FPGA)上实现,并给出了各模块的FPGA资源占用情况.实现结果表明,该 AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.【总页数】5页(P2139-2143)【作者】胡倩;张珂;虞露【作者单位】浙江大学,信息与电子工程学系,浙江,杭州,310027;浙江大学,信息与电子工程学系,浙江,杭州,310027;浙江大学,信息与电子工程学系,浙江,杭州,310027【正文语种】中文【中图分类】TN94【相关文献】1.AVS插值算法的一种高效的硬件结构设计与实现 [J], 胡倩;虞露2.AVS视频解码器中运动矢量预测的硬件设计与实现 [J], 温海波;潘良华3.H.264及AVS双模视频解码器中帧内预测的硬件设计与实现 [J], 姜弢;周佩海;MIN;Bahadur;K．C4.AVS视频解码器中运动矢量预测的硬件设计和实现 [J], 温海波;潘良华5.H.264和AVS多模视频解码器中运动矢量预测的硬件实现 [J], 谢朝辉;冯燕;李谦;刘肃因版权原因，仅展示原文概要，查看原文内容请购买。

AVS解码器帧内预测和去块滤波的设计与实现

AVS解码器帧内预测和去块滤波的设计与实现随着科技的飞速发展,对数字化信息处理的要求越来越高。

但数字信息数据量大的特点也对信息存储设备及通信网络均提出了很高要求。

为此,国际标准化组织和运动图像专家组等机构制定了一系列的视频编解码压缩标准,如目前世界领先的H.264标准,来满足数据压缩的要求。

AVS标准作为我国具有自主知识产权的音视频编码标准,起点源于H.264标准,采取了大量的新技术。

这些技术包括:帧内预测、可变块大小的运动补偿、1/4像素精度插值、反整数余弦变换和上下文自适应二进制算术编码等。

基于这些新技术,使得AVS标准针对某些特定领域,比如标清、高清编解码,压缩效率和解码质量都高于其他标准。

并且,AVS标准包含一套由系统、视频、音频、媒体版权管理等的完整标准体系,能提供全面的音视频编解码解决方案,可谓新一代信源标准的上选。

随之而来的,这些新的编解码技术也同时增加了算法和实现的复杂度,影响其应用和普及。

为此,人们做了大量的研究工作,进行了算法和设计的优化及改进。

本文即是基于上述目的,针对AVS解码器设计提出了一些优化措施,具体内容包括:首先,在对本课题相关背景技术知识和软硬件开发平台的简要介绍之后,对AVS标准视频编解码的基本原理和总体结构加以阐述,并对其中的关键技术和各功能模块着重对待。

其次,为了提高帧内预测部分的解码性能,深入剖析了帧内预测各种模式的算法,构思出帧内解码系统的总体设计框架。

提出一种可行的、共享的预测实现结构,即亮度、色度共享结构相同的预测模块,且不同模块共享一致的预处理单元;并且提出一种灵活的、高效的存储机制,动态的实现更新,避免了因频繁访问外部存储空间造成的时间浪费。

最终,在仿真结果的有利支持下,验证功能的正确性和设计的可行性。

再次,为了提高去块滤波部分的解码性能,在综合考虑滤波算法和过程的基瓷?提出一些包括滤波顺序和存储结构在内的设计方法,能够更高效的实现对暂存数据的管理和处理,并基于此进行整体的结构设计,经过实验仿真验证功能的可靠性。

AVS自适应环路滤波器硬件设计与实现

ＹＡＮＧｈｏｂＬｅｇｔｂＳａ－ｏ，ＩＦｎ —ｉｎｇ
（ＩｓｉｔｏｃｏｌｃｒｎｃｂｐｒｍｎｌｃｒｎｃＥｇｎｅｉｇｓｎｈａＵｉｅｓｙｅｉｇ１０８，ＣｉａｎｔｕｅｆＭｉｒｅｅｔｉｔｏｓ．ＤｅａｔｅｔｏＥｅｔｉｎｉｅｒ，Ｔｉｕｎｖｒｔ，Ｂｉｎ００４ｈｎ）ｆｏｎｇｉｊ
ｏｈｐａｄｐｐｌｉｇｄｓｎｈｒｃｓｉｇｓｅｄｎｅｃｅｃｒｇｅｔｉｒｖｄｎｈｓｓｌｅｔｅｐｏｌｍｆｈｇａ－ｎｃｉｎｉｅｉｎｅｉ，ｔｅｐｏｅｓｎｐｅａｄｆｉｎｙａｅｒａｌｍｐｏｅ，ａｄｔｕｏｖｈｒｂｅｏｉｈｃｌｎｇｉｙｃｌｔｇｃｍｐｅｉ，ａｄｍｅｔｔｅｅｕｒｍｅｔｏｅｌｔｅｏｉｇｉａｌ，ｔｅｄｓｇｓｓｍｕａｅｙｓｎｒｏａｇａｅｕａｉｏｌｘｔｎｙｎｅｈｒｑｉｅｎｓｆｒａ－ｉｍｅｄｃｄｎ．ＦｎｌｙｈｅｉｎｉｉｌｔｄｂｕｉｇＶｅｉｇｌｕｇ．ｌｎ
【ｙｗｏｄ】ＡＳｓｄｒ；ｓｌａａｔｅＰＡ；ｄｂｏｋｎｉｅＫｅｒｓＶｔａｎａｄｅ－ｄｐｉ；ＦＧｆｖｅｌｃｉｇｆｔｒｌ
１引言
我国数字音视频编解码技术标准ＡＳ二部分【Ｖ第１主要针对高清晰度数字电视广播和高密度存储媒体应用，采用了与Ｈ．４类似的技术框架，２６包括变换、量化、编熵码、帧内预测、间预测、帧环路滤波等技术模块，Ｈ２４与．６性能相同，但技术简洁，实现复杂度低。由于基于块的

一种适用于AVS自适应环路滤波器的VLSI实现

叶姜莉，龙沪强，刘佩林
（海交通大学电子工程系，上海２０４）上０＿０９
摘要：提出了一种新的适用于ＡＳ自适应环路滤波器的ＶＳ实现。在实现时，采用了垂直滤ＶＬ［波和水平滤波交叉进行的顺序，使得中间数据存储单元只需要存储两个８×８的块而不是整个宏块的数据，并且通过有效的控制机制，完成对一个宏块数据进行环路滤波仅需３６个时钟周期，１可以达到高清实时解码的要求关键词：ＡＳＶ；环路滤波；去块效应；高清
除图像边界和条带边界以外所有８×８块的边界。滤波器的处理顺序如下：环路滤波器以１６的宏６×１块为瑟本单位按照光栅扫描的顺序进行，分别作用于亮度块和色度块。对一个宏块，ｆ每首先从左到右进行垂直边界的水滤波，后从上到下进行水然
０引言
ＡＳＡｄｏＶｄｏＣｄｎｔｄｒ）准是《息Ｖ（ｕｉｉｏｉＳｎａ标ｅｇａｄ信
储带宽和中间数据缓存器是两个主要的设计要素‘ 引。本文针对上述问题，出了一种垂直滤波和提水平滤波交叉进行的新的实现方式，得一个块经使过水平滤波以后立即进行垂直滤波。采用这样的方式既减少了存储器的带宽又减小了中间数据的存储
ＡｂｔａｔＴｈｓｐｐｒｐｏｏｅｅＳｍｐｌｍｅｔｔｏｆａａｔｖｏｐｉｔｒｆｒＡＶＳｖｄｏｃｄｉｇｓａ — ｓｒｃ：ｉａｅｒｐｓｓａｎｗＶＬＩｉｅｎａｉｎｏｄｐｉｅｌｏｆｌｏｅｉｅｏｎｔｎ

高速AVS去块滤波器的VLSI实现

［ｙｗｏｄｌＡｕｉｄｄｏｏｉｇＳａｄｒ（ＶＳ；ｉｅｏｉｇｖｄｏｄｃｄｎ；ｅｌｃｉｇｆｔｒｐｎ－ｏｇｓｕｔｒＫｅｒｓｄｏａｅｄｎｔｎａｄＡ）ｖｄｏｃｄｎ；ｉｅｅｏｉｇｄｂｏｋｎｌ；ｉｇｐｎｔｃｕｅｎＶｉｃｉｅｒ
第３卷第１期８２
Ｖｏ．８Ｉ３
Ｎｏ１．２
计
算
机
工
程
２１０２年６月
Ｊｎｅ０１ｕ２２
ＣｏｐｕｅｇｎｅｉｇｍｔｒＥｎｉｅｒｎ
・工程应用技术与实现・
文章编号：１３８０２２＿４— ４文献标识码：０－４（ｌ） —０７０２２１２Ａ
收稿日：２１－９１期０１ — ０９
Ｅｍａ：ｕｙｙａｙａｏ．ｒｃ－ｉｊｌｎｓ＠ｙｈｏｏ．ｌｄｔｃｎｎ
２８４
计
算
机
工
程
２１０２年６月２０日
对于块边界，需要对边界两侧各３个像素点进行平滑滤波，其中，ｑ块为当前块；Ｐ块为上一块；ｑ块的３个像素分别标记为ｑ、ｑ、ｑ；ｏｌ２Ｐ块的３个像素分别标记为Ｐ、１Ｐ。０Ｐ、２为防止在滤波过程中将真实边界一并平滑，进行滤波前必须对边界两侧像素点阈值进行判断，同时满足以下４个公式方
ｔｓｏｅｔｘｓｕｔｒｒｖＶＳｖｄｏｓｓｍｅｌｃｉｇｆｔｒｇｓｅｄＴｅｓｆｍｏｙｓｒｇｒｓｄｆｒｔｒｇｔｄａｅｔｒｐｓｄｍａｉｔｃｅｔｉｏｅＡｉｅｙｔｄｂｏｋｎｌｉｐｅ．ｗｏｓｔｏｍｅｒｏａｅａｅｕｅｏｉａｊｃｎｎａｒｒｕｏｍｐｅｉｅｎｔｏｓｎｗｏ

AVS环路滤波器的VLSI设计与实现

ＡＶＳ环路滤波器的ＶＬＳＩ设计与实现作者：李霞陈杰周莉黄玄来源：《现代电子技术》2008年第19期摘要：设计并实现了一种适用于AVS高清解码器的环路滤波器。

该结构利用将水平边和竖直边相邻块数据分开存储的方法，以及流水线的滤波操作，加快了环路滤波器的处理速度，提高了工作频率。

利用片内SRAM部分数据自更新的方法，减少了数据的传输。

该VLSI实现采用0.18 μm CMOS工艺综合的最高工作频率为167 MHz，电路规模约36 k等效逻辑门(含片内SRAM)。

仿真结果显示，设计的环路滤波器能够对AVS高清视频(1 280×720 60帧/s)进行实时的环路滤波。

该环路滤波器可用于AVS高清实时解码器芯片中。

关键词：视频解码器;高清;AVS标准;环路滤波器;VLSI中图分类号：TN919.8文献标识码：B文章编号：1004373X(2008)1916805VLSI Design and Implementation of Loop Filter for AVSLI Xia,CHEN Jie,ZHOU Li,HUANG Xuan(Institute of Microelectronics of Chinese Academy of Sciences,Beijing,100029,China)Abstract：VLSI design and implementation of loop filter for AVS high-definition video decoder is presented in this paper.The data which are side by row bound and column bound are stored in different SRAMs to accelerate loop filter processing.The pipeline structure are adopted in calculate unit to improve the frequency.One of SRAM updates part of data from otherSRAM to minimize data transfer.The implementation is described in Verilog HDL,simulated with ModelSim and synthesized using 0.18 μm CMOS cells library by Synopsys Design Compiler.The circuit totally costs about 36k logic gates when working frequency is set to 167 MHz.The circuit processes a macro block using 436 cycles.Simulation results show that the implementation can be used in real-time HDTV(1 280×720 60 f/s) AVS video decoder.Keywords：video decoder;high-definition;AVS standard;loop filter;VLSI1 引言AVS(Audio Video coding Standard)标准是《数字音视频编解码技术标准》系列标准的简称，是我国第一个拥有自主知识产权的音视频编解码标准，主要面向高清晰度电视(HDTV)、高密度光存储媒体等应用中的视频压缩。

AVS网络电视机顶盒软件设计与去块滤波算法研究的开题报告

AVS网络电视机顶盒软件设计与去块滤波算法研究的开题报告一、问题简介随着互联网技术的迅猛发展，网络电视已成为人们主要的视频娱乐方式之一。

AVS网络电视机顶盒作为一款具有高清晰度、高稳定性、多功能等优势的机顶盒产品，得到了越来越多用户的青睐。

然而，由于网络传输等因素的存在，AVS网络电视机顶盒在播放视频过程中可能会出现一些失真现象。

这些失真现象严重影响了用户的观看体验，因此，如何提高AVS网络电视机顶盒播放视频的质量和稳定性，成为了一个急需解决的问题。

本文的研究主要集中在AVS网络电视机顶盒软件设计和去块滤波算法方面。

具体来说，我们将对AVS网络电视机顶盒软件进行优化，并提出一种去块滤波算法，以改善视频播放的质量，减轻视频失真的情况，提高用户的观看体验。

二、主要研究内容1. AVS网络电视机顶盒软件设计本文将对AVS网络电视机顶盒的软件进行优化。

通过深入研究该机顶盒软件的架构和功能特性，来提高其播放视频的质量和稳定性。

具体来说，本文将采取以下措施：（1）对播放视频的缓存机制进行优化，以提供更加稳定和流畅的视频播放体验。

（2）对视频解码器进行优化，以提高解码速度和解码质量。

（3）对用户界面进行优化，以提供更加人性化和易用的交互体验。

2. 去块滤波算法本文将研究一种去块滤波算法，以改善视频播放的质量，减轻视频失真的情况。

该算法主要是针对视频压缩中出现的块效应进行处理，通过去除视频中的块效应，以提高视频的质量和清晰度。

三、研究方法与实施计划1. 研究方法（1）文献综述首先，需要对AVS网络电视机顶盒和视频压缩中的块效应等相关内容进行文献综述，以深入了解该领域的最新研究成果和应用现状。

（2）软件优化其次，通过对AVS网络电视机顶盒软件的分析和测试，确定需要优化的部分，进而设计并实现相应的优化方案，以提高机顶盒软件的播放质量和稳定性。

（3）去块滤波算法最后，设计并实现针对视频压缩中出现的块效应的去块滤波算法，通过对该算法在实际应用中的优化效果进行测试，确定该算法的实际适用性和优劣。

AVS去块效应滤波器的一种硬件优化设计

AVS去块效应滤波器的一种硬件优化设计黄友文;刘钧彬【摘要】根据AVS标准中的环路滤波算法特点提出了一种用于AVS解码芯片的去块效应滤波模块设计方案.该设计采用片内RAM对滤波参考数据进行缓存,大大减少了SDRAM的带宽占用.同时,对存储结构进行了合理的安排,将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理,加快了滤波处理速度.综合和仿真结果表明,该设计处理速度高,达到了实时解码的需求.%According to the arithmetic of loop filter in AVS audio video coding standard, an optimized hardware implementation of loop filter module for AVS decoder is proposed. On-chip RAM is used to cache reference data to reduce the bandwidth requirement of SDRAM. Due to the reasonably arranged storage structure of reference data, the data storing operation and the macroblock filtering operation can be done at the same time.As a result, filtering process is accelerated. The synthesis and simulation results indicate that the processing speed is high, and the design can meet the demand of the real-time video decoding.【期刊名称】《江西理工大学学报》【年(卷),期】2011(032)003【总页数】4页(P69-72)【关键词】AVS;视频解码;去块效应滤波器【作者】黄友文;刘钧彬【作者单位】江西理工大学信息工程学院,江西赣州341000;江西理工大学信息工程学院,江西赣州341000【正文语种】中文【中图分类】TN919.81目前的视频编解码标准大多采用基于块的编码框架，并普遍采用有损编码，基于块的量化操作将引入误差，这种误差导致解码图像在主观上呈现出方块效应.通常情况下，压缩率越高带来的误差越大，产生的方块效应也越明显.因此，在我国制定的第二代视音频编解码标准－AVS标准中引入了去块效应滤波器以减弱解码图像的方块效应[1].当前已有许多去块效应滤波算法模块的优化方案被相继提出.吴君钦[2]采用软件算法对宏块进行滤波处理，但软件方案很难满足高清视频流的解码需求.Vijay S[3]和Loukil H[4]对H.264标准中去块效应滤波算法的硬件实现展开了研究并提出了优化方案，但由于算法的差异性，其不能直接用于AVS标准中的去块效应滤波模块.黄中华[5]对AVS标准中去块效应滤波器的硬件结构进行了设计，达到了实时解码的需求，但其转置单元还有优化的空间.叶姜莉[6]和Qingming Yi等[7]将重建数据存于外部SDRAM.该方案数据存取方便，地址解析简单，但其需要频繁对SDRAM进行读取写入操作，在处理标清或高清图像格式的视频流时，对外部SDRAM的数据带宽要求很高.刘荣科等[8]设计的AVS环路滤波电路模块借鉴H.264标准，将8×8块进一步分割为4×4块进行滤波运算，取得了较好的结果.但滤波的控制机制较为复杂，需要耗费大量的组合逻辑资源.根据AVS去块效应滤波算法的特点，文章提出了一种去块效应滤波器的硬件设计方案，减少了外存数据访问量.同时，合理地设计了片内数据存储结构，保证了滤波操作和对外存的数据输出操作能够并行执行，加快了滤波速度.设计的硬件结构占用资源小，达到了实时解码的需求.AVS标准中的整数变换、帧内预测和帧间运动补偿都是基于8×8大小的块进行运算，因此，去块效应滤波器对8×8大小的方块边缘进行处理.除图像边界和条带边界之外，宏块内部各个8×8块的边界和当前宏块与相邻宏块的边界都应进行滤波.图1显示了AVS标准中定义的4：2：0编码格式图像宏块中需要滤波的边界[1].图中实线表示的BsV00、BsV01、BsV10、BsV11为垂直边界，虚线表示的BsH00、BsH01、BsH10、BsH11为水平边界，其它边界将在下一个宏块或下一行宏块中进行滤波处理.滤波操作在宏块内部按照光栅扫描顺序依次处理.对亮度和色度分别做环路滤波，首先从左到右对垂直边界滤波，即按照图1中BsV00、BsV10、BsV01、BsV11的顺序；然后从上到下按照BsH00、BsH01、BsH10、BsH11的顺序依次对水平边界滤波.AVS标准规定了3种滤波强度：0级滤波强度表明相邻块边缘处无需滤波；1级滤波强度表明需要在一定范围内减弱边缘两端像素值的差异；2级滤波则直接采用低通滤波模板对边缘进行平滑操作.编解码器根据边界两端的亮度块信息对滤波强度进行判决，色度块的边界强度直接使用对应位置的亮度边界强度.图2为AVS标准中滤波操作可能用到的像素值[1]，对垂直边界进行滤波时，可能用到左右两边相邻块的6个像素值，对水平边界进行滤波时，可能用到上下两边相邻块的6个像素值.在滤波操作完成后p1、p0、q0和q1的值根据滤波强度的不同会发生相应改变.对宏块进行去块效应滤波时，不仅需要使用当前宏块的重建数据，而且要使用上边相邻宏块和左边相邻宏块的数据，按照数据存取的方式，其硬件实现有两种方案：一是重建数据存于外部SDRAM，去块效应滤波器直接从SDRAM中取出数据进行滤波处理，并将滤波后的数据存回SDRAM[6-7].这种方案的优点是数据存取方便，地址解析简单，但需要频繁对SDRAM进行读取写入操作，在处理标清或高清图像格式的视频流时，对外部SDRAM的数据带宽要求很高.第二种方案是开辟一块片内存储RAM，将重建后的部分数据进行缓存，滤波时从片内存储RAM中取出上边和左边相邻宏块的数据，并与当前宏块的重建数据相结合完成滤波运算[8].此方案需要额外的片内缓存RAM，硬件资源相比前一种方案大，但显著地减少了SDRAM的访问量.在处理标清或高清图像格式的视频流时，SDRAM带宽较紧，因而采用后一种方案进行实现.对于亮度块，根据滤波算法，对图1中当前宏块的BsH00和BsH01进行滤波时，需要使用上边宏块中的最后三行数据，因此，当上边相邻宏块完成滤波处理后，必须将相应的数据缓存于片内RAM中.对图1中当前宏块的BsV00和BsV10进行滤波时，需要使用左边宏块中的最后三列数据，因此将左边相邻宏块的子块1和子块3的数据也缓存于片内RAM中.同时，由于滤波时左边宏块中的子块1和子块3数据还有可能发生改变，因此，在左边宏块完成滤波后，数据并不能立即写入SDRAM进行存储.为了提高SDRAM的写效率，将左边宏块中的子块0和子块2的数据也进行缓存.这样，左边宏块的数据存储操作就可以安排至当前宏块BsV00和BsV10滤波完成后进行，使得写操作可以以宏块为数据处理单位，提高SDRAM的写效率.另外，需要开辟存储单元对左边宏块的数据进行缓存.在滤波过程中，由于当前宏块的滤波过程和左边宏块的输出操作是同时进行的，因此，只要合理安排好滤波顺序，一部分数据存储单元就可以实现复用.对于色度块也有类似的分析结果.采用片内缓存单元RAM1对滤波数据进行存储，位宽采用64位，一个存储单元中保存8个像素点值，由于滤波时需要用到上边相邻宏块的三行数据，因此一个宏块需要12个单元的数据空间存储上边相邻的亮度和色度数据.对于720×576格式的标清图像而言，一个宏块行有45个宏块，共需要540个存储单元.另外，开辟64个额外的存储单元用以缓存左边宏块以及当前宏块中子块1和子块3的滤波数据.为了缓存当前宏块的滤波数据，使用片内RAM2对计算的中间结果进行缓存，RAM2采用位宽为64位的双口RAM，读操作和写操作同时进行，加快数据处理速度.RAM2在处理亮度块时存储图1中子块0和子块2的中间结果，在处理色度块时存储两个色度块的中间结果.图3为设计的去块效应滤波器结构框图.由AVS的滤波算法可知，水平或垂直边界的6个样本点参与滤波运算.对垂直边进行滤波时，滤波数据按行输入，而对水平边进行滤波时，滤波数据按列输入，但RAM中的数据只能按行读取，因此，采用图3中的P转置单元和Q转置单元对输入数据进行行列转置.该行列转置模块由3×8个单元构成，每个单元为一个8位的寄存器，用于存储一个样本点的亮度或色度值.对垂直边滤波时，行列转置单元对输入数据进行缓存，从RAM中输出的8个像素样本值从上至下移入行列转置单元，不参与滤波的5个像素样本值最后与线性滤波器输出的3个像素样本值拼接写入相应的片内RAM；当对水平边滤波时，转置单元对输入数据进行行列转换.8个样本值先从上至下移动，读入3行填满所有行列转置模块的寄存器，继而改为水平移动，每次移出3个样本值参与滤波运算，与此同时，滤波运算的结果从左边移入转置单元直至8列样本值完成滤波，最后数据移动改为垂直方向，将滤波结果由上至下移出并写入片内RAM.滤波时需要同时对边界两边的P块和Q块数据实现转置，因此，在滤波器设计中，将两个行列转置单元置于RAM的数据输出端口.在整个滤波过程中，P块数据转置单元的输入端口一共有2个RAM输入源——RAM1、RAM2，Q块数据转置单元的输入端口有3个RAM输入源——重建RAM、RAM1和RAM2.通过图3中的选择器mux1和mux2对P、Q块样本值的来源进行选择.滤波单元的输入数据有两种情况，在垂直边界滤波时，参与滤波的输入数据从RAM的输出数据直接获得；在水平边界滤波时，参与滤波的输入数据从行列转置单元的输出获取.mux3和mux4对滤波运算单元的输入数据进行选择.滤波操作完成后，输出数据需要写入片内RAM中，通过mux5和mux6进行选择.在数据更新阶段，RAM2的数据需要转存到RAM1中，为了减少数据选择器的使用量，数据通过mux1先进入转换单元，再输出至ram1，这种方式的代价是增加了3个时钟周期用于写入操作.文章中采用Verilog硬件描述语言对去块效应滤波器模块IP核进行优化设计，通过修改rm52j参考软件模型生成测试向量和对比数据，同时在Modelsim仿真平台上对模块进行了测试和分析.数据比对结果表明该设计实现了AVS标准中的去块效应滤波功能.设计最终在Altera公司的QuartusII平台上进行综合，使用的资源如表1所示.表2为文章设计的去块效应滤波器与叶姜莉[6]和黄中华[5]设计的去块效应滤波器在处理一个宏块时所需的时钟周期数对比.从结果可以看出，文章设计的结构完成一个宏块的滤波操作只需236个时钟周期，处理速度得到了提升.文章设计的AVS去块效应滤波器采用片内RAM对滤波数据进行缓存，减少了SDRAM的带宽占用；采用两个3×8×8 bits的寄存器堆，只对参与滤波运算的数据进行转置操作，节省了寄存器单元数，同时使得参与滤波运算的两个块数据可以并行完成转置操作，加快了处理速度；与此同时，将前一个宏块滤波数据写入SDRAM的数据输出操作与当前宏块的滤波运算并行处理，达到了较快的运算速度，满足了大分辨率图像的实时解码需求.【相关文献】[1]GB/T 20090.2006.信息技术先进音视频编码第2部分：视频[S].[2]吴君钦．H.264嵌入式实时视频编码器设计与实现[J]．江西理工大学学报，2009，30(5)：55-57.[3]Vijay S,Chakrabarti C,Karam L J.Parallel Deblocking Filter for H.264 AVC/SVC[C].IEEE Workshop on Signal Processing Systems,2010,116-121.[4]Loukil H,Ben Atitallah A,Masmoudi N.Hardware Architecture for H.264/AVC Deblocking Filter Algorithm[C].Proceedings of the International Multi-conference on Systems,Signals and Devices,2009,1-6.[5]黄中华，支琤．基于FPGA的AVS环路滤波器设计与实现[J]．计算机工程，2007，33（6）：222-224.[6]叶姜莉，龙沪强，刘佩林．一种适用于AVS自适应环路滤波器的VLSI实现[J]．信息技术，2007，31（2）：62-64,82[7]Qingming Yi,Chao Zhang.The Adaptive Loop Filter Design Based on AVSStandard[C].International Colloquium on Computing,Communication,Control,and Management,2009,409-413.[8]刘荣科,于澎．高效AVS环路滤波器结构设计[J]．北京航空航天大学学报，2009，35(10)：1237-1240.。

基于FPGA的AVS解码器环路滤波器模块的设计

山东大学毕业设计（论文）设计(论文)题目：基于FPGA的AVS解码器环路滤波器模块的设计姓名____ 毛刚_ ___学院_ 信息科学与工程学院__专业_集成电路设计与集成系统_年级______ 2012___ ____指导教师______ 王祖强_ ____2012年05月17日山东大学毕业论文目录摘要 (3)Abstract (3)第一章引言 (4)第二章 AVS环路滤波算法 (6)2.1边界强度（Bs）的推导 (7)2.2一维条件滤波 (8)2.2.1 Bs=2时进行强滤波 (9)2.2.2 Bs=1时进行标准滤波 (10)2.3滤波顺序 (11)2.4块边界门限的计算 (12)第三章AVS环路滤波器系统结构设计 (14)3.1环路滤波器的总体结构 (14)3.2各模块的介绍和设计 (15)3.2.1 参数计算模块 (15)3.2.2 控制模块 (15)3.2.3 滤波模块 (16)3.2.4 存储模块 (17)3.2.5 88块转置/暂存模块 (18)3.3滤波器工作流程 (19)3.4仿真验证 (20)第四章结论 (25)致谢 (26)参考文献 (27)摘要数字音视频编解码标准先进音视频编码标准（AVS）是我国自主制定的数字电视、IPTV 等音视频系统的基础性标准。

AVS标准是一种高效音视频编码技术，拥有与H.264近似的压缩性能，并且实现方案简洁。

尽管AVS标准的编码效率得到了极大提高，但运算复杂度也真大，对视频解码器的硬件实现提出了巨大的挑战。

本文研究了AVS标准，主要详细分析了去块效应环路滤波算法，并提出了实现环路滤波器模块的硬件结构。

AVS 视频标准中,自适应环路滤波器在实现时在许多条件运算（如滤波强度的计算、边界阈值等的计算）及对于数据的访问比较繁琐，使得滤波器的算法复杂度很高。

并且块效应可能出现在每个88⨯块为单位进行滤波，减少对存⨯块的边界上。

该滤波器以88储器的访问，加快了处理速度，大大节省了算法的硬件实现面积。

一种高效的AVS自适应环路滤波器硬件设计

一种高效的AVS自适应环路滤波器硬件设计吴燕秀;黄有源;何明华【期刊名称】《电视技术》【年(卷),期】2012(036)003【摘要】提出了一种高效的AVS自适应环路滤波器的结构设计.滤波器设计了5级流水线结构,通过优化滤波顺序,合理地安排片上存储空间,大大缩短了处理一个宏块的周期.提出的设计结构,处理一个宏块只需要112个周期.实验表明,使用0.18μmSMIC CMOS库,在125 MHz频率下综合,所提出的结构只需20.7千门,可以被用于AVS高清视频的实时滤波处理.%In this paper, an efficient hardware architecture proper for self-adaptive loop filter in AVS is presented. In this architecture, five stage pipeline filter core with the data storage carefully organized and novel filtering order is proposed so as to highly reduce the cycles of one macroblock. Only 112 clock cycles are needed to finish filtering a macroblock for loop filter in AVS. The experimental results show that the proposed design can achieve 125 MHz only with gate count of 20.7 k by using 0.18 μm SMIC CMOS te chnology, and this design satisfies the requirement of real-tune filter of high definition video.【总页数】4页(P36-39)【作者】吴燕秀;黄有源;何明华【作者单位】福州大学物理与信息工程学院,福建福州350002;福州大学物理与信息工程学院,福建福州350002;福州大学物理与信息工程学院,福建福州350002【正文语种】中文【中图分类】TN919.81【相关文献】1.一种支持H.264与AVS的高效环路滤波器设计 [J], 林衡芝;张文军;高志勇;陈颖琪;毛韧2.AVS自适应环路滤波器硬件设计与实现 [J], 杨少博;李凤亭3.一种适用于AVS自适应环路滤波器的VLSI实现 [J], 叶姜莉;龙沪强;刘佩林4.AVS插值预测的一种高速自适应硬件结构设计 [J], 黄有源;何明华5.适用于AVS的自适应环路滤波器硬件设计 [J], 代建玮;黄晁;夏宇闻因版权原因，仅展示原文概要，查看原文内容请购买。

基于AVS视频标准的环路滤波器电路设计与实现的开题报告

基于AVS视频标准的环路滤波器电路设计与实现的
开题报告
一、研究背景
AVS（Audio Video coding Standard）是一种国家标准，广泛应用于数字电视、高清视频制作、视频会议、监控等领域，其视频编码技术是
现代视频技术的重要组成部分。

环路滤波器是一种重要的数字信号处理
技术，可以有效消除数字信号中的噪声及其引起的抖动。

通过研究基于AVS视频标准的环路滤波器电路，可以深入了解AVS
视频标准及其应用领域，掌握环路滤波器的工作原理和应用方法，为现
代数字视频技术的发展提供技术支持。

二、研究内容
1. 环路滤波器的概念、分类及其原理；
2. AVS视频标准的基本技术、编码框架及其实现方式；
3. 将环路滤波器技术应用于AVS视频标准中的实现方法和电路设计；
4. 基于FPGA实现环路滤波器的硬件设计和实现；
5. 对设计实验进行分析和测试，对结果进行分析和评价。

三、研究意义
1. 可以提高对现代数字视频技术及其应用的理解和掌握程度；
2. 探索数字信号处理方面的前沿技术，为更好地应用数字信号处理
技术服务；
3. 可以为数字电视、高清视频制作、视频会议、监控等领域的实际
应用提供技术支持。