第3、5章 组合电路和时序电路(总复习)
数字逻辑电路总复习
128
16
4 2 1
二、常用逻辑关系及运算
1. 三种基本逻辑运算：与 、或、非 2. 四种复合逻辑运算： 与非 、或非、与或非、异或 真值表 函数式 逻辑符号
三、逻辑代数的公式和定理
是推演、变换和化简逻辑函数的依据，有些与普通代数相 同，有些则完全不同，要认真加以区别。这些定理中，摩根定 理最为常用。
第一章 逻辑代数基础
一、数制和码制 1. 数制：计数方法或计数体制（由基数和位权组成）
种类 十进制
二进制 八进制
基数 09
0 ，1 07
位权 10i
2i 8i
应用 日常
数字电路 计算机程序
备注
2 = 21 8 = 23
十六进制 0 9，A F
16i
计算机程序
16 = 24
各种数制之间的相互转换，特别是十进制→二进制的转换， 要求熟练掌握。
逻辑代数的基本公式 1. 关于常量与变量关系公式
A 0 A （1） A1 A （1’） A 1 1 （2） A 0 0 （2’）
2. 若干定律 交换律：
A B B A （3） A B B A （3’）
( A B) C A ( B C )
2. 码制：常用的 BCD 码有 8421 码、2421 码、5421 码、余 3 码等，其中以 8421 码使用最广泛。
1.十进制数到N进制数的转换 整数部分：除以N看余数 小数部分：乘以N看向整数的进位 2. N进制数转换为十进制数:方法：按权展开 3.基本逻辑和复合逻辑: (1)异或逻辑:特点：相同为0、相异为1 逻辑函数表达式：P = AB＝AB+AB (2)同或逻辑:特点：相同为1、相异为0 逻辑函数表达式：P = A⊙ B ＝AB+AB 异或逻辑与同或逻辑是互非关系：
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
第3、5章 组合电路和时序电路(总复习)
【总复习卷】第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】【本章重点】第3章、组合逻辑电路1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）一、填空题1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。
把代码的特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。
存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。
可分为_________计数器和_________计数器。
_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。
数字电子技术基础总复习要点
数字电子技术基础总复习要点一、填空题第一章1、变化规律在时间上和数量上都是离散是信号称为数字信号。
2、变化规律在时间或数值上是连续的信号称为模拟信号。
3、不同数制间的转换。
4、反码、补码的运算。
5、8421码中每一位的权是固定不变的，它属于恒权代码。
6、格雷码的最大优点就在于它相邻两个代码之间只有一位发生变化。
第二章1、逻辑代数的基本运算有与、或、非三种。
2、只有决定事物结果的全部条件同时具备时，结果才发生。
这种因果关系称为逻辑与，或称逻辑相乘。
3、在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。
这种因果关系称为逻辑或，也称逻辑相加。
4、只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。
这种因果关系称为逻辑非，也称逻辑求反。
5、逻辑代数的基本运算有重叠律、互补律、结合律、分配律、反演律、还原律等。
举例说明。
6、对偶表达式的书写。
7、逻辑该函数的表示方法有：真值表、逻辑函数式、逻辑图、波形图、卡诺图、硬件描述语言等。
8、在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。
9、n变量的最小项应有2n个。
10、最小项的重要性质有：①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1；②全体最小项之和为1；③任意两个最小项的乘积为0；④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
11、若两个最小项只有一个因子不同，则称这两个最小项具有相邻性。
12、逻辑函数形式之间的变换。
（与或式—与非式—或非式--与或非式等）13、化简逻辑函数常用的方法有：公式化简法、卡诺图化简法、Q-M法等。
14、公式化简法经常使用的方法有：并项法、吸收法、消项法、消因子法、配项法等。
15、卡诺图化简法的步骤有：①将函数化为最小项之和的形式；②画出表示该逻辑函数的卡诺图；③找出可以合并的最小项；④选取化简后的乘积项。
数电复习PPTppt课件
F AC BC AD BD AB AC • BC • AD • BD • AB
第 22 页
例：将下列各函数用或非门实现
F m(0,2,8,10,14,15)
解：用圈0的方法
F BC BD AB
F (B C)(B D)( A B)
BCBD AB
第 23 页
例：用卡诺图将下列含有无关项的逻辑函数化简为最简 “与或”式和最简“或与”表达式。
1×20+1×2-1+1×2-2+1×2-3=(109.875)10 例：将十进制数225.246转换为二、八和十六进制数 解：（1）(225.246)10=(11100001.011)2
（2）(225.246)10=(341.175)8 （3）(225.246)10=(E1.3E)16
第 17 页
CMOS 4
输入
输出
位 双 向 移 位 寄
清 零
CR
L H H H
控制信 号
S1 S0
×× LL LH LH
串行输 右入左 移移 DS DS
×R ×L ×× L× H×
时 钟
CP
× × ↑ ↑
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n1Q
2n1Q
n1 3
行
× × × × L L L L1
×
×
×
ABC BC AC D
A BC AC D
A BC
例：用公式法证明下列等式 A⊕B⊕C=A⊙B⊙C
解： A B C ( A B)C ( A B)C
( AB)C ( AB)C ABC
第 19 页
例：用公式法化简
数字电路-复习大纲(四川大学)
包含2n个方格：2、4、8
包围的方格为矩形块
包围圈越大越好，越少越好
方格可以被重复包围，但每个包围圈内必需有新的方格
所有的1都要被包围住
充分考虑随意项
3.合并后的最小项之和即为最简与或表达式。 P37 习题1.2.2 1.4.2 1.6.1
2021/P8/1644 习题2.1.4 2.2.3 2.2.4
2一021位/8/1的4 权数（位权）是 Ri 。
3
②数制间的转换
二进制与十六进制数、八进制数之间的转换
24=16，四位二进制数对应一位十六进制数。 23=8， 三位二进制数对应一位八进制数。 举例：
3AF.2H = 0011 1010 1111.0010 = 1110101111.001B 3 A F2
2021/8/14
15
LA B A B A B
A
=1
L
B
用与非门实现
A& B
A& B
≥1
L
L A B A B A B A B A B • A B
2021/8/14
A& B
A& B
&
L
16
无反变量输入
LABA B A B A B A A B B
A A B B A B
1.变量值只有0和1，且只表示两种对立的逻辑状态，不表示 数量的大小。
2.表达方式：真值表--将输入变量的各种可能取值和相应函数
值排列在一起而组成的表格。
逻辑符号--规定的图形符号。
逻辑函数表达式--L=f（A、B…）
语句表、梯形图等。
2021/8/14
9
3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。
数字电路与逻辑设计复习主要内容
一、 绪论
1、数字信号的特点和表示方法； 2、不同进制数的相互转换； 3、常用的二—十进制代码（BCD代码）； 4、数字电路的分类； 5、奇偶检验。
.
2
二 逻辑函数及其简化
1、基本逻辑关系和复合逻辑运算的逻辑关系、表达式、 逻辑符 号、真值表。
2、逻辑函数的表示形式和相互转换。
.
8
.
6
第5章 时序逻辑电路
1、时序逻辑电路的特点、分类； 2、时序逻辑电路的分析步骤； 3、集成移位寄存器的功能和典型应用； 4、集成同步计数器的功能及功能扩展； 5、采用MSI实现任意模值计数器。
.
7
第6章 半导体存储器
1、半导体存储器的分类、主要技术指标； 2、RAM结构及存储容量的扩展； 3、ROM类型、存储原理、用ROM实现逻辑函数；
3、逻辑代数的三个规则。（对偶式和反演式的写法、由函数的最 小项表达式求对偶式和反演式的最小项表达式）
4、常用公式及其灵活应用。
5、最小项及最小项的性质，逻辑函数的最小项表达式。
6、逻辑函数的公式化简法。
7、逻辑函数常用形式的相互转换。
.
3
第2章 集成逻辑门
1、国产TTL集成电路的四个系列； 2、TTL与非门的主要外部特性； 3、三态门、OC门的概念及使用； 4、TTL系列器件主要性能比较。
.
4
第3章 组合逻辑电路
1、组合逻辑电路的分析和设计方法； 2、常用MSI的名称（芯片名称）、功能、逻辑符号、扩展和典 型应用、使用中应注意的问题； 3、应用MSI（数据选择器、译码器、加法器、比较器等）实现 逻辑函数。
.
5
第4章 集成触发器
1、触发器的基本性质； 2、从功能上讲有几种触发器，其功能描述。 3、触发器逻辑功能的描述方法。 4、触发器的触发方式的类型和特点。 5、触发器输出波形的画法。 6、典型小型数字系统的原理及功能分析。
组合逻辑电路和时序逻辑电路
组合逻辑电路和时序逻辑电路
组合逻辑电路和时序逻辑电路的区别：组合逻辑电路可以有若个输入变量和若干个输出变量，其每个输出变量是其输入的逻辑函数，其每个时刻的输出变量的状态仅与当时的输入变量的状态有关，与本输出的原来状态及输入的原状态无关，也就是输入状态的变化立即反映在输出状态的变化。
时序逻辑电路任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。
也就是说，组合逻辑电路没有记忆功能，而时序电路具有记忆功能。
时序逻辑电路简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。
时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。
它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。
电工总复习
第一章 半导体器件• 考核内容：填空与选择; 二极管应用分析1、半导体特性：导电导特性；载流子类型；N 型和P 型掺杂情况、带电情况等。
2、半导体二极管：特性；应用电路。
3、三极管：三个工作区对应特点；判断工作状态；由电极电位判断类型、电极等。
4、稳压管工作特点 一、填空1杂质半导体可分为P 型半导体和N 型半导体，其中P 型半导体多数载流子为 ，而N 型半导体的多数载流子 。
2、稳压管是特殊的二极管，它一般工作在 状态。
3、当温度降低时,晶体三极管的变化规律是β值将 （变大、减小或不变）。
4、半导体根据其掺入不同的杂质，可形成和 两种类型的半导体，由它们组成的二极管最重要的特性是 。
1 、N 型半导体的多数载流子是电子，因此它（ ）。
(a) 带负电 (b) 带正电 (c) 不带 电 2、当温度升高时，半导体的导电能力将（ ）。
(a) 增 强 (b) 减 弱 (c) 不 变3、半导体二极管的主 要特点是具有（ ）。
(a) 电流放大作用(b) 单向导电性 (c) 电压放大作用 4、理想二极管的正向电阻为（ ）。
(a) 零 (b) 无穷大 (c) 约几千 欧5、二极管接在电路中， 若测得a 、b 两端电位如图所示，则 二 极管工作状态为（ ）。
(a) 导 通 (b) 截 止 (c) 击 穿6、如果把 一个小功率二极管直接同一个电源电压 为1.5V 、内阻为零的电池实行正向连接，电路如 图所示，则后果是该管（ ）。
(a) 击穿(b) 电流为零(c) 电流正常(d)电流大使管子烧坏7、 电路如图所示 ，二极管D 为理想元件，U S =5 V ，则 电 压u O=（ ）。
(a) U s (b) U S / 2 (c) 零8、电路如图所示, 所有二极管均为理想元件，则D1、D2、D3的工作状态为（ ）。
(a) D1导通，D2、D 3截止-6.3VDu O(b) D1、D2截止 ， D3导通(c) D1、D3截止， D2导通(d) D1、D2、D3均截止9、型号为2CP10 的硅二极管正向导通后的 正向压降约为（ c ）。
数字电子技术基础思考题与习题
1-3 判断题 1）普通的逻辑门电路的输出端不可以并联在一起，否则可
能会损坏器件。（√ ） 2）集成与非门的扇出系数反映了该与非门带同类负载的能
力。（ √ ） 3）将二个或二个以上的普通 TTL 与非门的输出端直接相
连，可实现线与。（ × ） 4）三态门的三种状态分别为：高电平、低电平、不高不低
的电压。（ × ）
5）TTL OC门（集电极开路门）的输出端可以直接相连， 实现线与。（ √ ）
所示的连接方式能否用于TTL电路。（设二极管正向压降为 0.7V）
解：
1-9 图1-60所示的TTL门电路中，输入端1、2、3为多余输 入端，试问哪些接法是正确的？
×
×
×
答：图a、b、d、e、g是正确的。
1-10 图1-61所示电路是用TTL反相器74LS04来驱动发光二极管的 电路，试分析哪几个电路图的接法是正确的，为什么？设LED的正 向压降为1.7Ｖ，电流大于1mＡ时发光，试求正确接法电路中流过 LED的电流。 b图当输出为高电平时，
6） 当TTL与非门的输入端悬空时相当于输入为逻辑1。 （ √）
7）TTL集电极开路门输出为１时由外接电源和电阻提供输 出电流。（ √ ）
8） CMOS OD门（漏极开路门）的输出端可以直接相连， 实现线与。（ √ ） 9） CMOS或非门与TTL或非门的逻辑功能完全 相 同。（ √ ） （10）使用CMOS门电路时不宜將输入端悬空是因 为输入端阻抗高，极易感应较高的静电电压，击 穿栅极，造成器件损坏。（ √ ）
电工学电子技术期末复习总结知识点PPT课件
第一章 半导体二极管及电路分析
第2页/共80页
1.1.1 半导体二极管的结构、特性与参数
一、二极管的结构与类型
二极管由一个PN
结，加相应的电极 引线和管壳封装而 成。
（P）
（N）
电路符号
空心三角形箭头表示实际电流方向：
电流从P流向N。
第3页/共80页
本征半导体的电特性
2.用逻辑代数或卡诺图对逻辑表达式进 行化简。
3.列出输入输出状态表并画出逻辑电路 图。
第47页/共80页
例：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。 1.首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
第10页
mA
C
A
B
RC
E
USC
RB
V UBE
V UCE
USB
实验线路(共发射极接法)
第11页/共80页
此输区出域中特U性CEUBE,集 电 UC结E正0.3偏V，称为IB饱>I和C，I区C(。mA )
4
3
当UCE大于一定的数 值时，IC只与IB有关， IC=IBI。B ,此且1区00域IA称C =为线 性放大区。80A
“与”逻辑关系用“与”门逻 1 1 1 辑符号表示：
第23页/共80页
2.“或”逻辑关系及运算
决定结果成立的所有条件只要有一个具
备时，结果就成立，这种条件与结果之
间的关系称为“或”逻辑。
这种关系在日常生活中也是非常普遍的。以二
数电各章复习题及答案.
第1章逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2．一位十六进制数可以用位二进制数来表示。
A. １B. ２C. ４D. 163．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101014．与十进制数（53.5）10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值１和０可以表示：。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F的对偶式，可将F中的。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10. A+BC= 。
A .A+B B.A+C C.（A+B）（A+C） D.B+C11.在何种输入情况下，“与非”运算的结果是逻辑0。
A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=10C.0<1D.A+1=114. 当逻辑函数有n个变量时，共有个变量取值组合？A. nB. 2nC. n2D. 2n15. 逻辑函数的表示方法中具有唯一性的是。
数字电路期末总复习知识点归纳详细
第1章 数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式与常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与00=⋅AA A +＝1与A A ⋅＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）c.分配律：)(C B A ⋅⋅＝+⋅B A C A ⋅ 3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：B A B A ⋅=+，B A B A +=⋅ b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C+⋅⋅⊕BBA⊕AC可令Ｌ＝CB⊕则上式变成LA⋅＝C+LA⋅=⊕⊕LA⊕BA三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式与常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1=A=⋅⋅, 将二项合并为一项，合并时可消去一个变量B=A+AA或AB例如：Ｌ＝B A+BA=(C+)=ACABCCB2）吸收法利用公式A+，消去多余的积项，根据代入规则B⋅A⋅可以是任何一个复杂的逻辑ABA=式例如化简函数Ｌ＝E B+AB+DA解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝E B+AB+AD3）消去法利用B+消去多余的因子=A+B AA例如，化简函数Ｌ＝ABCA++B A+BBEA解：Ｌ＝ABC+A+B A+BBEA4)配项法利用公式C=+⋅⋅将某一项乘以（A++⋅AABBCCBAA⋅A+），即乘以1，然后将其折成几项，再与其它项合并。
例如：化简函数Ｌ＝B AA+B++CBCB解：Ｌ＝B AA++B+BCCB2.应用举例将下列函数化简成最简的与－或表达式1）Ｌ＝A++A+BDDDCEB2) L=ACCA++BB3) L=ABCDAB+++CCBA解：1）Ｌ＝AA++B+BDDDCE2) L=ACA++BCB3) L=ABCD++AB+CBCA四、逻辑函数的化简—卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与—或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有n个变量，表示卡诺图矩形小方块有n2个。
5章时序逻辑电路复习题
时序逻辑电路一、选择题：1、相同计数器的异步计数器和同步计数器相比,一般情况下( )A. 驱动方程简单B. 使用触发器个数少C. 工作速度快D. 以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是( )A. n个B. 2个C. 4个D. 6个3、下图所示波形是一个( C )进制加法计数器的波形图。
试问它有( A )个无效状态。
A .2； B. 4 ； C. 6； D. 12CPQ1Q2Q34、设计计数器时应选用（）。
A．边沿触发器 B．基本触发器C．同步触发器 D．施密特触发器5、一块7490十进制计数器中,它含有的触发器个数是( )A. 4B. 2C. 1D. 66、n级触发器构成的扭环形计数器,其有效循环的状态数是( )A. 2n个B. n个C. 4个D. 6个7、时序逻辑电路中一定包含（）A.触发器B.组合逻辑电路C.移位寄存器D.译码器8、用n个触发器构成计数器，可得到的最大计数长度为（）A. 2n C.2n D.n9、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（）A.右移二位B.左移一位C. 右移二位D.左移一位10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（）X/Z 0/11/0 S1 S2 0/01/1A. 0101 .1011 C11、、一位8421BCD码计数器至少需要（）个触发器A. 4B. 3C.512、利用中规模集成计数器构成任意进制计数器的方法有( ABC )A.复位法 B .预置数法 C .级联复位法 13、在移位寄存器中采用并行输出比串行输出 （ ）。
A.快B.慢C.一样快D.不确定14、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A. 5 .4 C D. 315、在下列逻辑电路中，不是组合逻辑电路的有（ ）。
A. 寄存器B.编码器C.全加器D. 译码器 16、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）。
东南大学《VLSI设计基础》复习总结
4.2*动态 CMOS 设计——预充电求值（晶体管数目少，无比逻辑，开关速度快，但稳定性弱，开关 活动性大，动态功耗大）
第五章 时序逻辑门设计 (Sequential Logic) 5.1 引言——时序电路的时序参数、时序约束——建立时间约束 T tcq tplogic tsetup ，维持时间约束
主从边沿触发寄存器的时序参数：建立时间 tsetup 3tpd_inv tpd_tx ，寄存器延时 tcq tpd_inv tpd_tx ，维 持时间 thold 0 。 为降低时钟负载，减小时钟功耗，可使用 NMOS 传输管电路，但阈值损失会导致静态功耗；或使用 弱反馈有比电路，但增加了设计的复杂性。
于外部负载电容，延时不再随尺寸增大而减小）、电源电压越大，则延时越小。
3.4
功耗、能量和能量延时——动态功耗：充放电电容引起
Pdyn
C
V2
L DD
f01
C
V2
L DD
P01
f
，直流通
路引起 Pdp tscVDDIpeak f ，负载电容越小、电源电压越小、反转频率（开关活动性）越小，信号斜率
越大，则动态功耗越小；静态功耗： Pstat IstatVDD ，漏电流（亚阈值电流，漏极漏电流），阈值电压
提升性能，负偏差 δ 0 可减弱竞争，但反馈回路的存在会使时钟偏差反向）、时钟抖动(Clock Jitter)： T 2t jiter tcq tplogic tsetup （绝对抖动 t jiter 0 ）、时钟偏差和抖动共同影响： T δ 2t jiter tcq
数字电路复习资料
数字电路复习资料数字电路复习资料1第一部分：基本要求和基本概念第一章半导体器件的基本知识一，基本建议1，了解半导体pn结的形成及特性，了解半导体二极管的开关特性及钳位作用。
2，介绍半导体三极管的输出特性和输出特性，熟识半导体三极管共发射极电路的三个工作区的条件及特点，掌控三极管开关电路分析的基本方法。
3，了解绝缘栅场效应管（mos）的结构、符号、工作原理及特性。
二，基本概念1，按导电率为可以把材料分成导体、绝缘体和半导体。
2，半导体中存有空穴和自由电子两种载流子。
3，清澈半导体称作本征半导体。
4，p型半导体中的多数载流子是空穴；少数载流子是自由电子。
5，n型半导体中的多数载流子是自由电子；少数载流子是空穴。
6，pn结是一个二极管，它具有单项导电性。
7，二极管电容由结电容和扩散电容构成。
8，二极管的截至条件就是vd＜0.5v，导通条件就是vd≥0.7v。
9，三极管的截止条件是vbe＜0.5v，截止的特点是ib=ic≈0；饱和条件是ib≥（ec-vces）/（βrc），饱和的特点是vbe≈0.7v，vce=vces≤0.3v。
第二章门电路一，基本要求1，熟识分立元件“与”“或”“非”“与非”“或非”门电路的工作原理、逻辑符号和功能。
2，熟悉ttl集成与非门的结构、工作原理及外部特性，熟悉oc门三态门和异或门的功能及主要用途，掌握各种门电路输出波形的画法。
2，熟识pmos门nmos门和cmos门的结构和工作原理，熟识cmos门的外部特性及主要特点，掌控mos门电路的逻辑功能的分析方法。
二，基本概念1，门是实现一些基本逻辑关系的电路。
2，三种基本逻辑就是与、或、非。
3，与门就是同时实现与逻辑关系的电路；或门就是同时实现或逻辑关系的电路；非门就是同时实现非逻辑关系的电路。
4，按集成度可以把集成电路分为小规模（ssi）中规模（msi）大规模（lsi）和超大规模（vlsi）集成电路。
5，仅有一种载流子参予导电的器件叫做单极型器件；存有两种载流子参予导电的器件叫做双极型器件。
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
数字逻辑与计算机组成总复习
具体要求
➢ 计算机系统概述
✓ 冯.诺依曼结构计算机 ✓ 程序的表示和执行过程 ✓ 计算机系统抽象层
了解计算机系统的基本工作原理和 计算机系统的基本框架
➢ 二进制数的编码表示 ✓ 外部信息和内部数据之间的关系 ✓ 进位计数制（2、8、10、16进制数）
➢ 数值数据的表示 ✓ 定点数的二进制编码 ✓ 无符号整数和带符号整数的表示 ✓ 浮点数的表示
• RISC-V指令系统（有6种指令格式） R-型为寄存器操作、I-型为短立即数或装入（Load） S-型为存储（Store）、B-型为条件跳转 U-型为长立即数操作、J-型为无条件跳转
第8章 中央处理器
总体要求
理解指令系统与处理器的关系，理解单周期处理器、多周期处理器、 流水线处理器设计的基本原理、电路结构和各控制信号含义。
• 除法运算：用加/减法和左移实现。 – 补码除法：用于整数除法运算。符号位和数值位一起运算。 – 原码除法：用于浮点数尾数除法运算。符号位和数值位分开运算。数值部分用无符号 数除法实现。 乘/除运算器：由ALU + (移位)寄存器 + 计数器 + 控制逻辑实现。
第7章 指令系统
总体要求
掌握指令系统涉及的指令格式、指令类型、操作码编码、操作数寻 址、标志信息生成与使用、指令设计风格等内容。
理解典型组合逻辑部件的功能， 并能在更复杂的逻辑电路中使 用它们实现特定功能
对具体问题进行分析设计
理解电路延迟和竞争冒险的概 念，并能进行相关分析
第3章总结
• 数字逻辑电路由若干元件（可以是一个电路）和若干结点互连而成 • 组合逻辑电路的输出值仅依赖于当前输入值 • 组合逻辑电路可以是两级电路或多级电路，两级电路的传输时间短，但
数字设计引论概要
由0,1两种数值组成。
意义：开关断和闭；灯的亮和暗；高于某一电平或底 于某一电平。 非归0式：
01 1 1 01 1 0 1
归0 式：
0 1 0
1
0 1
传输方式：并行，串行。
Y0 1 0 1 1
1011
Y
Y1 Y2 Y3
电路
Z
Y
电路
Z
二.电路
模拟电路 数字电路：对数字信号进行算术运算或逻辑运算 的电路。
1.设计要求与一个标准模块相对应，选用标准模 块来实现。
2.设计要求需用某种描述工具（例：真值表）来描述， 需通过数学工具（例：布尔代数或卡诺图）进行变 换和优化，才能用标准芯片或PLD来实现。 3.设计要求较复杂，需分成几块模块来实现，称为 自上而下或层次设计方法。 现代数字系统均由硬件及相应的软件构成，我 们这里以讨论硬件设计为主，包括硬件描述语言 HDL(以VHDL为例）。
第4章 时序电路基础
4-1 4-2 4-3 4-4 4-5 4-6 集成触发器 同步时序电路 集成计数器及其应用 集成移位寄存器及其应用 随机访问存储器 应用实例
第5章 同步时序电路和数字系统设计
5-1 同步时序电路的基本设计方法 5-3 硬件描述语言VHDL
第6章 集成数模和模数转换器的原理与 组成
6-1 集成数模转换器(DAC) 6-2 集成模数转换器(ADC) 6-3 ADC和DAC的应用实例
第7章 可编程逻辑器件及其应用
7-1 PLD的基本原理 7-2 简单可编程逻辑器SPLD 7-3 高密度可编程逻辑器HDPLD
引论
数字技术是一门应用很广，发展很快的学 科，电视、雷达、通信、电子计算机、自动控 制、电子测量仪表、核物理、航天等各个领域 都有应用，数字电路及数字系统的设备随着新 技术发展也在不断变化，类型层出不穷，本课 程仅介绍脉冲与数字电路的基础，有了一定的 基础，对于一些新的器件，新的类型电路也能 很快的接受和理解。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【总复习卷】
第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】
【本章重点】
第3章、组合逻辑电路
1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路
1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）
一、填空题
1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。
把代码的
特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。
存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。
可
分为_________计数器和_________计数器。
_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高
位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。
７. 构成计数器的基本电路是__________，如果把n个这类基本电路串联起来，就可以表示
__________位二进制数。
二、判断题(对的打“√”,错的打“×”)
1．组合逻辑电路具有记忆功能。
( )
2．编码是译码的逆过程。
( )
3．移位寄存器每输入一个脉动时，不一定只有一个触发器翻转。
( )
4．译码时每次只有一个输出端输出有效，即该输出端为1，其余为0。
( )
5．移位寄存器即可并行输出也可以串行输出。
（）
6．数码寄存器存放的数码可以并行输入也可以串行输入。
（）
7．数码寄存器最简单的寄存器，这种寄存器称为并行输入，并行输出数码寄存器。
（)
8．右移位寄存器存放的数码将从低位到高位，依次串行输入。
（）
9．时序逻辑电路结构上的特点是：由门电路和触发器组成。
（）
10．具有8个触发器的二进制异步计数器能表达256种状态。
（）
11．表示一位十进制数至少需要二位二进制数。
（）
12．构成一位十进制计数器至少需要4个触发器。
（）
13．在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。
（）
14．显示器属于时序逻辑电路类型。
（）
15．触发器属于最简单的时序逻辑电路。
（）
16．八位二进制数能表十进制数的最大值是256。
（）
17．按8421BCD码进行计数的十进制计数器1010-1111这六种状态不允许出现。
( )
18．构成计数器电路的器件必须有具有记忆能力的。
（）
三、单项选择题
1. 输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路，属于( )。
A.组合逻辑电路
B.时序逻辑电路
2. 下列所给选项中属于组合逻辑电路的是( )。
(多选题)
A.译码器
B.编码器
C.寄存器
D.显示器
3. 存放n位二进制数码．所需触发器的个数为( )
A.2n个
B.2n－1个
C.n个
D.2n-1个
4. 若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为( )。
A.3个 B .4个 C.5个 D.6个
5. 若上题中，时钟脉冲频率是50KH Z。
完成该操作所需时间为( )。
A.60us
B.80us
C.12.5us
D.200us
6. 一个512位移位寄存器用作延迟线。
如果时钟频率是4MH Z，则数据通过该延迟线延的时间为
( )。
A.128us
B.127.75us
C.256us
D.125us
7．图13-9移位寄存器的原始信息为1111，则下一个时间脉冲后，它保存的信息为( ) 。
A. Ｑ0Ｑ1Ｑ2Ｑ3=1010
B. Ｑ0Ｑ1Ｑ2Ｑ3=1101
C. Ｑ0Ｑ1Ｑ2Ｑ3=0111
D. Ｑ0Ｑ1Ｑ2Ｑ3=1001
8. 在图13-9电路中，若寄存器保存的原始信息为Q0Q1Q2Q3=0111，则信息循环一周是在第几个脉冲
之后？（）。
A．第5个 B.第9个 C.第8个 D.第16个
9. 图13-10电路中，触发器接成相应的计数电路，该计数电路类型属于（）。
A. 二进制异步减计数器
B. 二进制异步加计数器
C. 二进制同步加计数器
D. 二进制同步减计数器
10.七个具有计数功能的T型触发器链接，输入脉冲频率为f=512KHz，则此计数器最高位触发器
输出脉冲频率为（）。
A.8KHz
B.2KHz
C.128KHz
D.4KHz
11.若需要每输入1024个脉冲，分频器能输出一个脉冲，则这个分频器最少需要的触发器个数为
（）
A.9个
B.10个
C.8个
D.11个
12.用二进制异步计数器从零计到十进制数60，至少需要的触发器个数为（）
A.6个
B.5个
C.8个
D.4个
13.具有8个触发器的二进制异步计数器，能表达的状态有（）
A.128种
B.512种
C.64种
D.256种
14.构成一个一位十进制计数器至少需要的触发器个数为（）
A.10个
B.4个
C.8个
D.3个
15.n个触发器连成的计数器，所以计的最大十进制数为（）
A.2n
B.2n+1
C.2n－1
D.2n-1
16.6个触发器连接成的异步二进制计数器，最高位触发器输出信号的频率f0和触发时钟脉冲信号
频率f cp的关系为（）
A.f0=1/64 f cp
B.f0=1/6 f cp
C.f0=64f cp
D.f0=1/12 f cp
17.从某计数器的三个触发器输出端Q0、Q1、Q2观察到的波形图13-11所示，则该计数器的模（几
进制）为（）
A.6
B.8
C.4
D.7
18.图13-12所示计数器，初始状态为Q0=0，Q1=0，Q2=1，则第3个CP脉冲作用后，所计数据为
（）
Ａ.Ｑ2Ｑ1Ｑ0＝1 0 0Ｂ.Ｑ2Ｑ1Ｑ0＝0 1 1
Ｃ.Ｑ2Ｑ1Ｑ0＝1 1 0Ｄ.Ｑ2Ｑ1Ｑ0＝1 1 1
19. 图13－12所示计数器，初始状态为Ｑ0＝0，Ｑ1＝0，Ｑ2＝1，则该计数器状态共有（）
A. 5种
B. 8种
C. 7种
D. 6种
20. 图13－13所示电路，若各触发器初态为Ｑ3Ｑ2Ｑ1Ｑ0＝0000，则该电路可计数状态有（）。
A. 16种
B. 15种
C.12种
D.64种
四、电路设计、集成电路应用分析
1、根据所给编码表如表所示，画出编码电路以及与之相对应的译码电路（高电平有效）
2、图13-14为CT74LS112集成触发器外引线排列图，若将③脚与⑥脚；②脚与⑤脚；
⑾脚与⑦脚；⑿脚与⑨脚；⑥脚与⒀脚连接起来；①脚外接脉冲信号。
则可构成一个计数器，问计数器属于什么类型？电源电压Vcc一般为多少伏？
３、试分析下图所示电路的逻辑功能，并按CP脉冲的顺序，列出输出端Q2、Q1、Q0的状态表，它是何种类型的计数器？设各触发器初态均为0。