第3、5章 组合电路和时序电路(总复习)
数字逻辑电路总复习
[练习] 写出图中所示电路的逻辑表达式，说明其功能
A
≥1 ≥1
A A B
≥1
3. 列真值表
A B
≥1
Y
B
B A B
Y A A B B A B
2. 化简
[解] 1. 逐级写出输出逻辑表达式
A 0 0 1 1
B 0 1 0 1
Y
1 0 0 1
4. 功能 输入信号相同时 输出为1，否则为0 — 同或。
结合律： ( A B) C A ( B C ) （4） （4’） （5） （5’）
分配律：
A( B C ) AB AC A BC ( A B)( A C )
互补律： 重叠律： 反演律：
A A 1
A A A
（6） （7）
A A 0
A A A
n 1 n
Q n1 JQ n KQ n
Q n1 D
Q n1 TQ n TQ n
Q n1 Q n
利用特性方程可实现不同功能触发器间逻辑功能的 相互转换。
[练习] 在图中所示的 CC4013 边沿 D 触发器中， CP、D、SD、RD的波形见图，试画出 Q、Q 的波形。
1
第四章
触发器
一、触发器和门电路一样，也是组成数字电路的基 本逻辑单元。它有两个基本特性：
第三章 组合逻辑电路
第三章组合逻辑电路
一、概述
1、概念
逻辑电路分为两大类：组合逻辑电路和时序逻辑电路
数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路
2、组合逻辑电路的方框图和特点
（1）方框图和输出函数表达式P63
输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响
3、组合逻辑电路逻辑功能表示方法
有输出函数表达式、逻辑电路图、真值表、卡诺图
4、组合逻辑电路的分类
（1）按功能分类
常用的有加法器、比较器、编码器、译码器等
（2）按门电路类型分类
有TTL、CMOS
（3）按集成度分类
小、中、大、超大规模集成电路
二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤
（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表
（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能
第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：
Y
第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器
三、组合逻辑电路的设计方法
1、概念
根据要求，最终画出组合逻辑电路图，称为设计
2、步骤
（1）确定输入输出变量个数
（2）输入输出变量的状态与逻辑0或1对应
（3）列真值表
（4）根据真值表写出输出变量的逻辑表达式
（5）对逻辑表达式化简，写出最简逻辑表达式
（6）根据逻辑表达式，画出逻辑电路图
例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机
数字电路(复习)
第1章数字电子技术基础
按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功
第2章门电路
学习要点：
基本逻辑门电路的逻辑功能
数字电路中三极管、场效应管的工作状态
第3章组合逻辑电路
学习要点：
•组合电路的分析方法和设计方法
第4章触发器
学习要点：
各类触发器的逻辑功能及触发方式，它是构成时序电路的基本单元。
第5章 时序逻辑电路
学习要点：
组合逻辑电路和时序逻辑电路。
组合逻辑电路和时序逻辑电路。
组合逻辑电路是一种基本的数字电路，它采用各种逻辑门和电子元件，将输入信号转换成输出信号。与之不同的是，时序逻辑电路是一种具有时序和存储能力的数字电路，它可以记忆之前的状态并将其用于决策。
下面我们将从以下几个方面入手，分别探讨组合逻辑电路和时序逻辑电路。
1. 组合逻辑电路
组合逻辑电路通常由以下基本门电路构成：与门、或门、非门、异或门等。这些门电路可以组成各种条理分明的电路逻辑，如加法器、减法器、多路选择器、多输出逻辑功能等。组合逻辑电路主要应用在组合逻辑相关电路的设计中，如编码器、解码器等。
2. 时序逻辑电路
时序逻辑电路是一种带有存储元件的数字电路，可在一定时间间隔足够长的情况下，自行储存当前状态并决策下一状态。时序逻辑电路通常需要用到触发器、计数器等元件，可以实现循环、计数、分频等功能。时序逻辑电路常应用于计算机、嵌入式系统、通信系统等领域。
3. 组合逻辑电路和时序逻辑电路的联系
组合逻辑电路和时序逻辑电路结合在一起，可以构成高级电路系统，
实现各种复杂功能。例如，组合电路可以用于控制输入信号的条件，
并动态的改变输出信号。时序电路可以用于储存过程中产生的信号，
而组合电路则将其用于进一步计算。
4. 组合逻辑电路和时序逻辑电路的应用
组合逻辑电路和时序逻辑电路广泛应用于各种数字电路系统，为现代
电子技术的发展做出了重要贡献。它们常应用于计算机领域，如中央
处理器（CPU）、存储器和逻辑集成电路等；还常应用于通信系统、
嵌入式系统以及各种控制电路等。
总而言之，组合逻辑电路和时序逻辑电路是数字电路的重要组成部分，它们分别代表了两种不同的设计思想和电路方法。它们的相互配合和
数电复习练习(三)时序电路习题(常用时序部件)(答案)
常用时序逻辑器件
习题
一、选择题
1、同步计数器和异步计数器比较，同步计数器的显著优点是（C ）。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制。
2、把一个五进制计数器与一个四进制计数器串联可得到（ D ）进制计数器。
A.4
B.5
C.9
D.20
3、下列逻辑电路中为时序逻辑电路的是（C ）。
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
4、N个触发器可以构成最大计数长度（进制数）为（D ）的计数器。
A.N
B.2N
C.N2
D.2N
5、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
6、五个D触发器构成环形计数器，其计数长度为（A ）。
A.5
B.10
C.25
D.32
7、同步时序电路和异步时序电路比较，其差异在于后者（B ）。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
8、一位8421BCD码计数器至少需要（ B ）个触发器。
A.3
B.4
C.5
D.10
9、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ B ）级触发器。
A.2
B.3
C.4
D.8
10、8位移位寄存器，串行输入时经（D ）个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
11、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（D ）
个触发器。
A.2
B.6
C.7
D.8
E.10
12、某电视机水平-垂直扫描发生器需要一个分频器将31500HZ 的脉冲转换为60HZ 的脉冲，欲构成此分频器至少需要（ A ）个触发器。
5章时序逻辑电路复习题
A.触发器B.组合逻辑电路C.移位寄存器D.译码器
)
8、用n个触发器构成计数器，可得到的最大计数长度为（ ）
A.2nC. D.n
9、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上(4)10,则应将该寄存器中的数（ ）
A.右移二位B.左移一位C.右移二位D.左移一位
9、寄存器是组合逻辑器件。 （×）
10、寄存器要存放n位二进制数码时，需要 个触发器。 （×）
11、3位二进制计数器可以构成模值为 的计数器。 （×）
12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。 （√）
13、寄存器是组合逻辑器件。（×）
14、寄存器要存放n位二进制数码时，需要 个触发器。 （×）
10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，则输出序列Z=（ ）
X/Z 0/1
1/0 S1 S2 0/0
"
1/1
A. 0101.1011 C
11、、一位8421BCD码计数器至少需要（ ）个触发器
A.4 B.3 C.5
12、利用中规模集成计数器构成任意进制计数器的方法有(ABC)
解：驱动方程为：
状态方程为：
【
同时，当Q1=1时，因置零端有效，Q0马上变为1
波形如下：
电路理论基础总复习
Ni (s) I (s) Di ( s )
四 主要内容的学习要点－－
线性直流电路
电路方程的列写。
叠加定理 置换定理 齐性定理 等效电源定 理 互易定理 特勒根定理 支路电流法 回路电流法 节点电压法
透彻理解和准确应用电路定理。(重点难 点)
含独立源与不含独立源一端口网络的等效 电路；二端口网络的等效电路；星三角 等效变换。
在复频域电路中
时域电路模型:
u (t ) L1[U ( s)] i (t ) L1[ I ( s)]
i 0 u 0
uR RiR uL LiL iC CuC iL (0 ) I L 0 uC (0 ) U C 0
利用线性直 流电路的分 析方法求出
U (s) Nu (s) Du ( s )
四 主要内容的学习要点－－
电路定理之叠加定理(2)
非正弦周期电流电路的计算： 把给定的非正弦周期性激励分解为恒定分量、 基波和谐波分量。 分别计算电路在上述分量单独作用下的响应。 根据叠加定理，把恒定分量、基波和谐波分 量引起响应的瞬时值进行叠加。 根据响应的时间函数，进一步求出响应的有 效值和电路的平均功率。 线性动态电路 全响应＝零输入响应＋零状态响应。
s(t ) 0 h( )d r (t ) 0 h(t )e( )d
第5章时序逻辑电路思考题与习题题解
思考题与习题题解
5-1填空题
（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；
与信号作用前电路原来所处的状态有关。
（2）构成一异步2n进制加法计数器需要n 个触发器，一般将每个触发器接成计数或T’型触发器。计数脉冲输入端相连，高位触发器的CP端与邻低位Q端相连。（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄
存器；再经过4个时钟脉冲CP后可串行输出4位数码。
（4）要组成模15计数器，至少需要采用 4 个触发器。
5-
2
判断题
（1）异步时序电路的各级触发器类型不同。（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（×）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之
模N计数器。（√）（4）计数器的模是指构成计数器的触发器的个数。（×）
5-3
单项选择题
（1）下列电路中，不属于组合逻辑电路的是
（
D）。
A.编码器
B.译码
器
C.数据选择器
D.计数器
（2）同步时序电路和异步时序电路比较，其差异在于后者( B)。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
（3）在下列逻辑电路中，不是组合逻辑电路的有( D)。
A.译码器
B.编码
器
C.全加
器
D.寄存器
（4）某移位寄存器的时钟脉冲频率为
完成该操作需要（B）时间。
100KHz，欲将存放在该寄存器中的数左
移
8位，
A.10μS
B.80μS
C.100μS
组合电路喝时序电路的区别
组合电路喝时序电路的区别
数字逻辑电路分为组合逻辑电路和时序电路分
时序电路分类
1. 按“功能、⽤途”分为：
1. 寄存器；
2. 计数（分频）器；
3. 顺序（序列）脉冲发⽣器；
4. 顺序脉冲检测器；
5. 码组变换器；…
2. 按各触发器的“动作特性”分为：
1. 同步时序电路：电路中所有触发器的状态变化同步进⾏。其时钟⽅程：CP1= CP2=…= CPK= CP↓（或CP↑）。即：所有CP端
联在⼀起，由CP信号同⼀有效沿触发。
2. 异步时序电路：
1. 电路中根本没有CP同步信号。
2. 各触发器不是⽤同⼀CP脉冲的同⼀有效沿触发的。
时序逻辑电路
1. 组合电路喝时序电路的区别
组合逻辑电路：任意时刻的输出仅仅取决于当前的输⼊信号。
时序逻辑电路：任意时刻的输出不仅仅取决于当前的输⼊信号，还和原来的状态有关。
2. 时序电路的结构框图
cpu是数字电路时序逻辑电路。所以需要时钟
时钟周期是计算机中最基本的、最⼩的时间单位,在⼀个时钟周期内，CPU仅完成⼀个最基本的动作
2.3GHz CPU每秒23亿个时钟周期，2.5秒约57亿个时钟周期；
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路
§1-1 基本门电路
一、填空题
1.与逻辑；Y=A·B
2.或逻辑；Y=A+B
3.非逻辑；Y=
4.与；或；非
二、选择题
1. A
2. C
3. D
三、综合题
1.
2.真值表
逻辑函数式Y=ABC
§1-2 复合门电路
一、填空题
1.输入逻辑变量的各种可能取值；相应的函数值排列在一起
2.两输入信号在它们；异或门电路
3.并；外接电阻R；线与；线与；电平
4.高电平；低电平；高阻态
二、选择题
1. C
2. B
3. C
4. D
5. B
三、综合题
1.
2.
真值表
逻辑表达式Y1=AB
Y2=
Y3==A+B 逻辑符号
3.
第二章组合逻辑电路
§2-1 组合逻辑电路的分析和设计
一、填空题
1.代数；卡诺图
2.n；n；原变量；反变量；一；一
3.与或式；1；0
4.组合逻辑电路；组合电路；时序逻辑电路；时序电路
5.该时刻的输入信号；先前的状态
二、选择题
1. D
2. C
3. C
4. A
5. A
三、判断题
1. ×
2. √
3. √
4. √
5. ×
6. √
四、综合题
1.略
2.（1）Y=A+B
（2）Y=A B+A B
(3) Y=ABC+A+B+C+D=A+B+C+D
3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC
(2) Y=A CD+A B D+AB D+AC D
(3) Y=C+A B+ A B
4. （a）逻辑函数式Y= Y=AB+A B
真值表
逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC
真值表
逻辑功能：三人表决器
5.状态表
逻辑功能：相同出1，不同出0
逻辑图
1. 6.
Y=A ABC+B ABC+C ABC
数电重点章节典型例题(完整)
逻辑代数基础（15％）
考核知识点: 基本概念、公式、定理 逻辑函数的表示法 逻辑函数的化简方法 具有
约束的逻辑函数的化简
考核要求: 掌握逻辑函数的表示法，熟悉基本概念、公式、定理能熟练运用公式法或图
形法进行化简，会利用约束条件进行化简。
例题1 用代数法化简下列： 1、C AB C B BC A AC +++ 2、C B A ABC C B A ++⊕)( 解：
（1）C AB C B BC A AC +++ =C AB C B BC A AC ++⋅(摩根定律)
=C AB C B C B A C A ++++⋅+)()((摩根定律) =C AB C B C C B C A C A B A ++++++（分配律） =C B C B A ++（吸收律） =B C B A ++（吸收律） =B C +（吸收律） =BC (摩根定律)
（2）C B A ABC C B A ++⊕)(
=C B A C B A )()(⊕+⊕（分配律） =C B A B A ])()[(⊕+⊕（分配律） =C (互补律)
例题2用卡诺图法化简下列各式
1、L （A ,B ,C ,D ）=∑m （3,4,5,6,9,10,12,13,14,15）
2、L （A ,B ,C ,D ）=∑m （1,4,6,9,13）+∑d （0,3,5,7,11,15） 解：
（1）L （A ,B ,C ,D ）=∑m （3,4,5,6,9,10,12,13,14,15）
将逻辑函数填入卡诺图并圈“1”，如图解（a ）所示。对应写出最简逻辑表达式：
时序逻辑电路和组合逻辑电路的区别
时序逻辑电路和组合逻辑电路的区别
组合逻辑电路可以有若个输入变量和若干个输出变量，其每个输出变量是其输入的逻辑函数，其每个时刻的输出变量的状态仅与当时的输入变量的状态有关，与本输出的原来状态及输入的原状态无关，也就是输入状态的变化立即反映在输出状态的变化。时序逻辑电路任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。也就是说，组合逻辑电路没有记忆功能，而时序电路具有记忆功能。
时序逻辑电路简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路(输出到输入)或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。
组合电路 时序电路
组合电路时序电路
1、组合电路
组合电路是指一系列电子元件和连接线组成的电路，其中可以包括电容、二极管、三极管、电阻和其他一些电子元件，每个电子元件之间协同工作，共同实现信号或者功能的电路。组合电路可以用来实现一些特定的电子功能，如功率放大器，滤波器，差分输入输出等等。它们是由一系列电路元件，如振荡器、多谐振荡器、二极管、三极管、可控硅等组成的电路网。
2、时序电路
时序电路是一种具有特定时序输入信号和时序变换的电路。它有助于存储和处理电子信号，并负责检测电子信号的时间和量程参数。时序电路的模型是能够完成信号存储，计数，时序控制和时序延迟等功能的电路。它一般由电容、电阻、继电器等元件组成，由于其电气特性的调节和工作能力，可以实现丰富的功能。
- 1 -
组合逻辑元件和时序逻辑元件
组合逻辑元件和时序逻辑元件
组合逻辑元件和时序逻辑元件是数字电路中两种基本的逻辑元件类型。
组合逻辑元件是一种输出仅取决于当前输入的逻辑元件。它不包含存储元件，其输出是输入信号的即时函数。组合逻辑元件的输出在输入变化时立即改变，而不考虑输入信号的变化顺序或时间延迟。常见的组合逻辑元件包括与门、或门、非门、异或门等。组合逻辑元件常用于实现数字电路中的逻辑运算、数据选择、编码和解码等功能。
时序逻辑元件则是一种输出不仅取决于当前输入，还取决于过去输入的逻辑元件。它包含存储元件，可以存储过去的输入信息。时序逻辑元件的输出是输入信号和存储元件状态的函数，其输出在输入变化时可能会有时间延迟。常见的时序逻辑元件包括寄存器、计数器、触发器等。时序逻辑元件常用于实现数字电路中的时序控制、状态机和计数器等功能。
在数字电路设计中，组合逻辑元件和时序逻辑元件通常结合使用，以实现复杂的逻辑功能。组合逻辑元件用于处理数据的逻辑操作，而时序逻辑元件用于存储和控制数据的流动。两者的结合使得数字电路能够执行各种复杂的计算和控制任务。
总而言之，组合逻辑元件和时序逻辑元件是数字电路中不可或缺的组成部分。它们各自具有独特的功能和特点，共同推动了数字电路技术的发展和应用。
数字电子技术基础教案
数字电子技术基础教案
太原工业学院
第1章逻辑代数基础
目的与要求：
熟练掌握基本逻辑运算和几种常用复合导出逻辑运算；熟练运用真值表、逻辑式、逻辑图来表示逻辑函数。
重点与难点：
重点：三种基本逻辑运算和几种导出逻辑运算；真值表、逻辑式、逻辑图之间的相互转换。难点：将真值表转换为逻辑式。
所谓数字电路，就是用0和1数字编码来表示和传输信息的系统，即信息数字化（时代）。
数字电路与传统的模拟电路比较，其突出的优点是：（如数字通信系统）抗干扰能力强、保密性好、计算机自动控制、（数字测量仪表）精度高、智能化、（集成电路）可靠性高、体积小等。
数字电子技术基础，是电子信息类各专业的主要技术基础课。 1、1概述
一、模拟量（时间、温度、压力、速度、流量）：时间上和幅值上连续变化的物理量；
模拟信号（正弦交流信号）：表示模拟量的信号。
数字量：时间上和幅值上都不连续变化的物理量（工厂中生产的产品个数）；
数字信号、数字电路。
数字电路中的数字信号
采用0、1两种数值（便于实现）（位bit 、拍）
0、1表示方法：电位型：电位高低（不归零型数字信号）
脉冲型：有无脉冲（归零型数字信号）
二、数制及其转换
由0、1数值引入二进制及其相关问题。
常用数制：举例：十进制、二进制（双）、七进制（星期）、
十二进制（打）等。
特点：基数：数制中所用数码的个数； 位权。
1． 十进制数
基数：10
位权：n 10
表达式：10)(N =（P2 式1-1）=i n m i i a 101
⨯∑--= （1-1）
推广到任意进制R ：
基数：R
位权：n R
表达式：R N )(=（P2 式1-2）=i n m i i R a ⨯∑--=1
时序电路复习题
时序逻辑电路复习考点：
1.各个触发器的功能特点
2.各个触发器的特性方程
3.时序电路的的分析方法
4.时序电路的设计方法
5.集成时序电路的应用
●集成RS边沿触发器的特性方程是：
●集成JK边沿触发器的特性方程是：
●集成D边沿触发器的特性方程是：
●集成T边沿触发器的特性方程是：
●集成T’边沿触发器的特性方程是：
●集成RS边沿触发器的功能是：
●集成JK边沿触发器的功能是：
●集成D边沿触发器的功能是：
●集成T边沿触发器的功能是：
●集成T’边沿触发器的功能是：
时序电路的的分析方法
步骤：
(1)根据给定的时序逻辑电路，写出时钟方程、驱动方程、输出方程
(2)求取状态方程
(3)对己知方程进行计算
(4)画状态图或列状态表、画时序图
(5)电路功能说明
知识点补充：
有效状态：在时序电路中，凡是被利用的状态都称为有效状态
有效循环：在时序电路中，凡是有效状态形成的循环
无效状态：在时序电路中，凡是没被利用的状态都称为有效状态
无效循环：在时序电路中，凡是无效状态形成的循环
能自启动：存在无效状态，但是无效状态能回到有效循环中去
不能自启动：存在无效状态，但不能回到有效循环中去
1.
2.
3.
4.
时序电路的的设计方法
步骤：
①根据设计要求，确定输入变量、输出变量、电路内部状态间的转换关系及状态个数。
②进行状态化简，求出最简状态图。
③进行状态分配画出用二进制编码后的状态图。
④选择触发器，求解时钟方程、输出方程和状态方程。
⑤求驱动方程。
⑥画逻辑电路图。
⑦检查设计的电路能否自启动。
设计一个同步N进制加计数器
注意：1.N=3.4.5.6.7.8.9.10 (16)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【总复习卷】
第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】
【本章重点】
第3章、组合逻辑电路
1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路
1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）
一、填空题
1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。把代码的
特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。可
分为_________计数器和_________计数器。_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高
位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。７. 构成计数器的基本电路是__________，如果把n个这类基本电路串联起来，就可以表示
__________位二进制数。
二、判断题(对的打“√”,错的打“×”)
1．组合逻辑电路具有记忆功能。( )
2．编码是译码的逆过程。( )
3．移位寄存器每输入一个脉动时，不一定只有一个触发器翻转。( )
4．译码时每次只有一个输出端输出有效，即该输出端为1，其余为0。( )
5．移位寄存器即可并行输出也可以串行输出。（）
6．数码寄存器存放的数码可以并行输入也可以串行输入。（）
7．数码寄存器最简单的寄存器，这种寄存器称为并行输入，并行输出数码寄存器。（)
8．右移位寄存器存放的数码将从低位到高位，依次串行输入。（）
9．时序逻辑电路结构上的特点是：由门电路和触发器组成。（）
10．具有8个触发器的二进制异步计数器能表达256种状态。（）
11．表示一位十进制数至少需要二位二进制数。（）
12．构成一位十进制计数器至少需要4个触发器。（）
13．在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。（）
14．显示器属于时序逻辑电路类型。（）
15．触发器属于最简单的时序逻辑电路。（）
16．八位二进制数能表十进制数的最大值是256。（）
17．按8421BCD码进行计数的十进制计数器1010-1111这六种状态不允许出现。( )
18．构成计数器电路的器件必须有具有记忆能力的。（）
三、单项选择题
1. 输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路，属于( )。
A.组合逻辑电路
B.时序逻辑电路
2. 下列所给选项中属于组合逻辑电路的是( )。(多选题)
A.译码器
B.编码器
C.寄存器
D.显示器
3. 存放n位二进制数码．所需触发器的个数为( )
A.2n个
B.2n－1个
C.n个
D.2n-1个
4. 若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为( )。
A.3个 B .4个 C.5个 D.6个
5. 若上题中，时钟脉冲频率是50KH Z。完成该操作所需时间为( )。
A.60us
B.80us
C.12.5us
D.200us
6. 一个512位移位寄存器用作延迟线。如果时钟频率是4MH Z，则数据通过该延迟线延的时间为
( )。
A.128us
B.127.75us
C.256us
D.125us
7．图13-9移位寄存器的原始信息为1111，则下一个时间脉冲后，它保存的信息为( ) 。
A. Ｑ0Ｑ1Ｑ2Ｑ3=1010
B. Ｑ0Ｑ1Ｑ2Ｑ3=1101
C. Ｑ0Ｑ1Ｑ2Ｑ3=0111
D. Ｑ0Ｑ1Ｑ2Ｑ3=1001
8. 在图13-9电路中，若寄存器保存的原始信息为Q0Q1Q2Q3=0111，则信息循环一周是在第几个脉冲
之后？（）。
A．第5个 B.第9个 C.第8个 D.第16个
9. 图13-10电路中，触发器接成相应的计数电路，该计数电路类型属于（）。
A. 二进制异步减计数器
B. 二进制异步加计数器
C. 二进制同步加计数器
D. 二进制同步减计数器