CMOS模拟集成电路设计_ch13非线性与不匹配
CMOS 模拟集成电路课件完整
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理(版图)设计
物理(版图)验证
寄生参数提取及后仿真
否
是否满足系统规范
数模混合信号电路设计-第一讲
华侨大学IC设计中心
建立层次文件
1.建立config文件 2.链接顶层文件
Mixed Signal Processing & RF/Analog IC TRx architectures Signal IC Digital ASIC
Multi-band Multimode Antenna Interface
AD
90º
AD
Baseband processing
DA
TRx calibration
数模混合信号仿真华侨大学IC设计中心
3.仿真提速
A:用作信 号发生器。 仿真的时候,需要不少的激励信号,而且有着严格的时序关 系,要是用pulse电源或是别的什么电源来做的话,可要累死 人的。用verilog写模块的foundational,就 可以比较方便快 捷的构成一个信号发生器。
B:节约模拟的时间。 对于一些成熟的已经知道电路输入输出特性的电路,可以用 verilog写出其特性,这样的话,模拟的时间可以大大的缩短。 当然,还有就是verilog 的老本家--数字电路,也可以用 verilog写出foundational,节约模拟的时间。
Ch.1概述5
华侨大学IC设计中心
SIP与SOC是两项平行发展的系统集成技术, 它们都顺应了电子产品高性能、多功能、小型 化、轻量化和高可靠性的发展趋势。从发展的 历程来看,SOC与SIP是极为相似的,两者均 希望将逻辑组件、数字、模拟、无源器件整合 在一个单元中。然而就发展方向而言,两者有 很大的不同:SOC是从设计的角度出发,目的 是将一个系统整合到一块IC芯片上去;而SIP 则是由封装的角度出发,将不同功能的芯片整 合于一个电子封装结构体内。
symbo
CMOS模拟集成电路设计_ch13非线性与不匹配 23页PPT
17
不匹配
• 2.3 失调消除技术
输出失调存储
需要专用的失调消除周期 S3,S4没有电荷注入失配 Av不能太大,否则AvVOS会使 放大器输出饱和, 通常Av<10
31.08.2019
18
不匹配
• 2.3 失调消除技术(续)
输入失调存储 需要专用的失调消除周期 较输出失调存储,可以用于较高电压增益的放大器中 S3,S4断开时,电荷注入失配可能会使放大器输出饱和
31.08.2019
21
小结
小结
• 1、非线性
– 非线性概念及度量
– 线性化技术
• 负反馈 • 工作在线性区的差动对 • 后校正
• 2、不匹配
– 大尺寸器件具有小的失配
– 失调消除技术
• 输入/输出失调存储 • 辅助放大级消除失调
31.08.2019
22
源级负反馈 单端电路,忽略体效应
Av GmRD1ggm mRs RD
线性度←→增益、噪声
差动对中的源级负反馈
a电路消耗ISSRS/2电压余度
b电路没有上述问题,但是产生 了较高噪声、失调
31.08.2019
10
非线性
• 1.5 线性化技术(续)
VDS恒定的工作在线性区输入管的差动对
ID 1 2C oW x L2 (V G S V T)H V D S V D 2 S
非线性
• 1.2 差动电路的非线性
差动电路的输入输出特性f(-x)=-f(x)
差动信号驱动的差动电路不会产生偶次谐波→↑线性度
31.08.2019
6
非线性
• 1.3 负反馈对非线性的影响
负反馈可以提高系统的线性度 考察一个“轻度非线性”系
CMOS模拟集成电路设计_ch6放大器的频率特性
半边等效
18.08.2021
24
编辑课件
• 共模信号的频率响应
考虑M1和M2失配,根据低频差动对共模响 应(第四章4.43公式),
这里,RSS=rO3 以rO3||[1/(CPs)代替rO3,以RD||[1/(CLs)代 替RD,
共模输入等效电路
此电路存在电压余度与共模抑制比的折中问题,欲
高频时的共模抑制比,要求CP,即M3尺寸,但
如果
,则第二极点值
和估算方法得到的结果相同
18.08.2021
14
编辑课件
• 关于传输函数的讨论(续)
[*]
根据公式[*](教材中的公式6.23)可以计算得到零点
18.08.源跟随器的频率特性
• 传输函数
– 由于X点和Y点通过CGS有很强的相互作 用,很难把一个极点和结点进行关联。
18.08.2021
18
编辑课件
4、共栅级的频率特性
• 传输函数
忽略沟道长度调制效应 根据极点和结点的关联
输入极点
输出极点
18.08.2021没有电容的密勒乘积项,可达到宽带。
22
编辑课件
5、共源共栅级的频率特性
• 极点分析
忽略沟道长度调制效应
从X点向上看的电阻,即共栅级的输入电 阻为: (RD+ rO2 )/[1+(gm2+gmb2)rO2] 当RD较小时,约为1/(gm2+gmb2),则A点到 X的增益为- gm1 /(gm2+gmb2)
18.08.2021
9
编辑课件
– 说明
• 通常电路很难等效成上述简化电路的形式,很计算 电路的极点。例如下面的电路
• 同密勒效应一起对电路简化时,常常丢掉传输函数 的零点。
拉扎维模拟CMOS集成电路设计第三章作业答案详解完整版教程解析
拉扎维模拟CMOS集成电路设计第三章作业答案详解完整版教程解析1. 引言在拉扎维模拟CMOS集成电路设计第三章的作业中,涉及了多个内容,包括放大电路、反馈放大电路、功率放大电路等。
本文将对这些内容进行详细的解析和讲解,并给出相应的答案。
2. 放大电路放大电路是电子电路中非常常见且重要的一种电路结构。
在本章的作业中,我们需要设计一个放大电路,并回答一些相关问题。
2.1 放大电路设计根据作业要求,我们需要设计一个放大电路,输入信号为正弦波,放大倍数为10倍。
我们可以选择使用CMOS集成电路来实现这个放大电路。
首先,我们需要根据放大倍数和输入信号的幅度来确定CMOS放大电路的电路参数。
在设计过程中,我们需要考虑一些关键因素,包括电流源、负反馈电阻等。
其次,我们可以选择合适的电路拓扑结构,例如共源共栅放大电路、共源共漏放大电路等。
根据实际情况,我们可以选择合适的电路结构。
最后,我们需要进行电路参数的计算和电路的仿真。
通过计算和仿真,我们可以得到放大电路的性能指标,例如增益、截止频率等。
2.2 放大电路问题解答在作业中,还需要回答一些问题,例如输入电阻、输出电阻、频率响应等。
针对这些问题,我们需要根据放大电路的拓扑结构和电路参数做相应的计算和分析。
例如,输入电阻可以通过计算输入端的电流和电压之比得到;输出电阻可以通过计算输出端的电流和电压之比得到;频率响应可以通过对放大电路进行交流分析得到。
总的来说,放大电路的设计和问题解答需要综合考虑多个因素,包括电路参数、电路结构、输入信号的幅度、负载等。
需要进行一系列的计算和仿真,以得到满足要求的电路性能。
3. 反馈放大电路反馈放大电路是一种常见的电路结构,它可以通过引入反馈回路来改善电路性能,例如增益稳定性、线性度等。
在作业中,我们需要设计一个反馈放大电路,并回答一些相关问题。
3.1 反馈放大电路设计根据作业要求,我们需要设计一个反馈放大电路,输入信号为正弦波,放大倍数为20倍。
拉扎维模拟CMOS集成电路设计(前十章全部课件)
重邮光电工程学院
考虑沟道调制效应后的跨导gm
λ ∝1/L ∂ID/∂VDS∝ λ /L∝1/L2
W gm nCox (VGS VTH )(1 VDS) L gm 2nCox W L I D
(1 VDS)
2 ID , (unchanged) gm VGS VTH
重邮光电工程学院
模拟CMOS集成电路设计
[美] 理查德· 拉扎维 著
西安交通大学出版社
©2003
重邮光电工程学院
第一章
模拟集成电路设计绪论
模拟集成电路设计绪论 Ch.1# 2
重邮光电工程学院
自然界信号的处理
高速、高精度、低功耗ADC的设 计是模拟电路设计中的难题之一
高性能放大器和滤波器 设计也是热点研究课题
沟道未夹断条件
边界条件:V(x)|x=0=0, V(x)|x=L=VDS
模拟集成电路设计绪论 Ch. 1 # 9
重邮光电工程学院
NMOS沟道电势示意图(2)
dq(x) CoxWdx[vGS v (x) VTH ]
边界条件:V(x)|x=0=0, V(x)|x=L=VDS
模拟集成电路设计绪论 Ch. 1 # 10
传送端 接收端
模拟集成电路设计绪论 Ch.1# 5
重邮光电工程学院
磁盘驱动电子学
存储数据
恢复数据
硬盘存储和读出后的数据
模拟集成电路设计绪论 Ch.1# 6
重邮光电工程学院
无线接受机
无线接收天线接收到的信号(幅度只有几微伏)和噪声频谱 接收机放大低电平信号时必须具有极小噪 声、工作在高频并能抑制大的有害成分
模拟设计困难的原因是什么(1)?
哈尔滨工业大学CMOS模拟集成电路设计_ch8反馈
定性分析: 只要环路增益远大于1,输出值 与RL无关→低输出阻抗的电压源
定量分析:
HIT Microelectronics
王永生
2019/12/9
反馈结构
10
2.1 电压-电压反馈(续)
对输入阻抗的影响
定性分析: 前馈放大器的输入阻抗只承受输 入电压的一部分→增加了输入阻 抗
HIT Microelectronics
王永生
3
1、概述
负反馈放大器
哈尔德·布莱克(Harold Black)于1921年8月发明
反馈系统
前馈网络
H(s)为“开环”传输函数;Y(s)/X(s)为闭环传输函数
反馈系统的要素
前馈放大器 检测输出方式 反馈网络
HIT Microelectronics
反馈网络
产生反馈误差的方式 (返回机制)
非线性减小
HIT Microelectronics
5
王永生
2019/12/9
概述-放大器的种类
6
1.2 放大器的种类
电路模型:
电路实现: HIT Microelectronics
王永生
2019/12/9
概述-检测和返回机制
1.3 检测和返回机制
信号:电压;电流
四种反馈:V-V; V-I; I-I; I-V
定性分析:
输出电流是输入信号的精确复制
IG
(G)→高输出阻抗的电流源
定量分析:
IG GmVF
HIT Microelectronics
王永生
2019/12/9
反馈结构
13
2.2 电流-电压反馈(续)
高性能CMOS鉴频鉴相器和电荷泵的设计
[3]
些小的脉冲电流形成了输出信号噪声 。
信号,另一路输入信号是来自于通过分频器后的输
点:泄漏电流、电荷泵充放电电流的差异、锁定状态
信号从而修正振荡器信号和石英晶体参考信号的
下电荷泵充电脉冲和放电脉冲的不匹配。
频率和相位差。
PFD 的导通时间和延时失配是由 PFD 的结构决
定的,而电流失配和电荷泵电流大小是由电荷泵的
a phase frequency detector and charge pump circuit which is applied to atomic clock’s 3.4 GHz excitation
source is designed. The phase frequency detector consists of two edge ⁃ triggered,resettable D flipflops
里,由于脉冲电平没有到达足够开启 MOS 管的电平
要求,导致电荷泵无法正常工作,也就无法通过改变
压控振荡器的控制电压使得输入信号稳定。死区效
平,那么 S2 管导通,CP 通过 I2 放电,Vout 减小 [6-8]。如图 2
(b)所示,信号 A 频率大于信号 B,则 UP 产生连续的高
电 平 ,推 动 Vout 增 大 ,通 过 环 路 反 馈 使 得 信 号 B 频 率
2. College of Electrical Engineering,Zhejiang University of Water Resources and Electric Power,
Hangzhou 310018,China;3. School of Electical and Control Engineering,North University of China,
Razavi《模拟CMOS集成电路设计》习题答案精编版
CORRECTIONS TO SOLUTIONS MANUALIn the new edition, some chapter problems have been reordered and equations and figure refer-ences have changed. The solutions manual is based on the preview edition and therefore must be corrected to apply to the new edition. Below is a list reflecting those changes.The “NEW” column contains the problem numbers in the new edition. If that problem was origi-nally under another number in the preview edition,that number will be listed in the“PREVIEW”column on the same line.In addition,if a reference used in that problem has changed,that change will be noted under the problem number in quotes. Chapters and problems not listed are unchanged.For example:NEW PREVIEW--------------4.18 4.5“Fig. 4.38” “Fig. 4.35”“Fig. 4.39” “Fig. 4.36”The above means that problem4.18in the new edition was problem4.5in the preview edition.To find its solution, look up problem 4.5 in the solutions manual. Also, the problem 4.5 solution referred to “Fig. 4.35” and “Fig. 4.36” and should now be “Fig. 4.38” and “Fig. 4.39,” respec-tively._____________________________________________________________________________ CHAPTER 3NEW PREVIEW--------------3.1 3.83.2 3.93.3 3.113.4 3.123.5 3.133.6 3.143.7 3.15“From 3.6” “From 3.14”3.8 3.163.9 3.173.10 3.183.11 3.193.12 3.203.13 3.213.14 3.223.15 3.13.16 3.23.17 3.2’3.18 3.33.19 3.43.20 3.53.21 3.63.22 3.73.23 3.103.24 3.233.25 3.243.26 3.253.27 3.263.28 3.273.29 3.28 CHAPTER 4NEW PREVIEW--------------4.1 4.124.2 4.134.3 4.144.4 4.154.5 4.164.6 4.174.7 4.18“p. 4.6” “p. 4.17”4.8 4.194.9 4.204.10 4.214.11 4.224.12 4.234.13 4.24“p. 4.9” “p. 4.20”4.14 4.1“(4.52)” “(4.51)”“(4.53)” “(4.52)”4.15 4.24.16 4.34.17 4.44.18 4.5“Fig. 4.38” “Fig. 4.35”“Fig. 4.39” “Fig. 4.36”4.19 4.6“Fig 4.39(c)” “Fig 4.36(c)”4.20 4.74.21 4.84.22 4.94.23 4.104.24 4.114.25 4.254.26 4.26“p. 4.9” “p. 4.20”CHAPTER 5NEW PREVIEW--------------5.1 5.165.2 5.175.3 5.185.4 5.195.5 5.205.6 5.215.7 5.225.8 5.235.9 5.15.10 5.25.11 5.35.12 5.45.13 5.55.14 5.65.15 5.75.16 5.85.17 5.95.18 5.10“Similar to 5.18(a)” “Similar to 5.10(a)”5.19 5.115.20 5.125.21 5.135.22 5.145.23 5.15CHAPTER 6NEW PREVIEW--------------6.1 6.76.2 6.86.3 6.9“from eq(6.23)” “from eq(6.20)”6.4 6.106.5 6.11“eq (6.52)” “eq (6.49)”6.6 6.16.7 6.26.8 6.36.9 6.46.10 6.56.11 6.66.13 6.13“eq (6.56)” “eq (6.53)”“problem 3” “problem 9”6.16 6.16“to (6.23) & (6.80)” “to (6.20) & (6.76)”6.17 6.17“equation (6.23)” “equation (6.20)”CHAPTER 7NEW PREVIEW--------------7.27.2“eqn. (7.59)” “eqn. (7.57)”7.177.17“eqn. (7.59)” “eqn. (7.57)7.197.19“eqns 7.66 and 7.67” “eqns 7.60 and 7.61”7.217.21“eqn. 7.66” “eqn. 7.60”7.227.22“eqns 7.70 and 7.71” “eqns. 7.64 and 7.65”7.237.23“eqn. 7.71” “eqn. 7.65”7.247.24“eqn 7.79” “eqn 7.73”CHAPTER 8NEW PREVIEW--------------8.18.58.28.68.38.78.48.88.58.98.68.108.78.118.88.18.98.28.108.38.118.48.138.13“problem 8.5” “problem 8.9”CHAPTER 13NEW PREVIEW--------------3.17 3.17“Eq. (3.123)” “Eq. (3.119)”CHAPTER 14 - New Chapter, “Oscillators”CHAPTER 15 - New Chapter, “Phase-Locked Loops”CHAPTER 16 - Was Chapter 14 in Preview Ed.Change all chapter references in solutions manual from 14 to 16. CHAPTER 17 - Was Chapter 15 in Preview Ed.Change all chapter references in solutions manual from 15 to 17. CHAPTER 18 - Was Chapter 16 in Preview Ed.NEW PREVIEW--------------18.316.3“Fig. 18.12(c)” “Fig. 16.13(c)”18.816.8“Fig. 18.33(a,b,c,d)” “Fig. 16.34(a,b,c,d)”Also, change all chapter references from 16 to 18.。
(拉扎维)第十一章带隙基准(模拟cmos集成电路设计)
Bandgap Ref Ch. 11 # 4
本讲内容
华大微电子:模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 5
华大微电子:模拟集成电路原理
与电源无关的偏置
Bandgap Ref Ch. 11 # 22
华大微电子:模拟集成电路原理
恒定Gm偏置
Bandgap Ref Ch. 11 # 23
本讲内容
华大微电子:模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 24
本讲内容
华大微电子:模拟集成电路原理
• 概述 • 与电源无关的偏置 • 与温度无关的基准 • PTAT电流的产生 • 恒定Gm偏置 • 实例分析
Bandgap Ref Ch. 11 # 9
华大微电子:模拟集成电路原理
与温度无关的偏置
负温度系数电压
VBE T
VT T
ln
IC IS
4 mVT
T
VT
ln
n VOS
Bandgap Ref Ch. 11 # 15
华大微电子:模拟集成电路原理
与温度无关的偏置
Vout
2VBE2
1
R2 R3
2VT
ln(mn) VOS
Bandgap Ref Ch. 11 # 16
华大微电子:模拟集成电路原理
与温度无关的偏置
Bandgap Ref Ch. 11 # 17
CMOS模拟集成电路设计_基准
CMOS模拟集成电路设计
基准电压与电流
op amp Ch. 9 # 1
什么是基准?
2021/3/8
模拟集成电路中,我们常常要用到基准电压(不随工艺 偏差、电源电压和温度变化)
the ideal reference voltage is independent of PVT
或者与温度的关系可以确定
op amp Ch. 9 # 6
自偏置的MOS基准源
2021/3/8
与电源VDD无关
可能实现零温度系数
op amp Ch. 9 # 7
自偏置的MOS基准源
2021/3/8
op amp Ch. 9 # 8
基准源的启动问题
2021/3/8
存在A、B两个平衡点,需要启动电路
op amp Ch. 9 # 9
帶隙基准源
2021/3/8
op amp Ch. 9 # 14
2021/3/8
op amp Ch. 9 # 15
素材和资料部分来自 网络,如有帮助请下载!
高精度的基准源
2021/3/8
削弱沟道长度调 制效应的影响
op amp Ch. 9 # 10
二极管型基准
使用(寄生)二极管的基准
2021/3/8
op amp Ch. 9 # 11
负温系数的基准源
2021/3/8
op amp Ch. 9 # 12
正温系数的基准源
2021/3/8
op amp Ch. 9 # 13
op amp CБайду номын сангаас. 9 # 2
MOS管-电阻型基准
2021/3/8
优点 缺点
op amp Ch. 9 # 3
IC设计模拟的经典的面试题及其答案
Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路Latc h up是指cmo s晶片中,在电源p owerVDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路,它的存在会使VDD和GND之间产生大电流随着IC制造工艺的发展, 封装密度和集成度越来越高,产生L atchup的可能性会越来越大La tch u p 产生的过度电流量可能会使芯片产生永久性的破坏, Latc h up的防范是I C Lay out 的最重要措施之一Q1为一垂直式PNPBJT,基极(ba se)是n well,基极到集电极(co llect or)的增益可达数百倍;Q2是一侧面式的NPN B JT,基极为P su bstra te,到集电极的增益可达数十倍;Rwel l是nwe ll的寄生电阻;Rs ub是su bstra te电阻。
以上四元件构成可控硅(SC R)电路,当无外界干扰未引起触发时,两个BJT 处于截止状态,集电极电流是C-B的反向漏电流构成,电流增益非常小,此时La tch u p不会产生。
当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJ T,从而使两个BJT因触发而导通,VDD至GND(VSS)间形成低抗通路,La tch u p由此而产生。
产生Latc h up的具体原因芯片一开始工作时VDD变化导致n well和P sub strat e间寄生电容中产生足够的电流,当VDD变化率大到一定地步,将会引起La tch u p。
当I/O的信号变化超出VDD-GND(V SS)的范围时,有大电流在芯片中产生,也会导致SC R的触发。
(拉扎维)第十一章带隙基准(模拟cmos集成电路设计)
Bandgap Ref Ch. 11 # 10
华大微电子:模拟集成电路原理
与温度无关的偏置
正温度系数电压
VBE VBE1 VBE 2 VT ln
nI0 I VT ln 0 VT ln n I S1 IS2
VBE k ln n T q
Bandgap Ref Ch. 11 # 11
华大微电子:模拟集成电路原理
实例分析
Bandgap Ref Ch. 11 # 28
华大微电子:模拟集成电路原理
实例分析
Bandgap R11 # 4
华大微电子:模拟集成电路原理
本讲内容 • • • • • • 概述 与电源无关的偏置 与温度无关的基准 PTAT电流的产生 恒定Gm偏置 实例分析
Bandgap Ref Ch. 11 # 5
华大微电子:模拟集成电路原理
与电源无关的偏置
如何产生IREF?
Bandgap Ref Ch. 11 # 9
华大微电子:模拟集成电路原理
与温度无关的偏置
负温度系数电压
Eg VBE 4 mVT E g q VBE VT I C V ln 4 m T 2 VT T T IS T kT T
当VBE=750mV,T=300K,为-1.5mV/K
华大微电子:模拟集成电路原理
与温度无关的偏置
Bandgap Ref Ch. 11 # 18
华大微电子:模拟集成电路原理
本讲内容 • • • • • • 概述 与电源无关的偏置 与温度无关的基准 PTAT电流的产生 恒定Gm偏置 实例分析
Bandgap Ref Ch. 11 # 19
华大微电子:模拟集成电路原理
华大微电子:模拟集成电路原理
基于CMOS的非门异或门电路设计
盐城工学院2015~2016学年第1学期集成电路课程设计报告题目:《基于CMOS的非门异或门电路设计》*名:**学号:**********班级:B电科121学院:信息工程学院*师:**目录摘要 (1)Abstract (1)1. 设计要求 (2)2. 设计原理 (2)3. 设计思路 (3)3.1 非门电路 (3)3.2 异或门电路 (4)3.3 时间计划 (5)4. 非门异或门电路设计 (5)4.1 原理图设计 (5)4.2 仿真分析 (6)5. 版图设计 (8)5.1 PMOS管版图设计 (8)5.2 NMOS管版图设计 (10)5.3非门异或门的版图设计 (11)5.4总版图DRC检查 (13)6. 心得体会 (14)7. 课程设计总结 (14)8. 参考文献 (15)附录: (16)1. 非门电路原理图 (16)2. 异或门电路原理图 (17)3. NMOS管版图 (17)4. PMOS管版图 (18)5. 非门电路版图 (18)6. 异或门电路版图 (19)摘要本文从设计到仿真以及后面的版图制作等主要用到了Multisim软件和L-Edit软件等。
设计的题目是基于CMOS的二输入异或门电路,电路设计的思路是使用一个二输入的或非门加一个与或非门来实现二输入异或门的功能,其中电路设计部分用的是Multisim软件,仿真部分主要做的是时序仿真,后面的版图制作用的是L-Edit软件,由于版图制作只使用了一个L-Edit软件,所以版图完成之后只做了一个基本的DRC检查。
关键词:CMOS门电路、或非门、与或非门、异或门AbstractIn this paper,from design to production simulation and the back of the map,mainly use the Multisim software and L-Edit software,etc.Design the topic is based on CMOS two exclusive-or gate,circuit design train of thought is to use a two input nor gate and an and-or-not gate to realize the input exclusive-or the function of the door,the circuit design part with Multisim software,main do is timing simulation,simulation of the back of the map production usingL-Edit software,due to the map making only USES a L - Edit software,so the layout is compled only done a basic DRC check.Keywords:CMOS gate,NOR gate,AND-OR-NOT gate,Exclusive-OR gate1. 设计要求1、要求:用MOS器件设计非门异或门电路。
模拟集成电路原理-运放设计补充
Max GBW Ch. 11 # 1
本讲内容 • 运放的带宽极限 • 偏置电路的设计 • 版图设计
Max GBW Ch. 11 # 2
MOSFET的寄生电容
Max GBW Ch. 11 # 3
MOSFET的截至频率fT
CGS
2 3
WL
Cox,
而gm
nCox
W L
Vdsat,Cox
3 fF
Max GBW Ch. 11 # 30
本讲内容
• 运放的带宽极限 • 偏置电路的设计 • 版图设计
– 设计规则 – 天线效应 – 减小栅电阻与漏寄生电容 – 对称性设计
Max GBW Ch. 11 # 31
差分对的对称
C相对较好
Max GBW Ch. 11 # 32
注入的方向性
图a更好
Max GBW Ch. 11 # 33
/2
iGS
ห้องสมุดไป่ตู้
iDS时 ,MO S FET的 截 至 频 率fT
gm
2CGS
3 2
Vdsat 2L2
nCox
60A /V
2, pCox
30A /V
2, 反 推 得n
20 109
m2
V
Hz, p
10 109
m2
V
Hz
Lmin
0.5,NMOS : Vdsat
0.2V,fT
3 2
20 109 0.2 6.28 0.25
Max GBW Ch. 11 # 20
最小延伸(extension)
• Poly在有源区外延伸
– 工艺偏差 – 确保边缘部分正常
Max GBW Ch. 11 # 21
常用模拟开关芯片型号与功能和应用介绍
1
1
0
1
0
“13”
1
1
1
0
0
“14”
1
1
1
1
0
“15”
1
均不接通
高压型模拟开关
高压模拟开关采用全数字电路,时间为数字拨码设置, 可实现模拟断路器跳合闸时间设置、三相/分相操作选 择、输入信号逻辑控制等作用,从而模拟断路器的跳、 合闸动作
高压模拟开关特性 ◆ 模拟断路器可模拟跳闸和合闸时间,时间设置
• 模拟开关可传输数字信号和模拟信号,可 传输的模拟信号的上限频率为40MHz。各开 关间的串扰很小,典型值为-50dB。
CD4066引脚功能图
2. 有译码器的多路开关
⑴AD750E1(NAA2DA715A00 3)
UDD
(+15V)
地
USS
(-15V)
电平转换
译码驱动
... ...
A1 GND
◆ 高压模拟开关采用全数字电路,时间为数字拨 码设置,可实现模拟断路器跳合闸时间设置、三相/分 相操作选择、输入信号逻辑控制等作用,从而模拟断 路器的跳、合闸动作。
◆ 高压模拟开关可以模拟分相操作断路器,也可 模拟三相操作断路器,跳合闸阻抗选择为400欧、200 欧、110欧任意选择,当模拟分相操作断路器时,其跳 合闸输入端子分别为A合、A跳、B合、B跳、C合、C 跳;当模拟三相操作断路器时,其跳合闸输入端子为 三跳、三合。另外,面板上还设有手动合闸和手动跳 闸按钮,并设有跳合闸信号灯,分别为A合、B合、C 合三个红色信号灯和A跳、B跳、C跳三个绿色信号灯, 在模拟三相操作断路器时,A、B、C三相信号灯同时 明灭。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
HIT Microelectronics
王永生
2011-10-26
不匹配
19
2.3 失调消除技术(续)
输入失调存储 需要专用的失调消除周期 较输出失调存储,可以用于较高电压增益的放大 器中 S3,S4断开时,电荷注入失配可能会使放大器输 S3,S4断开时,电荷注入失配可能会使放大器输 出饱和
HIT Microelectronics
2011-10-26
非线性
5
1.1 概述(续)
非线性的度量 方法一:实际特性曲线与理 想曲线的最大偏差∆V与最大 想曲线的最大偏差∆V与最大 输出值归一化值。 方法二:输入施加正弦信号,测量输出,将所有谐 波能量(除去基频)之和用基频能量来归一化,这 样的度量称为“总谐波失真” THD) 样的度量称为“总谐波失真”(THD)
[VOS A1 A2 /( A2 Aaux )]Aaux
S3S4断开时
信号通路上存在两个电压增益级 放大器A 放大器A1与 HIT Microelectronics Aaux的输出电压是很难相加的
王永生
2011-10-26
不匹配
21
2.3 失调消除技术(续)
辅助放大级消除放大器失调 电流相加 消除周期
HIT Microelectronics 王永生
CMOS模拟集成电路设计 CMOS模拟集成电路设计
非线性与不匹配
王永生 Harbin Institute of Technology Microelectronics Center
2011-10-26
提纲
2
提纲
1、非线性 2、不匹配
HIT Microelectronics
王永生
2011-10-26
V 电压为V 电压为V1的电容 Q (V 1 ) = ∫0 1 CdV 非线性电容 C = C0 (1 + α1V + α 2V 2 + ...)
例,对于开关电容同相放大器, C1 = MC0 (1 + α1V ) C 2 = C0 (1 + α1V )
V 2 放大模式初期, Q 1 = ∫0 in 0 C 1 dV = MC 0 V in 0 + MC 0 α 1 V in 0
V out ≈ MV in 0 + (1 − M )
Mα1 2 V in 0 2
王永生
2011-10-26
非线性
10
1.5 线性化技术
“全局”负反馈←→稳定性、稳定时间 全局”负反馈←→稳定性、稳定时间 源级负反馈 单端电路,忽略体效应
Av = Gm RD = gm RD 1 + g m Rs
线性度←→增益、噪声 线性度←→增益、噪声 差动对中的源级负反馈 a电路消耗ISSRS/2电压余度 电路消耗I /2电压余度 b电路没有上述问题,但 是产生了较高噪声、失调
HIT Microelectronics
王永生
2011-10-26
非线性
11
1.5 线性化技术(续)
VDS恒定的工作在线性区输入管的差动对 恒定的工作在线性区输入管的差动对
1 W 2 I D = µCox 2(VGS − VTH )VDS − VDS 2 L
[
]
缺点: 跨导小 输入共模电平必须控制 M3、M4及放大器产生更大的噪声 M3、M4及放大器产生更大的噪声
非线性
3
1、非线性
1.1 概述
电路的非线性可以看成是信号转移特性的斜率以及小信号 增益随输入电平的变化
HIT Microelectronics
对于小的x (t)=α 对于小的x,y(t)=α1x(t)
王永生
2011-10-26
非线性
4
1.1 概述(续)
HIT MicroΒιβλιοθήκη lectronics王永生
王永生
2011-10-26
不匹配
17
2.2 不匹配对电路性能的影响(续)
偶次失真 失配降低了对称性,引入了有限 的偶次非线性。
对于差动电路,x 对于差动电路,x1=-x2,
HIT Microelectronics
王永生
2011-10-26
不匹配
18
2.3 失调消除技术
输出失调存储
需要专用的失调消除周期 S3,S4没有电荷注入失配 S3,S4没有电荷注入失配 Av不能太大,否则AvVOS会使放 不能太大,否则A 大器输出饱和, 通常A 大器输出饱和, 通常Av<10
王永生
2011-10-26
不匹配
20
2.3 失调消除技术(续)
辅助放大级消除放大器失调 需要专用的失调消除周期 信号通路中没有电容
VOS A1
VOS A1 = V1 Aaux
V1?
VOS A1 A2 /( A2 Aaux )
VOS A1 A2 /(1+ A2 Aaux)
误差! S3S4闭 合时, 形成反 馈回路
非线性
8
1.3 负反馈对非线性的影响(续)
α2 b是微小量
对比于没有负反馈时,
b α 2V m / 2 α 2V m = = α1V m 2α1 a
2
HIT Microelectronics
王永生
2011-10-26
非线性
9
1.4 电容器的非线性
线性电容 Q = CV 依赖电压的电容 dQ = CdV
[Gm1Vos1 −Gm2(Vout −Vos2)]R =Vout
S3,S4断开后 S3,S4断开后
Vos,tot Vos1Gm1 − (Vout− −Vos2 )Gm2 Vos1 Vos2Gm2 = = + Gm1 1 + Gm2 R (1 + Gm2 R)Gm1
S3, S4断开注入的电荷注入失配会产生一个不能被校正的误差电压
HIT Microelectronics 王永生
2011-10-26
非线性
12
1.5 线性化技术(续)
“后校正” 后校正”
I out = f (Vin ) (V
Vout = f −1 ( I in )
HIT Microelectronics
王永生
2011-10-26
不匹配
13
2、不匹配
2.1 机理
1 W I D = µCox (VGS − VTH ) 2 2 L
更大的器件,失配更小
∆VTH =
KVTH WL
KK W ∆( µCox ) = L WL
KVTH,KK是比例系数
HIT Microelectronics 王永生
2011-10-26
不匹配
14
2.2 不匹配对电路性能的影响
更低的共模抑制 有限偶次失真 直流失调 Vin=0, Vout≠0
非线性
7
1.3 负反馈对非线性的影响
负反馈可以提高系统的线性度 考察一个“轻度非线性” 考察一个“轻度非线性”系 统,y≈ 统, ≈α1x+ α2x2 施加信号x )=V cosωt 施加信号x(t)=Vmcosωt y(t)
a HIT Microelectronics
b 王永生
2011-10-26
2
放大模式终止时,
V Q 2 = ∫0 out C 2 dV = C 0 V out + C 0
α1
2
2 V out
电荷守恒,得到 V = 1 − 1 + 1 + M α 2 V 2 + 2 M α V out 1 in 0 1 in 0
α1
HIT Microelectronics
对于三阶非线性
HIT Microelectronics 王永生
2011-10-26
非线性
6
1.2 差动电路的非线性
差动电路的输入输出特性f 差动电路的输入输出特性f(-x)=-f(x)
差动信号驱动的差动电路不会产生偶次谐波 →↑线性度 →↑线性度
HIT Microelectronics
王永生
2011-10-26
HIT Microelectronics
王永生
2011-10-26
不匹配
15
2.2 不匹配对电路性能的影响(续)
R 直流失调 差动对的失调 忽略µC 忽略µCox的失配 VTH, (W/L)
负载电阻的失配和晶体管尺寸的失配对失调的影响 平衡过驱动电压增大而增大 随平衡过驱动电压增大而增大 阈值电压失配直接折合到输入
HIT Microelectronics 王永生
2011-10-26
不匹配
16
2.2 不匹配对电路性能的影响(续)
直流失调 电流源的失调
ID = 1 W µCox (VGS − VTH ) 2 2 L
忽略µC 忽略µCox的失配
为使电流失调最小,必须使过驱动电压达到最大。
HIT Microelectronics