技术课程设计基于SOPC技术实现数字闹钟
数字电子钟单片机课程设计
数字电子钟单片机课程设计
一、课程目标
知识目标：
1. 学生能理解数字电子钟的基本工作原理，掌握单片机在数字电子钟中的应用。
2. 学生能掌握数字电子钟的各功能模块（如计时、闹钟、显示等）的设计与实现。
3. 学生了解并掌握数字电子钟程序编写的基本方法，学会运用编程语言（如C 语言）进行程序设计。
技能目标：
1. 学生能运用所学知识，设计并制作一个简易的数字电子时钟，具备基本的时间显示、闹钟等功能。
2. 学生能够独立完成程序编写，实现数字电子钟的基本功能，并具备一定的调试与优化能力。
3. 学生能够通过团队合作，发挥各自专长，共同完成课程设计任务。
情感态度价值观目标：
1. 学生在课程学习中，培养对电子技术的兴趣和爱好，激发创新意识。
2. 学生通过实践活动，培养动手能力、解决问题的能力和团队协作精神。
3. 学生在学习过程中，树立正确的价值观，认识到科技对生活的重要性，增强社会责任感。
本课程针对高年级学生，课程性质为实践性较强的设计与制作类课程。学生在
前期课程中已具备一定的电子技术基础和编程能力，本课程旨在巩固和拓展这些知识。在教学过程中，要求教师注重引导学生主动探索、实践，鼓励学生发挥创新能力，同时关注学生的个体差异，提供有针对性的指导。通过课程目标的实现，使学生在知识、技能和情感态度价值观方面取得具体的学习成果，为后续相关课程的学习打下坚实基础。
二、教学内容
1. 数字电子钟原理及单片机基础：包括时钟电路、计数器、寄存器等基本原理，以及单片机的内部结构、工作原理和编程接口。
- 教材章节：第一章 电子时钟原理；第二章 单片机基础
SOPC技术课程设计报告书要点
赣南师院
物理与电子信息学院SOPC技术课程设计报告书
专业班级：09电信本
学生姓名：胡雯莹
学号：090802054
指导教师：管立新
设计时间：2011.12.30
基于SOPC技术实现数字闹钟
一、课题简介
SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC 系统
1．基于FPGA嵌入IP硬核的SOPC系统
即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM 的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗，而降低系统的可靠性。但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。
2．基于FPGA嵌入IP软核的SOPC系统
这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOS II及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。
数字电子闹钟课程设计
数字电子闹钟课程设计
好的，数字电子闹钟课程设计如下：
1. 概述
本课程设计旨在通过设计数字电子闹钟的过程，学生将了解数字电子闹钟的工作原理、功能特点以及设计流程和方法。
2. 前置知识
本课程设计需要学生对模拟电路、数字电路、单片机原理有一定的了解和掌握。
3. 设计目标
通过本课程设计，学生应该能够：
1) 理解数字电子闹钟的工作原理和功能特点；
2) 掌握数字电子闹钟的设计流程，包括电路设计、程序设计和PCB设计；
3) 独立完成数字电子闹钟的设计和调试，
4) 培养学生的创新意识和实践能力。
4. 教学内容
（1）数字电子闹钟的工作原理和功能特点；
（2）闹钟电路设计：包括时钟电路、显示电路、报警电路；
（3）单片机程序设计：包括时钟设置程序、闹钟设置程序、报警程序和显示程序；（4） PCB设计和制作；
（5）调试和测试。
5. 教学方法
本课程设计采用“理论引导、实例演示、实践操作”相结合的教学方法。
6. 实验器材和工具材料：数字电子闹钟电路板、电路模型器件、单片机、直流电源、万用表、烙铁、PCB软件、调试工具等。
7. 考核方式
学生应独立完成数字电子闹钟的设计和调试，并提交相关设计和调试文档，包括电路图、程序、PCB布局图、效果演示和测试报告等。按照设计文档的完成情况和效果进行考核和评分。
以上为数字电子闹钟课程设计，希望可以帮到你。
基于SOPC技术实现数字闹钟
图一 Nios CPU 局部机构图
《SOPC 设计基础与实践》课程论文
sopc_clock4
clk reset_n
INPUT VCC INPUT VCC
clk reset_n out_port_from_the_alarm_pio
OUTPUT
out_port_f rom_the_alarm_pio
inst
OUTPUT
OUTPUT
LCD_E_f rom_the_lcd_display
LCD_RS_f rom_the_lcd_display
OUTPUTFra Baidu bibliotek
BIDIR VCC OUTPUT
LCD_RW_f rom_the_lcd_display
LCD_data_to_and_f rom_the_lcd_display [7..0]
altpll0
inclk0
inclk0 f requency : 50.000 MHz Operation Mode: Normal Clk Ratio Ph (dg) DC (%) c0 c1 1/1 1/1 0.00 -72.00 50.00 50.00
c0 c1
inst2
Cy clone II
《SOPC 设计基础与实践》课程论文
2. 建立数字闹钟音乐播放模块。 运用 Verilog HDL 语言编写音乐播放模块， 其包括两个文件， 一个为顶层接口 模块，另一个为工作模块，程序如下：
sopc课程设计整体
摘要
时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。本人设计的产品为24小时制的多功能数字钟，具有时钟时间设置、闹钟时间设置、闹钟开、闹钟关等功能，数字显示小时、分钟、秒，闹钟就绪灯，蜂鸣器。
本论文针对上述情况，在设计中采用EDA自动化设计技术。以计算机为基本平台，以硬件描述语言为系统逻辑描述表达方式，以EDA工具作为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。这样的设计方法，大大的缩短了设计的周期，降低了设计成本。设计出来的数字钟具有功能多、体积小、功耗低的特点。在论文中主要涉及的内容有：
1、介绍Verilog HDL语言。
2、介绍在QuartusII软件上对数字钟的设计。
3、介绍系统仿真结果和硬件验证与分析。
4、对整个设计系统进行总结。
关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件
目录
摘要............................................................................. 错误！未定义书签。
第1章绪论 (3)
第2章Verilog HDL语言 (5)
2．1 Verilog HDL语言简介 (5)
2．2 Verilog HDL主要特点 (5)
2．3 Verilog HDL语言开发软件---QuartusⅡ (5)
数电课程设计 集成数字式闹钟
《电子技术》课程设计报告
《数字钟的设计》
专业：
班级：
姓名：
学号：
指导教师：
完成日期：年月日
第页共页
设计任务书
一、设计题目：
“数字钟的设计”
二、技术要求：
1.设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24小时为一计时周期。
2.当电路发生走时误差时，要求电路具有校时功能。
三、。基本工作原理：
数字钟是一个将“时”、“分”、“秒”显示的计时装置。它的计时周期为24小时，显示满时刻为23时59分59秒，另外应有校时功能。整个电路采用异步清零的方法来进行计数及清零，使得秒显示及分钟显示以60为一周期，时显示以24为一周期。校时电路由RS触发器构成，选择1HZ脉冲进行校时。
四、元件清单；
1、74160 6片
2、74LS00
3、74LS08
4、74LS04
5、74LS32
6、555定时器
7、电阻10kΩ
8、电容0.01μF 47μF
9、电源，双掷开关及导线若干
五、各部分组成及结构：
1、振荡电路
1HZ脉冲输出
2、分钟计时器
分进位信号
秒进位/校时
信号
采用异步清零，分钟的十位变成6时，被立即清零。
3、时计时器
分进位/校时信号
采用异步清零，当时计数器计数到24时被清零，而24这个状态不显示。
4、校时电路
分进位/校时信号秒进位/校时信号
1HZ脉冲
秒进位信号
分进位信号1HZ
脉冲
时校时电路分钟校时电路
如图所示状态时，校时电路不工作。当分钟校准时，开关2被掷到另一端；时校准时，开关3被掷到另一端。当数字钟仅仅只有分钟走误时，分钟的校准不会向时显示进位。在这个过程中，利用一个或门将分钟可能产生的进位信号屏蔽掉，以达到仅仅分钟校准的目的。
基于SOPC的嵌入式数字秒表课程设计
目录
一摘要 (3)
二课题简介 (3)
三实验总体设计 (6)
四数字秒表的工作原理及设计过程 (7)
五设计过程 (19)
六结论 (24)
七参考文献 (25)
一、摘要
目前数字电子技术已经广泛地应用于计算机，自动控制，电子测量仪表，电视，雷达，通信等各个领域。随着信息技术和网络技术的高速发展，嵌入式产品日益广泛地渗透到日常生活、科学研究和军事技术等领域。人们在日常生活中，有很多时候要精确地计算时间，但往往因为人为因素造成人们不愿意看到的误差。秒表是日常生活中比较常用的精确计时工具，特别是在体育竞技以及生产科研中，跳动精确的秒表更是有着不可替代的作用。过去机械秒表的设计制作极为复杂，而且成本高、不稳定给使用者带来了不少的困扰。但是随着电子技术的飞速发展，电子秒表的出现彻底改变了这一局面，电子秒表以其成本低廉、工作稳定、走时精确、操作简单在人类的工作生活中得到了广泛的应用。秒表的出现，解决了传统的由于人为因素造成的误差和不公平性。本设课程设计是主要采用sopc技术基于FPGA的数字秒表的设计，利用Verilog HDL语言和Quartus II 软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言Verilog HDL 来描述数字秒表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景， Verilog HDL 语言特点，应用平台FPGA，之后阐述了数字秒表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用Verilog HDL 语言设计数字秒表电路，着重对各个模块进行了详细的分析和说明。
基于SOPC系统的电子钟设计
者 可 以非 常方 便地 完成 系统 集成 ， 软硬 件协 同设 计
和验 证 ， 最大 限度 地 提 高 电 子 系统 的性 能 ， 快 设 加
ＦＧ Ｐ Ａ采 用 了逻 辑单 元 阵 列这 样 一个 概 念 ， 内
Ｃ ｉ ，Ｏ Ｃ） 指用 可编 程逻 辑 技术 把 整 个 系统 放 ｈｐ Ｓ Ｐ 是 到一 片硅 片上 ． 是 一 种 特 殊 的嵌 入 式 系统 ． 方 它 一
部包 括 可编程 逻辑 单元 、／ ＩＯ单 元 、 线 互 联资 源 、 布 嵌入 式 Ｒ Ｍ块 、 层嵌 入 式 功 能 单 元 和 内嵌 专 用 Ａ 底
向低成本 、 电压 、 功耗 、 低 微 微封装工 艺方 向发展．
灵 活 的设计 方式 ， 可裁剪 扩充 ， 级 ， 具备 软硬 件 升 并
在系 统 可 编 程 的 功能 … ． Ｏ Ｃ是 Ｐ Ｄ 和 Ａ Ｉ ＳＰ Ｌ ＳＣ技
Leabharlann Baidu
术融 合 的结 果 ， 以认 为 Ｓ Ｐ 可 Ｏ Ｃ代 表 了半 导 体产 业
３ 中航工业兰州飞行控制有 限责任 公司 ， ． 甘肃
摘 要 ： 用 Ｅ Ａ软 件 Ｑ ａｔｓ 采 Ｄ ｕｒ ｌ ｕ Ｉ中的 Ｓ Ｐ ｕｌｅ 构建 了一 个 Ｓ Ｐ 系统 ． 以构 建的 系统 为 平 台 Ｏ ＣＢ ｉ ｒ ｄ ＯＣ 并
课程设计数字电子时钟设计
课程设计数字电子时钟设计
一、课程目标
知识目标：
1. 学生能理解数字电子时钟的基本原理，掌握时钟的各个组件及其功能。
2. 学生能掌握数字电子时钟设计中涉及的二进制、十六进制等基础知识。
3. 学生了解数字电子时钟设计中常用的集成电路及其应用。
技能目标：
1. 学生能够运用所学知识，设计并搭建一个简单的数字电子时钟电路。
2. 学生能够通过编程实现对数字电子时钟的显示控制，具备初步的编程能力。
3. 学生能够运用所学知识解决数字电子时钟设计过程中遇到的问题。
情感态度价值观目标：
1. 学生对数字电子技术产生兴趣，培养探究精神和创新意识。
2. 学生在团队合作中学会沟通与协作，培养团队精神和责任感。
3. 学生认识到数字电子技术在实际应用中的重要性，提高学习的积极性和主动性。
课程性质：本课程为实践性较强的课程，结合理论知识与动手实践，培养学生的实际操作能力。
学生特点：学生具备一定的电子电路基础，对数字电子技术有一定了解，但编程能力较弱。
教学要求：教师需结合学生特点，采用讲解、演示、实践相结合的教学方法，引导学生主动参与，提高学生的动手实践能力和创新能力。在教学过程中，注
重培养学生的团队合作意识和解决问题的能力。通过本课程的学习，使学生能够将所学知识应用于实际项目中，提高综合运用知识的能力。
二、教学内容
1. 数字电子时钟原理：介绍时钟的基本工作原理，包括振荡器、分频器、计数器、显示器等组成部分及其功能。
相关教材章节：第二章第二节“数字电子时钟的基本原理”
2. 数字电子技术基础：回顾二进制、十六进制等基础知识，为数字电子时钟设计打下基础。
课程设计数字电子闹钟精编版
数字闹钟的设计
数字闹钟的设计与制作
一、设计任务与要求
设计并制作一个带有可定时起闹的数字钟
1.有“时”、“分”十进制显示，“秒”使用发光二极管闪烁表示
2.以24小时为一个计时周期
3.走时过程中能按预设的定时时间（精确到小时）启动闹钟，以发光二极管闪烁表示，启闹时间为3s～10s
二、实验仪器及主要器件
5V电源1台
面包板1块
74LS163 6片
74LS00 5片
74LS138 2片
CD4511 4片
LM555 1片
74LS123 1片
LED共阴极显示器4片
电阻若干
电容3个
导线15米
三、设计原理方案
系统构成
1、标准时间源
l ）标准时间源即秒信号发生器
2 ）可采用LM555构成多谐振荡器，调整电阻可改变频率，使之产生1Hz的脉冲信号（即T=1S）
LM555管脚排列及电路
T=0.7（RA+2RB)C
T=1S,C=220uF
计算得RA+2RB≈6.5K
取RA=1.5K,RB=2.4K
2.计时部分：时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
模60计数器采用异步方式
如秒计数器：分成个位和十位，个位模十，十位模六。个位从0000计数到1001，利用置数端将个位从0000重新开始计数，同时将1001信号作为一个CP脉冲信号传给十位，让十位开始从0000开始计数。以此规律开始计数，直到十位计数到5，个位计数到9时，通过十位的置数端将十位清零，重新开始计数，并将此信号作为一个CP脉冲信号传给分计数器。
模24计数器电路
模24计数器采用同步方式,使用两片74LS163芯片,cp脉冲均由分计数器提供．第一片制成模10计数器，将1001信号提取出来后给与清零端。第二片芯片制成模为3的计数器，原数据ＡＢＣＤ给予0000信号．将第一片芯片的0011信号与第二片芯片的0010信号提取出来给与第一片芯片的置数端与第二片芯片的清零端，上升沿过来之后，两片芯片同时清零3、定时起闹部分
基于SOPC嵌入式系统多功能数字钟
基于sopc嵌入式系统-多功能数字钟
绪论
近年来，随着半导体技术的飞速发展，现代高密度现场可编程逻辑器件FPGA(Field Programmable Gate Array)的设计性能及性价比已完全能够与ASIC(Application Specific Integrated Circuit)抗衡。在这样的背景下，一种被称为SOPC(System on a Programmable Chin)的新技术出现了。SOPC技术可以使设计人员充分利用FPCA的逻辑单元以及植入FPGA内部的存储模块和DSP模块，并使用FPGA制造厂商提供的软核处理器设计出可灵活裁剪、扩充、可升级的嵌入式处理系统。在过去的几年中，几种RISE（Reduced Instruction Set Computing 精简指令集）软核处理器相继面世。使用SOPC开发产品或进行产品的原型设计，可有效减低产品上市风险、降低开发成本、缩短产品上市周期。
由于可编程逻辑器件已经得到广泛的应用，并且PLD和FPGA的系统门数已经发展到百万级，为了简化设计，降低成本和缩短产品周期，可编程逻辑器件供应商以其芯片灵活性和功能完备性的技术优势，掀起了一场设计可编程片上系统的潮流SOPC技术，其实质就是将PLD中容入更多模块，特别是高端的微处理器和数字信号处理器。
钟表的数字化给人们生产生活带来了极大地方便，而且大大的扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动的自动启动等，所有这些，都是以钟表数字化为基础。因为，研究数字钟及扩大其应用，有着非常现实意义。
电子技术课程设计--数字钟
题目：多功能数字钟
一、设计任务及要求
基于EDA/SOPC系统开发平台和八位七段管码显示模块，运用QuartusⅡ可编程逻辑器件开发软件，设计一个多功能数字钟。
二、设计原理
多功能数字钟应该具有的功能：显示时－分－秒。整个电子钟的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围是从0～23时。复位后全部显示00－00－00。在设计中为了显示的方便，分钟和秒钟（显示的范围都是从00～59），小时（00~23）的十位和个位都应该采用十进制计数器。
八位七段管码显示模块说明：设计中七段数码管采用动态扫描的方式显示，扫描需要一个比较高频率的信号，本次设计选用1000H Z 。为了得到1000Hz信号，必须对输入的时钟信号50MH Z进行分频。显示模块共用10个管脚，其中7个用于连接8个数码管的七段LED，还有3个管脚用于选择点亮哪个数码管，每隔很短的一段时间8个数码管交替点亮，依次循环，动态显示，由于人眼的视觉残留，可以观察到连续的测量计数器的计数值。
三、设计原理及方案
1.电子钟计时电路模块：
module shijian(clk1,rst,hour,min,sec);
input clk1,rst;
output reg [7:0] hour,min,sec;
always@(negedge clk1)
begin
if(!rst)
begin
hour=0;
sec=0;
min=0;
end
数字钟课程设计报告
数字钟课程设计报告
1. 引言
数字钟是一种能够显示时间的设备，广泛应用于家庭、学
校和办公场所等各个领域。本课程设计旨在通过设计一个数字钟的硬件电路和相应的软件程序来实现一个简单的数字钟。
本报告将详细介绍数字钟的设计过程，包括硬件电路的设
计和软件程序的开发。通过本课程设计，将加深学生对数字电路和嵌入式系统的理解，并提升他们的设计能力和解决实际问题的能力。
2. 设计目标
本课程设计的目标是设计一个具有以下功能的数字钟：
•显示当前的小时、分钟和秒钟；
•支持时间的设置和调整功能；
•提供闹钟功能，可以设置闹钟时间和开启闹钟功能。
3. 硬件电路设计
在硬件电路设计中，我们将使用以下电子元件：
• 1 个时钟模块，用于产生基准时钟信号；
• 1 个微控制器，用于控制数字钟的功能；
• 1 个LCD液晶显示屏，用于显示时间和设置信息；
• 1 个按键开关模块，用于设置和调整时间，以及开启或关闭闹钟功能。
硬件电路的设计包括以下主要步骤：
1.连接时钟模块和微控制器，使得时钟模块能够产生基准时钟信号，并输入给微控制器。
2.连接LCD液晶显示屏和微控制器，使得微控制器能够将时间信息输出到液晶显示屏上。
3.连接按键开关模块和微控制器，使得微控制器能够接收按键输入，并根据输入来实现设置、调整和开启闹钟功能的操作。
4. 软件程序开发
软件程序开发是本课程设计的重要部分，它包括以下主要
任务：
1.初始化：在程序开始时，初始化时钟模块、LCD液
晶显示屏和按键开关模块。
2.时间显示：通过获取当前时间，并将其显示在LCD
液晶显示屏上。
3.时间设置：通过按键输入来设置和调整时间，然后
数字电子技术课程设计——数字钟
数字电子技术课程设计——数字钟一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，和机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计和制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理和使用方法.
二、设计要求
（1）设计指标
①时间以12小时为一个周期；
②显示时、分、秒；
③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求
①画出电路原理图（或仿真电路图）；
②元器件及参数选择；
③电路仿真和调试；
④PCB文件生成和打印输出。
（3）制作要求自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计和制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图
1．数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能和标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图
电子课程设计之数字钟设计
电子课程设计之数字钟设计
一、课程目标
知识目标：
1. 学生能理解数字时钟的基本原理，掌握数字时钟的组成和功能。
2. 学生能够运用所学电子知识，设计并实现一个具有基本功能的数字时钟。
3. 学生能够了解并描述数字时钟设计中涉及的电子元件及其作用。
技能目标：
1. 学生能够运用电子设计软件进行电路设计和仿真，具备基本的电子绘图能力。
2. 学生能够运用编程语言编写简单的数字时钟程序，实现时钟的基本功能。
3. 学生能够通过动手实践，培养焊接、调试和故障排除等电子制作技能。
情感态度价值观目标：
1. 学生在课程学习过程中，培养对电子科学的兴趣和热爱，增强科技创新意识。
2. 学生通过团队合作，培养沟通协调、共同解决问题的能力，树立团队协作精神。
3. 学生能够认识到电子技术在日常生活中的应用，增强学以致用的意识，提高社会责任感。
课程性质：本课程为电子技术实践课程，结合理论教学和动手实践，使学生掌握数字时钟设计的基本知识和技能。
学生特点：学生具备一定的电子基础知识，对电子设计感兴趣，具有一定的动
手能力和创新意识。
教学要求：教师应注重理论与实践相结合，关注学生的个体差异，提供个性化的指导与帮助，确保学生能够完成课程目标。同时，注重培养学生的团队协作能力和创新能力，提高学生的综合素养。
二、教学内容
本课程教学内容主要包括以下几部分：
1. 数字时钟原理及组成
- 时钟信号源：晶振、时钟芯片等。
- 计数器：了解同步计数器、异步计数器原理。
- 显示部分：数码管、LED点阵等显示技术。
- 控制器：微控制器及其编程。
2. 电子元件及其作用
数字电路实验-数字闹钟
南京航空航天大学数字电路课程设计之数字钟数字电子技术课程设计报告
一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟. 而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法. 且由于数字钟包括组合逻辑电路和时叙电路. 通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计内容及要求
（1）设计指标
①由LM555构成多谐振荡器产生1HZ标准秒信号；
②分、秒为00~59 六十进制计数器，用数码管显示；
③时为00~23 二十四进制计数器，用数码管显示；
④具有校时功能，可以分别对时及分进行单独校时，使其校正到
标准时间；⑤ 整点具有报时功能, 走时过程中能按预设的定时时间（精确到小时）启动闹钟，以发光二极管闪烁表示，启闹时间为3s〜10s。
（2）设计要求
① 画出电路原理图（multisim 仿真）；
② 元器件及参数选择；
③ 电路仿真与调试。
（3）要求：自行装配和调试，并能发现问题和解决问题。布局合理，导线横平竖直，且不要从集成块上跳线，导线紧贴面包板，连接可靠，交叉线尽可能少。
（4）编写设计报告：写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图
数字钟实际上是一个对标准频率（1HZ进行计数的计数电路。由
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
赣南师院
物理与电子信息学院
SOPC技术课程设计报告书
专业班级：09电信本
学生姓名：胡雯莹
学号：090802054
指导教师：管立新
设计时间：2011.12.30
基于SOPC技术实现数字闹钟
一、课题简介
SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC 系统
1．基于FPGA嵌入IP硬核的SOPC系统
即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM
的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗，而降低系统的可靠性。但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。
2．基于FPGA嵌入IP软核的SOPC系统
这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。用户可以根据设计的要求，利用相应的EDA工具，对NIOS II及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。
二、数字闹钟的工作原理及设计过程
1、工作原理
数字闹钟组成结构
数字闹钟一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成。
1.1 振荡器
振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。从数字电子钟的精度考虑，振荡频率越高记数精度越高。
但这回使振荡器的耗电量增大，分频器级数增多。所以在确定频率时应同时考虑这两方面的因素再选择器材。如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。
1.2 分频器
振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。其功能主要有两个：一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。
1.3 计数器
有了“秒”信号了就可以根据60秒为一分，60分为一小时，24小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。从这些计数器的输出可得到一分、一小时、一天的时间进位信号。在秒计数器钟因为是60进制通常用两个十进制计数器的集成片组成，其中秒个位是十进制的、十位是6进制的。可采用反馈归零法变“秒”十位为6进制，实现秒的60进制，同样，分计数器的与秒的一样，只是时计数器里需要变成24进制，也用反馈归零法实现。
1.4 译码器及显示器
因为计数器全部采用8421BCD码十进制计数集成芯片，所以“秒”、“分”、“时”的个位和十位都有四个状态输出端（Qa、Qb、Qc、Qd）。将这些输出端接至专门设计制造的译码电路，就可产生驱动七段数码显示器的信号。
1.5 校时电路
当数字钟接通电源或者计时出现误差时需要校正时间，校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校时时不影响时和秒的正常计数；校时方式有“快校时”和“慢校时”两种，“快校时“是通过开关控制使计数器对1Hz的校时脉冲计数，“慢校时”是通过手动产生单脉冲作校时脉冲，校时的基本原理是将0.5秒的脉冲信号（可由分频器的第14级分频输出端直接获得），直接引进“时”计数器，同时将计数器置“0”，在时的指示调到需要的数字后，再切断“0.5”信号让计数器正常工作。
2、设计过程
SOPC设计首先使用Quartus II建立一个Quartus II 的工程，创建完成工程之后，需要创建顶层实体。创建完顶层设计文件之后，使用SOPC Builder创建NIOS II 嵌入式处理器，添加、配置系统的外设IP，组成Nios II系统模块。 Nios II 系统模块设计完成之后要加入到该顶层实体中，然后进行其他片上逻辑的开发。
2.1 Quartus II 工程的建立：
（1）启动Quartus II软件；
（2）选择File菜单NewProjectWizard，出现Introduction页面，该页面介绍所要完成的具体任务，点击next。
（3）进行项目名称的设定、工作目录的选择。指定工程存放的目录，工程名和顶层实体名，工程名和顶层实体名要求相同，工程目录可以随意设置，但必须是英文的目录，工程名和顶层实体名也要求是英文名字，我们的工程名和顶层实体名为clock，选择Next。
4. 可以为工程添加先期已经输入的设计文件，指定用户自定义的元件库的路径，这里我们没有事先输入好的文件，也没有自定义的元件库，点击Next进入下一步。
5. 用户指定目标器件，根据开发板的所使用的器件来选择，实际开发中，通过查看核心板的参考手册来获取所使用的器件具体型号，可以使用窗口右边的Filters来加快器件的选择，选择完毕点击Next。
6. 指定在Quartus II 之外的用于，设计输入、综合、仿真、时序分析的第三方EDA工具，Quartus II对第三方工具的支持比较完善。这里我们不做选择，直接点击Next。
所见新工程的信息，确认所创建工程的主要信息，点击Finish完成工程的建立，在开发的过程中，还可以通过菜单来对这些配置进行修改。点击Finish按钮，Quartus II自动会打开这个工程，可以看到顶层实体名出现在工程导航窗口中。
7,、新建的工程窗口中，选择；在Device Design File页中，选择Block Diagram／Schematic File，即原理图文件，也可以选择硬件描述语言的文件形式。单击OK。出现一个模块编辑窗口；选择，出现Save As对话框，显示的目录为之前设置的工程目录，文件名为之前设置的顶层实体名（由于这是工程的第一个文件，系统会默认为顶层设计实体的名字）。确定Add to Current Project选项被选中，点击save。