采样时钟抖动对伪码测距精度的影响
时钟抖动和相位噪声对采样系统的影响
时钟抖动和相位噪声对采样系统的影响作者：Brad Brannon系统的性能大多取决于时钟抖动规范，所以仔细评估是非常重要的。
随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。
制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。
如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。
而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。
很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
相反，有些设计师仅仅因为不清楚时钟噪声会对转换器、最终对他们的产品性能产生何种影响，可能会为一个昂贵的时钟源付出过多。
要注意的是，最昂贵的时钟发生器并不总是带来最佳的系统性能。
许多折衷方案均与时钟抖动、相位噪声和转换器性能有关。
一旦你了解了这些折衷方案，就能以最低的成本为应用系统选择最佳的时钟。
对于中频采样系统和射频采样系统来说，编码源的功能与其说像一个时钟，倒不如说更像一个本地振荡器。
很多设计师都希望制造商在频域内规定时钟要求，就像他们制作射频合成器时所做的那样。
尽管很难给出时钟抖动和相位噪声之间的直接相关性，但是，仍然有一些指导原则适用于根据时钟抖动或相位噪声来设计和选择编码源。
数据转换器的主要目的要么是由定期的时间采样产生模拟波形，要么是由一个模拟信号产生一系列定期的时间采样。
因此，采样时钟的稳定性是十分重要的。
从数据转换器的角度来看，这种不稳定性，亦即随机的时钟抖动，会在模数转换器何时对输入信号进行采样方面产生不确定性。
随机抖动具有高斯分布特征；事件的均方根时间值或标准偏差可确定这种随机抖动。
虽然有几种直接测量时钟抖动的方法，但在测量亚皮秒定时变化时，时钟稳定性的要求愈发严格，所以需要采用间接的测量方法。
时钟和定时芯片降低抖动提高精度
时钟和定时芯片降低抖动提高精度时钟和定时芯片降低抖动提高精度时钟和定时芯片是现代电子产品中不可或缺的组成部分。
它们在各种应用中都具有重要的作用，如通信设备、计算机、汽车电子以及工业自动化等领域。
然而，由于各种因素的干扰，时钟和定时芯片在实际应用中可能会出现抖动问题，从而降低了精度。
本文将讨论抖动的原因以及如何通过各种方法来降低抖动，以提高时钟和定时芯片的精度。
一、抖动的原因抖动是指时钟或定时芯片在其理想频率周围产生的随机时间偏差。
其主要原因包括以下几个方面：1. 外部干扰：时钟和定时芯片可能会受到来自电源波动、信号干扰、温度变化等外部因素的干扰，从而导致抖动。
2. 设计缺陷：在时钟和定时芯片的设计中，可能存在电路设计不合理、布局问题或者材料质量等方面的缺陷，这些都可能对抖动产生影响。
3. 阻尼问题：时钟和定时芯片内部的振荡器可能存在阻尼不足的问题，从而导致抖动的产生。
4. 时钟信号传输问题：当时钟信号被传输到其他电路或系统时，可能会受到传输线路质量、噪声等因素的影响，从而引起抖动。
二、降低抖动的方法为了提高时钟和定时芯片的精度，需要采取相应的措施来降低抖动。
以下是几种常见的方法：1. 选择合适的振荡器：振荡器是时钟和定时芯片的关键组件，选择合适的振荡器对降低抖动至关重要。
一般而言，TCXO（温度补偿型晶体振荡器）和OCXO（精确温度补偿型晶体振荡器）具有较高的精度和稳定性，可用于要求较高精度的领域。
2. 优化电路设计：在时钟和定时芯片的设计过程中，需要注意电路的布局、功耗管理以及环境干扰等因素，优化电路设计可以有效减少抖动问题的发生。
3. 降低干扰影响：通过合理的防护措施，例如添加滤波电容、隔离干扰源等，可以有效降低外部干扰对时钟和定时芯片的抖动影响。
4. 传输线路优化：对于需要传输时钟信号的场景，应注意优化传输线路的设计，减少噪声干扰和信号失真，从而避免抖动问题的产生。
5. 使用校准技术：校准技术可以通过对时钟和定时芯片的输出进行实时校准，从而提高其精度和稳定性。
时间抖动（jitter）的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GH z级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GH z以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns 有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
抖动测量的三种方法
抖动测量三种有效方法只要测试数据通信IC或测试电信网络，就需要测试抖动。
抖动是应该呈现的数字信号沿与实际存在沿之间的差。
时钟抖动可导致电和光数据流中的偏差位，引起误码。
测量时钟抖动和数据信号就可揭示误码源。
测量和分析抖动可借助三种仪器：误码率(BER)测试仪，抖动分析仪和示波器(数字示波器和取样示波器)。
选用哪种仪器取决于应用，即电或光、数据通信以及位率。
因为抖动是误码的主要原因，所以，首先需要测量的是BER。
若网络、网络元件、子系统或IC的BER超过可接受的限制，则必须找到误差源。
大多数工程技术人员希望用仪器组合来跟踪抖动问题，先用BER测试仪、然后用抖动分析仪或示波器来隔离误差源。
BER测试仪制造商需要测量其产品的BER，以保证产品符合电信标准。
当需要表征数据通信元件和系统时，BER测试对于测试高速串行数据通信设备也是主要的。
BER测试仪发送一个称之为伪随机位序列(PRBS)的预定义数据流到被测系统或器件。
然后，取样接收数据流中的每一位，并对照所希望的PRBS图形检查输入位。
因此，BER 测试仪可以进行严格的BER测量，有些是抖动分析仪或示波器不可能做到的。
尽管BER测试仪可进行精确的BER测量，但是，对于10-12BER(每1012位为1位误差)精度的网络或器件测试需数小时。
为了把测试时间从数小时缩短为几分钟，BER测试仪采用“BERT scan”技术，此技术用统计技术来预测BER。
可以编程BER测试仪在位时间(称之为“单位间隔”或“UI”)的任何点取样输入位。
“澡盆”曲线表示BER是取样位置的函数。
若BER测试仪检测位周期(0.5UI)中心的位，则抖动引起位误差的概率是小的。
若BER测试仪检测位于靠近眼相交点上的位，则将增大获得抖动引起位误差的似然性。
抖动分析仪BER测试仪不能提供有关抖动持性或抖动源的足够信息。
抖动分析仪(往往称之为定时时间分析仪或信号完整性分析仪)可以测量任何时钟信号的抖动，并提供故障诊断抖动的信息。
时钟抖动和相位噪声对数据采集的影响
SN R sig = 1. 76-
关系式:
+
= 2
Ts
1
f
4 s-
f
2 n
!
L
(
f
n)
sinc2 ( !!
f f
n ) df
s
n
( 5)
式( 5) 的积分可化为
∀ = 2
Ts
1
f
4 s
f n2 f n1
2f
2 n
!L
(
f
n
)
s
in
c2
(
!!
f f
n)
s
fn
( 6)
式( 4) ~ ( 6) 是 Zanchi 等人从矢量信号分析的
角度推导出的具有工程实用意义的普遍适用的相
SN R sig =
10
lg(
4!2
1 f
2 in
2)
t
( 8)
式( 8) 给出的是仅考虑时钟抖动时信噪比的
极限公式。可以看出, 时钟抖动增加一倍, 则采样
信噪比恶化 6. 02 dB。实际上, A/ D 变换器的信噪 比受 A/ D 的量化噪声、差分非线性、热噪声和时钟
相位噪声等诸多因素综合影响, 考虑这些因素, 信 噪比由式( 9) 给出[ 6] :
Key words: clock jitter; phase noise; A / D converter ; sig nal to no ise ratio; sampling clo ck
1 引言
在现代通信和雷达系统中, 数据采集 系统作 为连接模拟信号部分和数字信 号部分的桥梁, 其 性能在很大程度上决定着接收 机的整体性能; 在 A/ D 转换过程中引入的噪声来源较多, 主要包括 热噪声、A/ D 变换 器电源 的纹波、参考 电平的 纹 波、采样时钟的相位噪 声以及量化误差引 起的噪 声等。而随着中频( IF ) 数字接收机和百兆赫兹以 上频段的射频( RF ) 直接采样数字接收机的使用、 A/ D 变换器位数的增加以及采样频率的升高, 采 样时钟的抖动和相位噪声对采样系统的影响更加 显著: 时钟抖动降低了接收机输出的信噪比, 限制 了接收机的动态范围[ 1] 。本文通过对时钟抖动和 相位噪声之间的联系、时钟抖动对 A/ D 采样信噪 比的影响的分析, 详细 讨论了雷达采样系 统对时
伪码测距中处理速率对再生时钟抖动性能的影响
Ａｂ ｔａｃ ： ｈ ｒ ｃ ｎ ｅ ｏ ｍａ ｅ ｏ ｈ ｐ ｔａ ｋｎ ｏ ｐ ｓａ ｍｐ ｒａ ｔｄ ｔｒ ｎ ｎ ｆｒ ｎ ｉ ｇ ａ ｃ ｒ ｃ ｉ ｃｏ ｓ ｔｌｉ ｓｒ ｔ Ｔ ｅ ｔａ ｋｉｇ ｐ ｒ ｒ ｎｃ ｆｃ ｉ ｒ ｃ ｉｇ ｌｏ ｉ ｎ ｉ ｏ ｔｎ ｅｅ ｍｉａ ｔｏ ａ ｇｎ ｃ ｕ ａ ｙ ｎ ｍｉｒ —ａｅｌｅ ｆ ｔ
第 ３ 卷 第 ７期 １
２１ ０ ０年 ７月
宇 航 学 报
Ｊ ｕ ｎ ｌｏ ｔ ｎ ｕｉｓ ｏ ｒａ ｆ ｒ ａ ｔ Ａｓ ｏ ｃ
Ｖபைடு நூலகம் ． １ Ｎｏ． １３ ７
Ｊ ｌ ｕｙ
２ １ ００
伪 码 测 距 中处 理 速 率 对 再 生 时钟 抖 动性 能 的 影 响
张 朝 杰 ，金 小 军 ，姜 建 文 ，杨 伟 君 ，金 仲 和
ｒｔ ｓ ｅ ｉｃｅ ｓ ｄ． ａｅ ｍｕ ｔｂ ｎ ｒａ ｅ
Ｋｅ ｒ ｓ ｓｕｏｒｎ ｏ ｏ ｅｒｎ ｎ ；Ｃ ｉ ａｋｎ ｏｐ；Ｐｏ ｅｓ ｇｒｔ ；Ｃｌｃ ｔ ｒ ｙ ｗｏｄ ：Ｐ ｅ ｄ—ａ ｄ ｍ ｃｄ ａ ｇ ｇ ｈｐｔ ｃｉｇｌｏ ｉ ｒ ｒｃ ｓｉ ａｅ ｎ ｏｋｊｔ ｉｅ
中 图分 类号 ：Ｖ ６ ５６ 文 献 标 识 码 ：Ａ 文 章 编 号 ：１ ０ —３ ８ ２ １ ）７ １ ０ —５ ０ ０１ ２ ｆ ０ ０ ０ — ５ ０ ８
采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计
采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计较多，主要包括热噪声、ADC 电源的纹波、参考电平的纹波、采样时钟抖动引起的相位噪声以及量化错误引起的噪声等。
除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC 前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC 的供电以及采用退耦电容等。
本文主要讨论采样(a)12 位ADC 理想信噪比(b)AD9245 实测信噪比时钟抖动对ADC 信噪比的影响采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。
时钟源产生的抖动会使ADC 的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC 的信噪比。
在时钟抖动给定时，可以利用下面的公式计算出ADC 的最大信噪比：根据公式(2)，由时钟抖动的产生机制直接测量时钟抖动是比较困难的，一般采用间接测量的方法，为此本节首先给出时钟抖动的产生机制。
时钟抖动是由时钟产生电路(一般是基于低相位噪声压控振荡器的锁相环路)内部各种噪声源所引起的，例如热噪声(主要是压控振荡器输出信号的热噪声基底)、相位噪声和杂散噪声等，理论分析表明：当所需产生的频率较高时，相位噪声和杂散噪声对时钟抖动的恶化并不明显。
一般来说，VCO 输出级放大器的热噪声基底可以看成有限带宽的高斯白噪声，其有效带宽大约为工作频率的两倍。
当VCO 正确地调谐到需要的输出频率时，噪声基底对抖动的影响可以用下面的公式计算：式中f0 是振荡器的中心频率，f 表示相对于中心频率的偏移，L(f)是在频率偏移f 处的相位噪声(单位是dBc/Hz)。
为了进一步改进系统的性能，人们往往在VCO 的输出端使用一个频率响应类似于带通滤波器的功率匹配网络，这对带宽外的噪声有一定的衰减作用。
这样，就能够利用从0 Hz 到f0 区间内的积分估算最差情况下的噪声，该范围以外的噪声被大大削弱，可以忽略，因为从0 到f0 范围内的噪声基底是平滑的，L(f)可视为常数，于是公式(3)简化为：故由噪声基底引起的边沿时钟抖动为：理论上可以认为从锁相环路输出信号的相位噪声特性同VCO 特性基本一致，但实际的锁相电路会引入一定的噪声，而VCO 输出放大器也会使产生的时钟信号的相位噪声特性变差。
时间抖动(jitter)的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3G Hz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500n s有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
时钟采样系统减少抖动性能
图 1 LMK03806（具有时钟发生器、时钟分频器和驱动器）的方框图 因此，您下次设计采样系统时，别忘了考虑时钟抖动性能，因为这会影响 整体动态范围。 其它资源： 阅读我们的最新博客系列《定时决定一切》，掌握更多时钟技巧，如如何 测量抖动以及如何使用分数 PLL 创建调制波形等； 观看《如何测量扇出缓冲器中的附加抖动》视频； 进一步了解我们面向无线及有线通信、工业以及汽车应用的时钟产品系列。
Hale Waihona Puke 在数字信号处理过程中，采样时钟与处理时钟之间需要有一定关联。也就 是说，无论是在十分之一速率下还是在全速率下采样，样片都必须在其速率 的倍数下进行处理，而且要相位一致。这就需要一个主时钟，其可用来衍生 系统中的所有其它时钟。 您可使用温度补偿晶体振荡器 (TCXO) 和低相位噪声 PLL 实现这一点， 可将主时钟显着增加至更高的频率。然后，您可对该最新高频率时钟进行下 分频，以提供都与主时钟相关联的剩余系统时钟。这样，采样时钟以及各种 数字处理时钟都相互具有关联性。 现在有很多时钟解决方案，但很多都需要时钟缓冲器或其它时钟分配方法， 其可降低整体抖动性能。您可使用如 LMK03806 等一款器件来克服这个问 题，其在同一器件中整合了所有主时钟发生器和时钟分配功能（带驱动器）， 如图 1 所示。该器件可在 300MHz 下运行的同时，具有不足 50fs 的 RMS 抖动（1.875MHz 至 20MHz）。此外，您还可通过对输出进行编程来支持 LVDS、LVPECL 或 LVCMOS 并对其进行同步，以获得共用上升沿。
时钟采样系统减少抖动性能
很多人都知道，抖动（这是时钟边沿不确定性）是不好的现象，其不仅可 导致噪声增加，而且还会降低数据转换器的有效位数 (ENOB)。 例如，如果系统需要 100MHz 14（最小值）位的 ENOB，我们就需要抖 动小于 80 飞秒的时钟！这可通过假设一个无失真的理想系统进行计算，让 SINAD 和 SNR 数值相等（见公式 2）。 接下来，使 ENOB 等于 14，我们可在大约 86db 下计算出最小 SNR。 将结果带入公式 1，计算出大约为 80fs 的 tJ 值。
时钟抖动对A／D变换器采样性能的影响
时钟抖动对A／D变换器采样性能的影响【摘要】时钟抖动时是影响ADC性能指标的重要因素。
本文首先给出了时钟抖动和相位噪声的定义，并分析了二者之间的换算关系；然后给出了时钟抖动对A/D变换器的影响；最后结合某工程中的实测数据验证了时钟抖动对A/D变换器性能的影响。
【关键词】时钟抖动；相位噪声；信噪比1.引言在通信、雷达、导航以及声纳等军事领域中，信号的带宽比较宽（有的达到40～400 MHz），要采集这些高带宽的信号，A/D变换器的采样时钟至少要超过100MHz。
在如此高的采样时钟下，如何获取高性能指标成为数据采集系统研究的重点。
而采集信号的信噪比是采集系统性能指标的最重要一项。
采样时钟是A/D变换器的基本要素，随着采样输入信号的带宽和频率迅速提高，采样时钟频率也迅速提高，对采样时钟稳定度的要求也更高。
采样时钟的抖动是时钟源的一种固有的性质，在高速高精度的A/D器件中，采样时钟抖动对A/D采样结果的影响不可忽视。
2.时钟抖动与相位噪声之间的关系时钟信号的质量通常用抖动和相位噪声来描述。
抖动包括：周期抖动、逐周期抖动和累计抖动。
对于应用于数据采集系统的采样时钟，一般关注的是它的周期抖动，即时钟的连续周期间的偏差（抖动）。
时钟源产生的抖动会使A/D变换器的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化A/D变换器的信噪比[1]。
相位噪声则是在频域内对信号的相位抖动和相位调制的描述。
2.1 周期抖动的定义周期抖动是实测周期和理想周期之间的时间差。
其一般服从正态分布，一般采用均方根值来描述。
如图1所示，设T0表示理想时钟周期；Tt表示t时刻实测周期；J（t）PER 表示为t时刻的随机抖动，如下：2.2 相噪的定义理想的无噪声时钟频率源，设其载频为f0，其对应的频谱是一个纯净的谱线，实际输出的信号总是存在噪声，这些噪声将对频率和振幅进行调制，所以实际的频谱总有一定的宽度如图2的左图所示[2]。
时间抖动(jitter)的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3G Hz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500n s有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
时钟抖动对雷达信噪比和测量精度的影响
时钟抖动对雷达信噪比和测量精度的影响王伟;杜劲松;仝盼盼;高洁【摘要】为了实现超宽带脉冲信号的高速率采样,雷达液位计采用等效时间采样方法有效降低对系统模数转换器的要求,时钟抖动是采样过程中影响信噪比和测量精度的主要因素之一.文中按照时钟抖动满足高斯随机过程模型,讨论时钟抖动对等效时间采样的脉冲信号的信噪比影响并给出了理论公式.仿真结果验证了计算公式的正确性,并给出了信噪比损失随各种因素变化的趋势以及信噪比损失对测距精度的影响.【期刊名称】《仪表技术与传感器》【年(卷),期】2018(000)011【总页数】5页(P146-150)【关键词】雷达液位计;时钟抖动;等效时间采样;信噪比【作者】王伟;杜劲松;仝盼盼;高洁【作者单位】中国科学院沈阳自动化研究所,辽宁沈阳110179;辽宁省雷达系统研究与应用技术重点实验室,辽宁沈阳110179;中国科学院大学,北京100049;中国科学院沈阳自动化研究所,辽宁沈阳110179;辽宁省雷达系统研究与应用技术重点实验室,辽宁沈阳110179;中国科学院沈阳自动化研究所,辽宁沈阳110179;辽宁省雷达系统研究与应用技术重点实验室,辽宁沈阳110179;中国科学院沈阳自动化研究所,辽宁沈阳110179;辽宁省雷达系统研究与应用技术重点实验室,辽宁沈阳110179;中国科学院大学,北京100049【正文语种】中文【中图分类】TN9580 引言信号采样过程通过模数转换器(ADC)实现，并且模数转换电路中的时钟抖动是不可避免的[1-2]。
根据Nyquist采样定理和带通采样定理，采样速率应为信号中最高频率或者信号带宽的2倍以上，甚至实际应用中保证采样频率为信号最高频率的5～10倍，特别宽带/超宽带信号对采样电路提出了更加严格的要求，这些因素导致模数转换结果对采样时钟抖动更加敏感。
相关学者通过时钟误差转化为采样幅度的误差，对实际采样信号的特性进行研究，对信噪比的影响进行讨论。
采样时钟抖动对伪码测距精度的影响
第２ ０卷
第 ５期
Байду номын сангаас
传 感 技 术 学 报
ＣＨＩＥＳ Ｊ Ｎ Ｅ ＯＵＲ Ｌ ＯＦ Ｓ Ｎ ＯＲ Ｄ Ｃ ＮＡ Ｅ Ｓ Ｓ ＡＮ Ａ ＴＵＡ Ｒ ＴＯ Ｓ
Ｖｏ ． Ｏ Ｎｏ ５ １２ ．
Ｍａ ． ０ ７ ｙ ２ ０
２０ ０ ７年 ５月
ｌ ｅ 、 ｔ ｈ ｍｉ ｔ ｎｏ ｍａｌ ｏｕ ｅａ ｄ ｌｗ ｏ ｒｃ ｎ ｕ ｐ ｉｎ ｏ ｉ －ａ ｅｌｅ Ｏ ｒｐ ｒ ｒ ｎ ｅｏ ｃｌ ｔｒ ｉ． ｈ ｔ ｅｌ ｔ ｉ ｆ ｔ ｉ ａｏ ｓ ｌ ｖ ｌｍ ｎ ｏ ｐ ｗｅ ｏ ｓ ｍ ｔ ｆ ｃ ｓｔｌｔ ，ｐ Ｏ ｅｆ ｍａ ｃ ｓｉａｏ ｏ ｐｏ ｉ ｏ ｌ
于 低信 噪 比链路 （ 空 测 距 ） 也有 利 于提 高 测 距 精 深 ， 度， 同时 对测 控应答 机 的小 型化 有重 要意 义［． 间 １空 ］ 数 据系 统 咨 询 委 员 会 （ Ｃ ＤＳ 正 在 制 定 伪 码 测 距 Ｃ Ｓ ） 标准 ， 讨论 的重点便 是 伪码再 生 测距 ［． ２ 在微 小 卫 星 ］
Ｅ ＥＡＣＣ： ２ ０ ７ ２
采样 时钟 抖 动 对 伪 码 测 距 精 度 的影 响 ＊
郁发新 ， 许小林 ， 管 杰 ， 阳明， 郑 金仲和
（ 江大学信息与电子工程学系 ， 浙 杭州 ３０２） １０７
摘 要 ： 在皮卫星的伪码再生测距中， 大量采用数字信号处理技术． 而皮卫星体积小、 功耗低特点决定只能采用较低指标的
Ｅ ｆｃ ｎＰ ｅ ｄ ｏ ｅＲａ ｇｎ ｒｃｓｏ ｙＡ／ ａ ｌ ｇＣｌｃ ｉ ｅ ｆｅｔ ｓｕ ｏＣ ｄ ｎ ｉｇＰ ｅｉｉｎ ｂ Ｄ Ｓ ｍｐｉ ｏｋＪｔ ｒ ｏ ｎ ｔ
时钟抖动和相位噪声对采样系统的影响
时钟抖动和相位噪声对采样系统的影响时钟抖动是指时钟信号的时间偏离其期望值的现象。
在实际应用中，时钟信号不可避免地会有抖动存在，主要是由于时钟发生器的不稳定性、环境温度的变化、电源波动等因素引起的。
时钟抖动会导致采样系统的时序不准确，从而引入额外的噪声和失真。
时钟抖动对采样系统的影响主要体现在以下几个方面：1.时间抖动：时钟信号的时间抖动会导致采样时刻的不准确性，即采样时刻与理想时刻存在偏差。
时间抖动会引入额外的误差，降低采样的准确性。
2.采样间隔不均匀：时钟抖动会导致采样间隔不均匀，即采样点之间的时间间隔不一致。
采样间隔的不均匀会引起谱线畸变、频谱泄漏等问题。
3.时钟漂移：时钟抖动还可能引起时钟的频率偏移，即时钟信号的频率在长时间内发生变化。
时钟漂移会导致采样频率的不稳定性，从而引入额外的误差。
相位噪声对采样系统的影响主要体现在以下几个方面：1.频谱扩展：相位噪声会导致采样信号的频谱扩展，即频谱的带宽变宽，从而在频域上引入额外的噪声。
频谱扩展会降低采样系统的信号和噪声比（SNR）。
2.时钟失真：相位噪声会导致时钟信号的相位不稳定，进而引起采样时钟的失真。
时钟失真会导致采样时刻的不准确性，从而降低采样系统的准确性。
3.时钟频偏：相位噪声还可能引起时钟信号的频率偏移，即时钟信号的频率在短时间内产生变化。
时钟频偏会导致采样频率的不稳定性，进而影响采样信号的恢复和重构。
针对时钟抖动和相位噪声对采样系统的影响，有一些常见的解决方法和技术可以应用：1.时钟抖动：可以采用外部稳定的时钟源，如石英晶体振荡器，来提供准确的时钟信号。
此外，也可以采用时钟同步和校准的技术，通过校准时钟源的偏差和抖动，以保证采样系统的时序准确性。
2.相位锁定环（PLL）：相位锁定环是一种常用的技术，用于减小时钟信号的相位噪声。
相位锁定环通过对时钟信号的频率和相位进行反馈调整，使得时钟信号的相位模糊和频谱扩展得到减小。
3.数字滤波器：可以采用数字滤波器来抑制时钟抖动和相位噪声对采样信号的影响。
时钟抖动对A／D变换器采样性能的影响
估计 的初始搜 索位置 。 设Ｅ 为 当前 要编 码 的块 ，Ｅ 的运动 矢 量为 Ｉ ＝ Ｉ Ｖ Ａ 的运 动 矢 量 为Ｍ Ｖ ，Ｂ 的为Ｍ Ｙ ２ ，Ｃ 的为 Ｍ ｖ 。 ，如果 运动 矢量 的值Ｍ Ｖ ≤Ｔ ，则 认为 与Ｅ 块 相邻 的各 块 （ 子块） 间运动 的相关性较 高，表 明 该 区域 的变 化 比较 平 缓 。如 果运 动 矢 量 的值 Ｍ ｖ ＞ Ｔ ，则认 为与Ｅ 块 相邻 的各块 间运动 的相关 性较低 ，表 明该 区域 变化 比较剧烈 。 根 据 预测 的运 动 矢 量和 相 邻块 间 的运 动 相 关性 的不 同 （ 阈 值Ｔ的不 同） ，采 用 两 个 不 同的模板 ，分别 为小交叉 （ Ｓ Ｃ Ｓ Ａ Ｓ ｍ ａ ｌ １ Ｃ ｒ ｏ ｓ ｓ Ｓ ｅ ａ ｒ ｃ ｈ Ａ ｌ ｇ ｏ ｒ ｉ ｔ ｈ ｍ ） 搜索模板 和大六边形 （ Ｌ Ｈ Ｓ Ｐ Ｌ ａ ｒ ｇ ｅ Ｈ ｅ ｘ ａ ｇ ｏ ｎ Ｓ ｅ ａ ｒ ｃ ｈ Ｐ ａ ｔ ｔ ｅ ｒ ｎ ） 搜索模板 。 Ｓ Ｃ Ｓ Ａ 搜 索模 板 以起始搜 索 点为 中心 ，并 由４ 个 周 围点组成 ，如果计 算的最小值 点为 中心点， 则 停止搜索 ，中心点 即为最终 的运 动矢量 。如 果 最 小值 点 在边 缘 上 ， 则 以该最 小 值 点为 中 心 ，和 其相 邻 的４ 个周 围点 进行 下一 次的搜 索 计 算 ， 直到 最小 值 点 为 中心 点 。 同时 ， 由于 ｎ ． ２ ６ ４ 采用 的是 多种块 划分 的模 式 ，可 以根 据 块 的不 同形状 和大小采用不 同的步长。 搜 索步骤如下 ： Ｓ ｔ ｅ ｐ ｌ ： 设定 当前块的预测运 动矢量和起始 搜索点 ，并判断 相邻块间的相关性 。 Ｓ ｔ ｅ ｐ ２ ： 如 果 相 邻 块 间 的 运 动 相 关 性 较 高 ，预 测 的运 动 矢 量值 较 小或 为 零 ，则 转入 Ｓ ｔ ｅ ｐ ５ 否则 ，进入 Ｓ ｔ ｅ ｐ ３ 。 Ｓ ｔ ｅ ｐ ３ ： 利用Ｌ Ｈ Ｓ Ｐ 模 板 进 行 搜索 ，计 算 ７ 个 点的Ｓ Ａ Ｄ 值 ， 同时利 用排 除准则 进行 条件判 断 。如 果最小值Ｍ Ｂ Ｄ 为 中心点 ，则转 ￣ Ｕ Ｓ ｔ ｅ ｐ ４ ， 否则重复Ｓ ｔ ｅ ｐ ３ ￣
时钟抖动和相位噪声对采样系统的影响
时钟抖动和相位噪声对采样系统的影响时钟抖动是指时钟信号的频率波动或不稳定性，而相位噪声是指时钟信号中相位的随机波动。
在采样系统中，时钟抖动和相位噪声会对其性能产生一定的影响。
首先，我们来看时钟抖动对采样系统的影响。
时钟抖动可能导致时间间隔的不准确性，从而使得采样时间点存在偏差，进而导致采样结果的失真。
时钟抖动会引入抖动噪声，使得采样信号的频谱产生扩展。
当时钟抖动频谱与被采样信号的频谱重叠时，抖动噪声就会造成重叠失真。
此外，时钟抖动还会导致采样间隔的不稳定性，进而影响采样系统的稳定性和性能。
为了降低时钟抖动的影响，可以采用低抖动时钟源、时钟锁相环等技术手段。
其次，相位噪声也会对采样系统产生影响。
相位噪声会引入相位抖动，使得采样时钟信号的相位发生随机变化。
相位抖动会使得采样时钟与被采样信号的相位不匹配，进而导致采样结果的失真。
与时钟抖动类似，相位噪声也会使得采样信号的频谱产生扩展，从而引入抖动噪声和重叠失真。
为了降低相位噪声的影响，可以采用相位锁定环、数字时钟恢复等技术手段。
总的来说，时钟抖动和相位噪声共同对采样系统产生影响。
它们会引入采样误差，使得采样结果发生畸变、频谱扩展、信噪比下降等问题。
尤其是当时钟抖动和相位噪声达到一定水平时，会导致采样系统无法正常工作。
因此，在设计采样系统时，需要选择合适的时钟源，并采取相应的电路和算法措施，以降低时钟抖动和相位噪声的影响。
总结起来，时钟抖动和相位噪声对采样系统的影响主要体现在频谱扩展、抖动噪声、重叠失真等方面。
为了降低其影响，应选择低抖动时钟源，采用锁相环、相位锁定环等技术手段，并加强对时钟信号的稳定性和准确性的控制。
只有有效地控制时钟抖动和相位噪声，采样系统才能获得更好的性能和更准确的采样结果。
时钟抖动和相位噪声对数据采集的影响
Ｋｅ ｒ ｓ ｃｏ ｋｊｔｅ ；ｐ ａ ｅｎ ｉｅ ｙｗｏｄ ： ｌｃ ｉ ｒ ｈ ｓ ｏｓ ；Ａ／ ｃ ｎ ｅｔｒ ｉｎ ｌｔ— ｏｓ ａｉ ｔ Ｄ ｏ ｖｒｅ ；ｓｇ ａ—Ｏ ｎ ｉｅｒｔ ｏ；ｓ ｍｐｉｇｃｏ ｋ ａ ｌ ｌｃ ｎ
钟 的相位 噪 声 的 要 求 ， 给 出 了相 关 的仿 真结 果 并
（ 国 电子 科 技 集 团公 司 第 三 十 八 研 究 所 ， 徽 合 肥 ２ ０ ８ ） 中 安 ３ ０ ８
摘 要 ：随 着采 样 频 率和 Ａ Ｄ 变换 器位 数 的增 加 ， ／ 时钟 抖 动 和 相 位 噪 声 对 数 据 采 集 系统 性 能 的 影 响 更
加 显 著 。从 相 位 噪 声 的 双 边 带 功 率 谱 密度 出发 ， 细 分 析 了相 位 噪 声 和 周 期 间抖 动之 间 的联 系 ， 出 了相 详 指 位 噪 声 的 不 同频 段 对 周 期 间抖 动 的 影 响 ， 论 了数 据 采 集 信 噪 比 与 时钟 抖 动 和 相 位 噪 声之 间的 关 系； 通 讨 并
和试验 数据 。
２ 时钟 抖 动 和 相 位 噪声 之 间 的联 系
时 钟 的抖 动是 一 个 时域 的概 念 ， 般 可 以分 一
为长周 期抖 动 、 方 根 抖 动 和周 期 间抖 动 （ ｙｌ 均 Ｃ ｃｅ — ｔ— ｙ ｌ Ｊｔ ｒ 等 。对 于 应 用 于数 据 采 集 系 统 的 ｏＣ ｃ ｉ ｅ） ｅ ｔ 采 样时钟 ， 一般 关 注 的是 它 的周 期 间抖 动 ， 即时 钟
Ａｂｔａ ｔ Ｔｈ ｆｅ ｔｏ ｌｃ ｉ ｅ ｎ ｈ ｓ ｏｓ ｎ ｄ ｔ ｃ ｕｓｔ ｎｓ ｓｅ ｐ ｒｏ ｍａ ｃ ｓｍｏ ｅｐｏ ｓｒｃ ： ｅｅｆｃ ｆｃｏ ｋｊ ｔｒａ ｄ ｐ ａｅｎ ｉｅｏ ａａａｑ ｉｉｏ ｙ ｔｍ ｅ ｆｒ ｎ ｅｉ ｒ ｒ — ｔ ｉ
时钟的抖动及相噪分析
时钟的抖动及相噪分析动测量一直被称为示波器测试测量的最高境界。
传统最直观的抖动测量方法是利用余辉来查看波形的变化。
后来演变为高等数学概率统计上的艰深问题，抖动测量结果准还是不准的问题就于是变得更加复杂。
时钟的特性可以用频率计测量频率的稳定度，用频谱仪测量相噪，用示波器测量TIE抖动、周期抖动、cycle-cycle抖动。
但是时域测量方法和频域测量方法的原理分别是什么? TIE抖动和相噪抖动之间的关系到底是怎么推导的呢? ScopeArt先生就常遇到类似的问题，为此，特向本文作者主动邀稿。
作者是高人，但很低调。
他为此文花费了很多时间，最终奉献给大家的这篇文章很干货。
希望对仍然纠结在抖动的迷雾中的朋友们有所启发。
抖动是衡量时钟性能的重要指标，抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。
这个短期偏移在时域的表现形式为抖动(下文的抖动专指时域抖动)，在频域的表现形式为相噪。
本文主要探讨下时钟抖动和相噪以及其测量方法，以及两者之间的关系。
1、抖动介绍抖动是对时域信号的测量结果，反映了信号边沿相对其理想位置偏离了多少。
抖动有两种主要成分：确定性抖动和随机抖动。
确定性抖动是可以重复和预测的，其峰峰值是有界的，通常意义上的DJ是指其pk-pk值;随机抖动是不能预测的定时噪声，分析时一般使用高斯分布来近似表征，理论上可以偏离中间值无限大，所以随机抖动是没有峰到峰边界的，通常意义上的RJ指标是指其RMS值，可以根据其RMS值推算其在一定误码率时的值。
目前最常用的分析方法是使用双狄拉克模型。
该模型假定概率密度函数两侧的尾部是服从高斯分布的，高斯分布很容易模拟，并且可以向下推算出较低的概率分布。
总抖动是RJ和DJ概率密度函数的卷积。
但是，业界对于高斯分布能否精确地描绘随机抖动直方图的尾部还存在争议。
真正的随机抖动是遵守高斯分布的，但实际的测量中多个低幅度的DJ会卷积到一个分布函数，这导致测量出的概率密度分布的中心接近高斯分布，而尾部却夹杂了一些DJ。
编码器轴系晃动对测角精度影响分析
编码器轴系晃动对测角精度影响分析光电轴角编码器是一种集光机电于一体的高精度角位移传感器，测角原理主要是利用码盘与狭缝发生相对运动而产生莫尔条纹，对径读取莫尔条纹电信号然后进行电子学细分，得到测角精度。
但是码盘工作时作为轴系的一部分会产生晃动误差，会直接影响到电信号的质量，从而影响编码器的测角精度。
轴系晃动误差的数学模型可以用傅里叶谐波分析进行定量描述，目前具有多种方法对轴系晃动误差进行检测[2-4]，利用目前的传感器集成技术可以将轴系晃动检测集成到编码器内部，实时测出轴系晃动并补偿编码器的测角误差，同时可以开发在线检测系统对测角误差进行修正，以提高编码器的精度等级。
通过研究编码器轴系晃动和测角误差之间的数学关系，可以提供一种相关仪器的精度补偿方法。
1编码器轴系的典型结构形式典型的光电编码器结构如图1所示，基本组成包括：主轴、轴承及轴套组成的轴系，固定连接在主轴上的动光栅，与轴套相对固定的指示光栅，发光器件以及对应位置的接收器件。
光信号通过动光栅和指示光栅的相对运动产生莫尔条纹，接收到经过光栅码道调制的莫尔条纹信号再进行电子学处理，得到精确的角度位置信息。
由于动光栅上刻划的编码对应着角度位置，而动光栅与主轴固定连接，主轴的晃动直接影响编码的窜动，也就是莫尔条纹的信号变化，最终影响角度位置的准确性，也就是说编码器轴系的误差直接影响其输出角度的精度。
一般小型整体式光电编码器的轴系使用的是标准滚动球轴承，轴系精度由球轴承旋转精度及安装误差决定，安装误差通过控制轴向和径向的游隙来减小，而轴承本身的旋转精度由制造误差（轴承内环的径向跳动、滚动体圆度、轴承外环的径向跳动等）因素影响，而且在回转运动过程中有一定的周期性，属于系统随机误差。
2傅里叶谐波分析的轴系误差的数学模型由于轴系误差来源中包含轴承带来周期性系统误差，可以利用傅里叶谐波分析方法分离出实际的轴系晃动误差值。
假设理论的误差函数为F（φ），φ为误差相对应的角度位置，则F（φ）展开成傅里叶级数形式为傅里叶级数各次分量代表了对应的级次谐波，k=1时为基谐波，k=2时为二次谐波。
时钟抖动的4大根本原因及3种查看途径
时钟抖动的4大根本原因及3种查看途径时钟接口阈值区间附近的抖动会破坏ADC的时序。
例如，抖动会导致ADC在错误的时间采样，造成对模拟输入的误采样，并且降低器件的信噪比（SNR）。
降低抖动有很多不同的方法，但是，在get降低抖动的方法前我们必须找到抖动的根本原因！时钟抖动，why？时钟抖动的根本原因就是时钟和ADC之间的电路噪声。
随机抖动由随机噪声引起，主要随机噪声源包括· 热噪声(约翰逊或奈奎斯特噪声)，由载流子的布朗运动引起。
· 散粒噪声，与流经势垒的直流电流有关，该势垒不连续平滑，由载流子的单独流动引起的电流脉冲所造成。
· 闪烁噪声，出现在直流电流流动时。
该噪声由携带载流子的半导体中的陷阱引起，这些载流子在释放前通常会形成持续时间较短的直流电流。
· 爆裂噪声，也称爆米花噪声，由硅表面的污染或晶格错位造成，会随机采集或释放载流子。
查看时钟信号噪声，how？确定性抖动由干扰引起，会通过某些方式使阈值发生偏移，通常受器件本身特性限制。
查看时钟信号噪声通常有三种途径：时域、频域、相位域。
咳咳，敲黑板划重点，以上三种途径的具体方法如下↓↓↓时域图图1. 抖动的时域图时钟抖动是编码时钟的样本（不同周期）间的变化，包括外部和内部抖动。
抖动引起的满量程信噪比由以下公式得出举个栗子，频率为1 Ghz，抖动为100 FS均方根值时，信噪比为64 dB。
在时域中查看时，x轴方向的编码边沿变化会导致y轴误差，幅度取决于边沿的上升时间。
孔径抖动会在ADC输出产生误差，如图2所示。
抖动可能产生于内部的ADC、外部的采样时钟或接口电路。
图2. 孔径抖动和采样时钟抖动的影响图3显示抖动对信噪比的影响。
图中显示了5条线，分别代表不同的抖动值。
x轴是满量程模拟输入频率，y轴是由抖动引起的信噪比，有别于ADC总信噪比。
图3. 时钟抖动随模拟信号增大而提升信噪比由抖动引起的信噪比和有效位数(ENOB)的关系由以下公式定义：SNR = 6.02 N + 1.76 dB其中N =有效位数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第５期郁发新’，许小林等：采样时钟抖动对伪码测距精度的影响１０８５
中频频率越大，测距精度越低．这是因为中频越大，采样时钟抖动产生的噪声越大，通过码跟踪环最终影响到测距精度．但通过降低中频频率提高测距精度的手段是有限的，中频选择不能任意小，它必须满足欠采样定理条件制约．
４结论
本文分析了Ａ／Ｄ采样时钟抖动对伪码测距精度的影响．研究表明采样时钟抖动在伪码测距处理过程中的噪声模型符合高斯加性白噪声；时钟抖动噪声能够影响伪码跟踪环跟踪性能，导致伪码再生定时误差，从而影响伪码测距精度．仿真分析进一步发现，降低采样时钟抖动方差，能够显著提升伪码测距精度；在同一采样时钟抖动方差情况下，提高Ａ／Ｄ采样位数和降低中频频率也能改善伪码测距精度．
参考文献：
［１］ＢｅｍｅｒＪＢ，Ｉ。
ａｙｌａｎｄＪＭ，ＫｉｎｍａｎＰｗ，ａｎｄｓｍｉｔｈＪＲＲｅ—ｇｅｎｅｒａｔｉｖｅＰｓｅｕｄｏ＿ＮｏｉｓｅＲａｎｇｉｎｇｆｏｒＤｅｅｐ＿ＳｐａｃｅＡｐｐｌｉｃａｔｉｏｎｓ［Ｒ］．ＴＭｏＰｒｏｇｒｅｓｓＲｅｐｏｒｔ４２—１３７，ＪｅｔＰｒｏｐｕｌｓｉｏｎＬａｂｏｒａｔｏ—ｒｙ，Ｐａｓａｄｅｎａ，Ｃ八Ｍａｙ１５，１９９９．
［２］Ｐｓｅｕｄｏ－Ｎｏｉｓｅ（ＰＮ）Ｒａｎｇｉｎｇｓｙｓｔｅｍｓ［Ｒ］．ＣＣｓＤＳ４ＸＸ１一ｗ一１ＷＨＩＴＥＢ００Ｋ，ｏＣＳＤ＆ＦａＵ２００５．
［３］ＢｅｍｅｒＪＢ，Ｋａｙａｌａｒｓ，ａ１１ｄＰｅｒｒｅｔＪ，ＴｈｅＮＡＳＡｓｐａｃｅｃｒａｆｔＴｒａｎｓｐｏｎｄｉｎｇＭ［ｏｄｅｍ［ｃ］／／ＡｅｒｏｓｐａｃｅｃｏｎｆｅｒｅｎｃｅＰｒｏｃｅｅｄ一
郁发新（１９７５一），男，博士后，本科、硕士、
博士毕业于哈尔滨工业大学，现在浙江
大学从事博士后工作．主要研究方向为
数字信号处理、皮卫星系统和雷达系统
设计，ｆＸｙｕ＠ｚｊｕｅ札ｚｊｕ．ｅｄｕ．ｃｒＬ
ｍｇｓ，２０００ＩＥＥＥ．ＺＯＯＯ（３）：１９５一Ｚ０９．
［４］ｓｉｍｏｎｅＩ。
，ＧｅｌｆｕｓａＤ，ｃｏｃｃｈｉｓ，ＣｏｍｐａｒｉｎｉＭｃ，ＦｉｏｒｅＤ，Ｐｉ一
１０ｎｉＶ，ＲａｐｐｏｓｅｌｌｉＡ，ａｎｄＣａｐａｎｎｏｌｏＭ．ＡＮｏｖｅｌＤｉｇｉｔａｌＰｌａｔ—ｆｏｍｆｏｒＤｅｅｐｓｐａｃｅＴｒａｎｓｐｏｎｄｅｒｓ：ｔｈｅＲｅｃｅｉｖｅｒｓｉｄｅ［ｃ］／／
２００４ＩＥＥＥＡｅｍｓｐａｃｅＣｏｎｆｅｒｅｎｃｅＰｒｏｃｅｅｄｉｎｇｓ，ＢｉｇＳｋｙ．２００４（２）：１４３２—１４４５．
［５］ＢｅｍｅｒＪＢ２１４一Ｐｓｅｕｄｏ－ＮｏｉｓｅａｎｄＲｅｇｅｎｅｒａｔｉｖｅＲａｎｇｉｎｇ［Ｍ］．
ＤＳＭＳＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＩ。
ｉｎｋＤｅｓｉｇｎＨａｎｄｂｏｏｋ，ＪｅｔＰｒｏ—ｐｕｌｓｊｏｎＬａｂｏｒａｔｏｒｙ，Ｐａｓａｄｅｎａ，ＣＡ，Ｍａｒｃｈ３】，２００４．
［６］ＢｏｓｃａｇｌｉＧ，ＶｉｓｉｎｔｉｎＭ，ａｎｄＶａｓｓａｌｌｏＥ．ＲｅｃｉｐｒｏｃａｌＩｎｎｕｅｎｃｅｂｅｔｗｅｅｎＲａｎｇｉｎｇＣｏｄｅｓａｎｄＴｃ／ＴＭ（ＡＩ—０４一０８）［ｃ］／／ｃｃｓＤＳＦａｌｌＭｅｅｔｉｎｇ，Ｄａｒｍｓｔａｄｔ，Ｎｏｖｅｍｂｅｒ２００５，ＳＬ孓ＲＮＧ０５—０６．［７］Ａｄｖａｎｃｅｄ０ｒｂｉｔｉｎｇＳｙｓｔｅｍ，ＮｅｔｗｏｒｋｓａｎｄＤａｔａＩ。
ｉｎｋ：Ｓｕｎｌｍａ—ｒｙｏｆＣ０ｎｃｅｐｔ，Ｒａｔｉｏｎａｌｅａｎｄ
Ｐｅｒｆｏｍａｎｃｅ［Ｍ］．ＧｒｅｅｎＢ００ｋＩｓｓｕｅ．１９９２，８７—９３．
［８］郑伟，金仲和，李灵敏．新型星载ｓ波段测控应答机的实现口］．宇航学报，２００４（９），２５（５）：５２６—５３０．
［９］ＢｒａｎｎｏｎＢＡｐｅｒｔｕｒｅＵｎｃｅｒｔａｉｎｔｙａｎｄＡＤｃｓｙｓｔｅｍＰｅｒｆｏｒｍ—ａｎｃｅ［ＥＢ／０Ｉ．］．Ｈｔｔｐ：／／Ⅵｎｖ、矿．ａｎａｌｏｇ．ｃｏｍ／ｌｉｂｒａｒｙ／ａｐｐｈｃａ—ｔｉｏｎｎｏｔｅｓ／ａｐｐｌｉｃａｔｉｏｎｎｏｔｅｓ．ｈｔｍｌ／ａｎ一５０１．ｐｄｆ．
［１０］ＢｏｓｃａｇｌｉＧ，ｓｉｎｌｏｎｅＬ，ａｎｄＧｅｌｆｕｓａＤ．ＲｅｐｏｒｔｏｎＡｃｑｕｉｓｉｔｉｏｎＴｅｓｔＲｅｓｕｌｔｓｏｎＢｅｐｉＣｏｌｏｍｂｏＢｒｅａｄｂｏａｒｄｆｒｏｍ１０ｄＢＨｚ
（ＴＢＣ）ｔｏ２７ｄＢＨｚｆｏｒｔｈｅ３ＴａｕｓｗｏｒｔｈｅＳｃｈｅｍｅｓＩｄｅｎｔｉｆｉｅｄ
［Ｃ］／／ＣＣＳＤＳＦａｌｌ２００４．
［１１］ｓｉｍｏｎｅＬ，ＧｅｌｆｕｓａＤ，ａｎｄｃｏｍｐａｒｉｎｉＭｃ．ｏｎ—ＢｏａｒｄＲｅｇｅｎ—ｅｒａｔｉｖｅＲａｎｇｉｎｇＣｈａｎｎｅｌ：Ａｎａｌｙｓｉｓ，ＤｅｓｉｇｎａｎｄＴｅｓｔＲｅｓｕｌｔｓ
［ｃ］／／３ｒｄＥＳＡｗｏｒｋｓｈｏｐｏｎＴＴｃｆｏｒＳｐａｃｅＡｐｐＩｉｃａｔｉｏｎｓ，
ＥＳ（咒，Ｓｅｐｔｅｍｂｅｒ
２００４．。