一种采用增益增强方法的CMOs全差分运算放大器_图文(精)
一种高增益CMOS全差分运算放大器的设计
邮局订阅号：82-946360元/年技术创新电子设计《PLC 技术应用200例》您的论文得到两院院士关注一种高增益CMOS 全差分运算放大器的设计Design of a High-gain CMOS Fully Differential Operational Amplifier(江南大学)李杨先顾晓峰浦寿杰LI Yang-xian GU Xiao-feng PU Shou-jie摘要:设计了一种用在高精度音频Σ-ΔA/D 转换器中的高增益CMOS 全差分运算放大器。
该运算放大器采用了套筒式共源共栅结构和开关电容共模反馈电路。
通过分析和优化电路性能参数,实现了高增益和低功耗。
采用SMIC 0.35μm CMOS 工艺,经Spectre 仿真验证,电路在3.3V 电源电压和2.6pF 负载电容条件下,单位增益带宽为110MHz,开环直流电压增益达76dB,功耗为1.4mW 。
关键词:运算放大器;套筒式共源共栅;高增益;A/D 转换器中图分类号:TN402文献标识码:AAbstract:A high -gain CMOS fully differential operational amplifier has been designed for the application to high -resolution audio Σ-ΔA/D converters.The telescopic cascade structure and the switched capacitor common -mode feedback circuit were adopted in this operational amplifier.High gain and low power dissipation were achieved by analyzing and optimizing the circuit parameters.The Spectre simulation using SMIC 0.35μm CMOS process shows that,with 3.3V power voltage and 2.6pF capacitor load,the circuit has a unity-gain bandwidth of 110MHz,an open-loop gain of 76dB and a power dissipation of 1.4mW.Key words:Operational amplifier;Telescopic cascade;High-gain;A/D converter文章编号:1008-0570(2009)10-2-0207-031引言运算放大器作为模拟系统和混合信号系统中的一个重要电路单元,广泛应用于数/模与模/数转换器、有源滤波器、波形发生器和视频放大器等各种电路中。
全差分CMOS运算放大器的设计毕业设计
CMOS运算放大器的设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：日期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
作者签名：日期：年月日导师签名：日期：年月日目录第一章绪论 (7)1.1设计平台及软件介绍 (7)1.1.1PSPICE简介 (7)1.1.2 L-Edit简介 (7)1.1.3 Cadence OrCAD Capture简介 (7)1.2 设计方法 (8)1.2.1CMOS运算放大器设计方法 (8)1.2.2运算放大器的性能优化 (8)第二章全差分运算放大器基础 (10)2.1 MOS器件基本特性 (11)2.1.1 MOSFET的结构和大信号特性 (11)2.1.2 MOSFET的小信号模型 (12)2.2运算放大器概述 (13)2.3全差分运算放大器特点 (14)第三章CMOS模拟运放设计 (16)3.1设计目标 (16)3.2电路结构分析 (16)3.3.1 输入级设计 (18)3.3.2电流镜电路 (18)3.3.3偏置电路 (19)3.3.4 输出级 (20)3.3.5 整体电路 (20)第四章运放参数的模拟与测量 (22)4.1瞬态分析 (22)4.2 温度特性 (23)4.3输出阻抗 (24)4.4交流特性分析 (25)5.1版图设计基础 (26)5.1.1设计流程 (26)5.1.2 L-edit中的版图设计 (27)5.2 版图设计 (28)5.3版图参数的提取并仿真 (29)5.3.1版图参数的提取和修改 (29)5.3.2电路仿真 (29)第六章总结 (31)【参考资料】 (32)附录： (33)一、Pspice仿真代码： (33)1、原理层次仿真代码（偏置电压由直流电压直接替代） (33)2、MOS分压电路中MOS宽长比确定电路 (35)3、最终Pspice仿真代码 (35)二、版图生成代码 (37)三、版图修改代码 (40)第一章绪论1.1设计平台及软件介绍1.1.1 PSPICE简介PSPICE是由SPICE（Simulation Program with Intergrated Circuit Emphasis）发展而来的用于微机系列的通用电路分析程序。
一种带有增益提高技术的高速CMOS运算放大器设计
一种带有增益提高技术的高速CMOS运算放大器设计宋奇伟;陆安江;张正平【摘要】设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。
主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线（Pipelined）ADC的运放。
设计基于SMIC 0.25μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。
仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。
%A fully differential opamp used in a high speed ADC was designed.The main amplifier is a folded cascode amplifier with SC CMFB.The opamp can be used in a 12 bit、100MS/s high speed Pipelined ADC with gain boosting and the triple-branch current reference technique.The operational amplifier is implemented in a standard 0.25 μm CMOS process,simulated with Spectre under Cadence.With 2.5 V power supply and 2 pF load capacitance has a DC gain of 124 dB,a unity gain bandwidth of 720MHz,Slew Rate of 885 V/μs,4 ns settling time and 153dB CMRR.【期刊名称】《电子设计工程》【年(卷),期】2012(020)010【总页数】4页(P1-4)【关键词】运算放大器;折叠式共源共栅;高速度;增益提高;三支路电流基准【作者】宋奇伟;陆安江;张正平【作者单位】贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025;贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025;贵州大学贵州省微纳电子与软件技术重点实验室,贵州贵阳550025【正文语种】中文【中图分类】TN722.7随着当今集成电路技术遵从摩尔定律的快速发展，在深亚微米级甚至纳米级工艺下电源电压及MOS管特征尺寸不断降低，器件的诸多性能已达到瓶颈。
全差分CMOS运算放大器的设计
全差分CMOS运算放大器的设计全差分CMOS运算放大器（Fully Differential CMOS Operational Amplifier）是一种常用于模拟、混合信号和通信电路中的放大器。
全差分运算放大器结合了差分放大器和普通运算放大器的优点，具有更好的共模抑制、抗干扰能力和更高的增益。
1.设计差动放大器：差动放大器是全差分CMOS运算放大器的核心部分，其一般由两个输入差分对和一个负载电阻组成。
在设计差动放大器时，首先需要确定放大器的增益、带宽和功耗等要求。
然后，选择适当的晶体管尺寸和偏置电流来满足这些要求。
2.设计电流镜：电流镜主要用于稳定差动放大器的工作点。
常用的电流镜电路有P型电流镜和N型电流镜。
在设计电流镜时，需要考虑放大器的输入阻抗、输出阻抗和功耗。
3.设计共模反馈电路：共模反馈电路主要用于提高全差分CMOS运算放大器的共模抑制比。
在设计共模反馈电路时，需要确定合适的电压分压比例和电容值，以及选择合适的晶体管尺寸和偏置电流。
4.偏置电流源设计：5.电源设计：6.输入和输出接口设计：7.稳定性分析和优化：在设计全差分CMOS运算放大器时，还需要进行稳定性分析和优化。
常用的稳定性分析技术有迭代法、校正法和频率响应法。
稳定性优化技术有补偿电容法、极点分布法和增益调整法。
8.仿真和验证：最后，设计完成的全差分CMOS运算放大器需要进行仿真和验证。
常用的仿真和验证工具有SPICE软件、电路仿真器和实验测量仪器。
通过仿真和验证，可以评估放大器的性能和电路的可靠性。
最后，需要注意的是，在进行全差分CMOS运算放大器的设计时，应遵循设计规范和标准，如功耗规范、电压规范和噪声规范，以确保设计的可靠性和一致性。
同时，应密切关注工艺制程、温度变化等因素对电路性能的影响，并进行相应的校准和补偿。
增益数字可调的全差分射频CMOS驱动放大器[发明专利]
![增益数字可调的全差分射频CMOS驱动放大器[发明专利]](https://img.taocdn.com/s3/m/e59f4b30ce2f0066f4332280.png)
专利名称：增益数字可调的全差分射频CMOS驱动放大器专利类型：发明专利
发明人：徐萍,蒋颖丹,赖宗声,胡晓,黄飞,任旭,张润曦
申请号：CN201010103629.0
申请日：20100201
公开号：CN102142821A
公开日：
20110803
专利内容由知识产权出版社提供
摘要：本发明提供了一种全差分驱动放大器，该驱动放大器在传统驱动放大器的基础上，将驱动放大器的输入级再添加N个并行排列的输入晶体管，即输入级由N+1个并行排列的晶体管构成。
这N+1个并行排列的输入管的工作状态通过N+1个控制端口进行控制，从而实现增益多级数字可调。
申请人：华东师范大学
地址：200062 上海市普陀区中山北路3663号
国籍：CN
代理机构：上海麦其知识产权代理事务所(普通合伙)
代理人：董红曼
更多信息请下载全文后查看。
高增益CMOS全差分运放的研究和设计
ｐｏｓｓｅｓｓｉｏｎ ｏｆ ｔｈｅ ｍａｒｋｅｔ ａｎｄ ｔｈｅｉｒ ｐｅｒｆｏｒｍａｎｃｅ ａｒｅ ｉｎ ｈｉｇｈ ｃｈａｌｌｅｎｇｅ．Ｔｏ ｓｏｌｖｅ ｔｈｉｓ ｐｒｏｂｌｅｍ，ｗｅ ｈａｄ ｔｏ ｔａｋｅ ｃａｒｅ ｉｎ ｓｕｃｈ ａｓｐｅｃｔ ａｓ ｃｉｒｃｕｉｔ ｓｔｒｕｃｔｕｒｅ、ｍａｔｅｒｉａｌ、ｔｅｃｌｍｏｌｏｇｙ．
ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ｗｉｌｌ ｅｎｈａｎｃｅ ｔｈｅ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｅ ｓｙｓｔｅｍ．Ｎｏｗ，ｔｈｅ ｒｅｓｅａｒｃｈ
ｆｏｃｕｓ ｏｎ ｔｈｅ ｈｉｇｈ ｓｐｅｅｄ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｌｏｗ ｐｏｗｅｒ ｄｉｓｓｉｐａｔｉｏｎ，ｗｈｉｃｈ ａｒｅ ａｐｐｒｏｐｒｉａｔｅ ｄｏｍａｉｎｓ ｗｅ ｃａｎ ｍａｋｅ ｂｒｅａｋｏｕｔ．
１．３本文的工作以及文章组织
本文就是对工作在３Ｖ的运放放大电路进行研究，并分析各类 运放的性能指标。按照所提出的性能指标选择电路结构，这里我们 采用的是运算放大电路中的套筒式（ｔｅｌｅｓｃｏｐｉｃ）结构。通过对其性 能的分析，并进行器件参数上的优化，设计出一个增益在７８ｄＢ， 功耗只有ｌ ５ｒｏＷ的运算放大器单元，基本能够满足了设计的要求， 最后在ＣＡＤＥＮＣＥ上画出版图。
这里我们具体的介绍一下目前运放的性能中一些重要的指标参 数，主要有开环增益、单位增益带宽、输出摆幅、建立时间、噪声等。 在后面的设计中，我们将进一步说明对每个参数的取舍以及折中的处 理办法。
一种改进的增益增强共源共栅放大器的设计
一种改进的增益增强共源共栅放大器的设计马磊;原义栋;张海峰【摘要】设计了一种适用于流水线A/D转换器的全差分跨导放大器,通过采用单端放大器的增益增强方法,使运算放大器即具有较高的直流增益,又有较小的面积及较好的版图匹配性.通过对普通开关定容共模负反馈电路的改进,改善了建立时间减小了放大器输出共模的抖动.电路采用SMIC 0.18 μm CMOS工艺,并在Cadence下对电路及版图进行了仿真,结果表明:小信号低频电压增益119.3 dB;单位增益带宽378.1 MHz;相位裕度60°.%In this paper, a full differential transconductance amplifier suitable for pipelined ADC is presented. The gain-boost method of the single-ended gain-boost amplifier makes the operation amplifier have a high DC gain , smaller area and better territory match in layout. By using improved CMFB circuit, the settling time and jitter of output common-mode voltage are decreased. The whole circuit was simulated with SMIC 0. 18 μm CMOS technology. The result shows that DC-gain is 119. 3 dB, GBW is 378. 1 MHz and the phase margin is 60°.【期刊名称】《现代电子技术》【年(卷),期】2011(034)010【总页数】4页(P145-148)【关键词】流水线ADC;增益增强;跨导放大器;开关电容共模负反馈;版图【作者】马磊;原义栋;张海峰【作者单位】中国电力科学研究院通信与用电技术分公司,北京100192;中国电力科学研究院通信与用电技术分公司,北京100192;中国电力科学研究院通信与用电技术分公司,北京100192【正文语种】中文【中图分类】TN919-340 引言随着集成电路技术的不断发展，高性能的运算放大器广泛应用于各种电路系统中，它成为模拟和混合信号集成电路设计的核心单元电路，其性能直接影响电路系统的整体性能。
一种具有高增益和超带宽的全差分跨导运算放大器
0中国集成电路设计♦China lntegrated Circult一种具有高增益和超带宽的全差分跨导运算放大器罗杨贵1,曾以成1,邓欢2,唐金波21.湘潭大学物理与光电工程学院；2.湖南毂梁微电子有限公司摘要：基于GSMC0.18um CM OS工艺，设计了一种应用于12位ADC的全差分运算放大器。
为了提高增益,在套筒式共源共栅结构上运用了增益提高技术。
为了提高输入跨导，采用隔离效果更好的深N阱CMOS作为输入端，从而提升增益带宽。
为了降低功耗，利用单端放大器作为辅助运放。
整体电路结构简单优化。
仿真结果表明，运算放大器直流开环增益大于100dB，单位增益带宽大于800M H z,相位裕度大于70毅,完全满足目标ADC的性能要求，是一种新型且质量较高的运放，也可应用于其它场合。
关键词：增益提高；套筒式共源共栅；高增益带宽;深N阱中图分类号:TN432文献标识码:AA Fully Differential Transconductance Operational Amplifierwith high Gain and ultra GBWLUO Yang-gui,ZENG YirCheng1,DENG Huan2,TANG Jn-bo21.SchoolofPhysicsand Opibe]ectronics,X iangtan University;2.H unan Greai-Leo M icroe]ectronicsCO.LTDAbstract:Based on theGM SC0.18um CM OS process,a fuUy differentialoperationalam plifierlbr12-bitADC is designed.In orderto increase the gain,a gain-enhancing technique is used on the te]escopic cascode structure.In order to increase input transconductance,the deep N-W elltansistorwith better isolation function was used as the input,thereby to enhance the gain bandwidth.In order to reduce power consumption,a single-ended amplifier is used as an auxiliary operational amplifier.The overall circuit structure is simple and optimized.The simulation results show that the operational amplifier DC open-loop gain is greater than100dB,the unity gain bandwidth is greater than800MHz, and the phase margin is greater than70毅,which fully meets the performance requirements of ADC.It is a new and high-quality operational amplifier that can also be applied to other applications.Keywords:Gain enhancement;Telescopic cascode;High gain bandwidth;Deep N_well0引言模数转换器作为连接模拟信号与数字信号的桥梁，越来越显示出其重要性。
一种增益提升高速CMOS运算跨导放大器的设计
系数。
图５增益倍增
３．３共模反馈 共模反馈（ＣＭＦＢ）电路检测ＯＴＡ的共模输出 （Ｖｄ＋Ｖ以）／２和共模电压Ｖ伽。的误差。平衡时它们
。相等，这Ｈｆｆ＋Ｉ。＝Ｉ，，去Ｉ：＝Ｉ，＝Ｉ。当输出高于Ｖ咖时，平
一
＿
‘
衡被破坏，使流过Ｍ５，Ｍ８的电流增大，而Ｍ６、Ｍ７的
增益带宽 ３２０ＭＨｚ
相位裕度 压摆率
●
６５
＞２００Ｖ／ｕｓ
图７幅频特性曲线
参考文献
【１】Ｒａｚａｖｉ Ｂ：Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ ＣＭＯＳ Ｉｎｔｅｇｒａｔｅｄ Ｃｉ卜 ｃｕｉｔｓ［Ｍ］，Ｎｅｗ Ｙｏｒｋｓ，ＭｃＧｒａｗ－Ｈｉｌｌ，２００１． 【２】Ｒ．Ｊａｃｏｂ Ｂａｋｅｒ，Ｈａｒｒｙ Ｗ．Ｌｉ，Ｄａｖｉｄ Ｅ．Ｂｏｙｃｅ：ＣＭＯＳ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ，Ｌａｙｏｕｔ，ａｎｄ Ｓｉｍｕｌａｔｉｏｎ，Ｊｏｈｎ Ｗｉｌｅｙ
步骤 ｌ
关系／要求 摆率
２
输出偏臀电流
３
ＵⅢ（最大）
４
ＵⅢ（最小）
最，
６
“ 橱＾
ＣＭ
最大
７
输入
ＣＭ
９
功耗
设计公式／约束条件
Ｉ ３ＩＳＲｘＣ Ｌ
１ ７＝１ ２＝ｉ．２到１．５ｌＩ
２１；
ｓ ５２—Ｋ—Ｌ噶６ｐＶ ２ＳＤ５
２，９
。
．
乳Ｋ。矿２删；”１。
２，３
２
Ｋ。 ＿。々压也：
２，４
Ｒ
＿足，吒一％脾＋■，）２
ｔｅｒｓ
１ 引言
２运放拓朴结构的选择
随着电子技术的进步，数字电视也得到了迅猛 发展，其中数字编解码芯片是它的关键部分，而模数 转换芯片（ＡＤＣ）又是视频编解码芯片的核心之一， 也是其性能的主要限制之一。因此设计高性能的模 拟前端ＡＤＣ成为一种挑战。本文设计了一种１２ｂｉｔ， ８０ＭＨｚ采样速率的ＡＤＣ中采样保持电路的核心一 运算跨导放大器（ｏＴＡ）。
一种增益增强型套筒式运算放大器的设计
中 图 分 类 号 ：Ｔ ０ Ｎ４ １ 文 献 标 识 码 ：Ａ
Ｄｅ ｉｎ ｏ ａ ｎ－ｂ ｏ ｔ ｄ ｔ ｌ ｓ ｏ ｃ ｏ ｒ ｔｏ ｌ ａ ｌ ｉｒ ｓｇ ｆ ａ ｇ ｉ ｏ ｓ ｅ ｅｅ ｃ ｐｉ ｐｅ ａ ｉ ｎａ ｍｐ ｉ ｅ ｆ
ＯＴ ａ ｃ ｉｖ ０ ％ ｓ ｔ ｎ ｃ ｕ ａ ｙ ｗｉ ｉ ｓ Ａ ｃ ｎ ａ ｈ ｅ ｅ ０． ｌ ｅｔ ｇ ａ ｃ ｒ ｃ ｔ ｎ ４ ｎ ，ｗｈｃ ｅｓ ｔ ｅ ｅ ｉ ｎ ｇ ａｓ ｑ ｉ ｅ １ ｉ ｈ ｉｈ ｍｅ ｔ ｈ ｄ ｓｇ ｏ ｌ ｕ ｔ ｗ ｌ ． ｅ
Ａｐ ｉａ ｉｎ ｏ Ｉｔ ｒ ｔ ｄ Ｃｉ ｕｉ ｐｌ ｔ ｆ ｎｅｇ ａ ｅ ｒ ｔ ｃ ｏ ｃ ｓ
一
种增益增强型套筒式运算放大器 的设计
蔡 坤 明 ， 杞 鑫 。陶 吉 利 ， 扣 宝 何 ， 丁 （． 江 大 学 宁 波 理 工 学 院 ， 江 宁 波 ３５ １ ； １浙 浙 １２ １ ２ 浙 江 大 学 微 电 子 与 光 电 子 研 究 所 ， 江 杭 州 ３０ ２ ） ． 浙 １０ ７
２Ｉｓｔ ｅｏ ｃｏｌｃ ｏｉｓａｄ Ｏ ｔ ｌ ｔ ｎｃ，Ｚ ｅｉ ｇ Ｕ ｉ ｒｔ， ｎ ｚｏ １０ ７ Ｃ ｉａ ． ｔｕ ｆＭｉｒ ｅｔ ｎｃ ｎ ｐｏ ｅ ｒ ｉ ｎ ｉｔ ｅ ｒ ｅ ｃ ｏ ｓ ｈｊ ｎ ｎｖ ｓ ｙ Ｈａｇｈ ｕ ３０ ２ ， ｈｎ ） ａ ｅｉ
Ａｂ ｔ ｃ ：Ａ ｕ ｌ ｉ ｅ ｅ ｔ ｌ ｔｌ ｓ ｏ ｉ Ｏ Ａ ｓ ｄ ｎ ｉｈ ｓ ｅ ｄ ＡＤＣ ｗａ ｄ ｓｇ ｅ ｓｒ ｔ ａ ｆ ｌ ｄ ｆ ｒ ｎｉ ｅｅ ｃ ｐ ｃ Ｔ ｕ ｅ ｉ ａ ｈ ｇ ｐ ｅ ｙ ｆ ａ ｓ ｅ ｉｎ ｄ．Ｆ ｏ ｒｍ ｔ ｅ ＡＤＣ ’ ｄ ｓｇ ｐ ｃ ｉ ａｉｎ， ｈ ｓ ｅ ｉｎ ｓ ｅ ｉ ｃ ｔ ｆ ｏ
一种高增益宽带CMOS全差分运算放大器
ｃｏｎｌｂｍｉｎｇ ｔｈｅ ｓ仃ｕｃｔｌｌｒｅ Ｏｆｆｏｌｄｅｄ ｃａｓｃｏｄｅ、ｔｗｏ ｄ洎奄ｒｅｎｔｉａｌ－ｐａ趣ＣＭＦＢ ａＩｌｄ ｇａｉｎ－
ｂｏｏｓ锄ｇ ｔｅｃｈｎｉｑｕｅ．Ｔｈｅ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ ｉｓ ｄｅｓｉ弘ｅｄ ｉ１１ ＴＳＭＣ ０．２５叫ｌ ２Ｐ５Ｐ
ＣＭＯＳ ｐｒｏｃｅｓｓ ａｎｄ ｓｉｍｕｌａｔｅｄ ｗｉｍ ｃａｄｅｎｃｅ ｓｐｅｃ仃ｅ ｌｌＩｌｄｅｒ ｔｈｅ ｃｏｎｄｉｔｉｏｎ ｏｆ ２．５Ｖ ｓｉｎ百ｅ
ｃＭＯＳ全差分运算放大器。基于ＴＳＭｃ Ｏ．２５岫２Ｐ５Ｍ ｃＭＯＳ工艺，利用ｃａｄｅｎｃｅ
ｓｐｅｃ仃ｅ仿真工具分别对所设计的运放电路进行了仿真分析。结果表明，在２．５Ｖ的 单电源电压下，运算放大器的直流开环增益为１０４ｄＢ，单位增益带宽为３８５ＭＨｚ， 达到并超出了最初提出的增益和带宽的要求。论文还分析了一种电荷定标的Ｄ缓 转换器以及带自举开关的采样保持器原理，利用本文设计的全差分运算放大器作 为口核分别应用于一个８位的Ｄ／Ａ转换器和５０ＭｓＰＳ的采样保持器中，并取得了
叩ｅｒａｔｉｏｎａｌ锄ｐｌｉｆｉｅｒ、ｃｏｍｍｏｎ ｍｏｄｅ ｆｃｅｄｂａｃｋ ａ１１ｄ ｇａｉｎ．ｂｏｏｓｔｉｎｇ ｔｅｃｈｎｉｑｕｅ，ａｎｄ ｄｅｓｉ印
ａ ｃＭＯＳ ｆｈｌｌｙ ｄｉ船ｒｅｎｔｉａｌ ｏｐｅｒａｔｉｏｎａｌ锄ｐｌｍｅｒ ｗｉｔｈ ｈｉ幽ｇａｉｌｌ ａｎｄ ｗｉｄｅ ｂａｎｄ、Ⅳｉｄｔｈ ｂｙ
并基于ＴｓＭｃ ０．２５岫ｃＭＯｓ工艺的ｓⅡ讧３Ｖ３模型，利用Ｃａｄｅｎｃｅ ｓｐｅｃ仃ｅ工具对所设
计的电路进彳亍了仿真分析，其结果己满足并超出所设计的要求。 本文的结构就是按照作者在论文完成中的工作顺序进行安排的。 第二章，主要介绍了几种常用的ＣＭＯｓ全差分运算放大器结构以及共模反馈
一种全差动增益增强型跨导运算放大器
一种全差动增益增强型跨导运算放大器吴晓雷;龚敏;陈岚【摘要】设计了一种低电压全差动增益增强CMOS运算跨导放大器.主运放为一个P管输入的折叠式共源共栅结构,两个辅助运放被设计用来提升电路的输出阻抗和开环增益.主运放采用了一种改进的开关电容共模反馈电路,有更快的建立时间和更高的精度.电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计,1.8 V电压供电,仿真结果表明,运算放大器的开环直流增益为92.2 dB,单位增益带宽可达504 MHz.【期刊名称】《现代电子技术》【年(卷),期】2008(031)005【总页数】3页(P79-81)【关键词】跨导运算放大器;增益增强;全差动;开关电容共模反馈【作者】吴晓雷;龚敏;陈岚【作者单位】四川大学,物理科学与技术学院,四川,成都,610065;四川大学,物理科学与技术学院,四川,成都,610065;中国科学院,微电子研究所,北京,100029【正文语种】中文【中图分类】TN4021 引言在模拟集成电路设计领域，如在开关电容滤波器、AD转换器等电路中，运算跨导放大器(OTA)是十分重要的模块。
在运放的设计中，他的各项参数之间存在着折衷。
开环直流增益和单位增益带宽(GBW)是两个重要的参数，开环直流增益决定着运算放大器的精度，比如要保证增益误差在0.01%～0.1%以内，至少需要60～80 dB的低频增益;GBW则决定着运放的速度。
相对于单端输出的运放，全差动运放有以下优点[1]：对共模噪声的抑制；较大的输出摆幅；消除偶次谐波失真；在开关电容电路中可以通过增加一个开关消除电荷注入效应[2]。
因此尽管全差动运放需要额外的共模反馈(CMFB)电路来稳定输出电压，但目前高性能模拟电路仍大多采用全差动的工作方式。
在深亚微米设计中，沟道长度调制效应随着沟道长度的缩短越来越明显，使得器件的本征增益受到限制，而增益增强技术[3]可以有效提高运放的增益并且不会影响频率特性。
采样保持电路中全差分增益提高放大器设计
采样保持电路中全差分增益提高放大器设计钱黎明;魏敬和【摘要】介绍了一种全差分增益增强CMOS运算放大器的设计和实现.该放大器用于12位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路.为了实现大的输入共模范围,采用折叠式共源共栅放大器.主放大器采用开关电容共模反馈电路,辅助放大器则采用简单的连续时间共模反馈电路.该放大器采用CMOS 0.5 μm工艺,电源电压为3.3 V.Cadence Spectre仿真结果显示,在负载为6 pF的情况下,其增益为99 dB,单位增益带宽为318 MHz,相位裕度为53°.【期刊名称】《电子与封装》【年(卷),期】2017(017)009【总页数】4页(P19-22)【关键词】增益提高;共模反馈;采样保持电路【作者】钱黎明;魏敬和【作者单位】中国电子科技集团公司第五十八研究所,江苏无锡214072;中国电子科技集团公司第五十八研究所,江苏无锡214072【正文语种】中文【中图分类】TN752高清图像、视频处理芯片的快速发展对A/D的速度和精度要求越来越高，这直接转化为对运算放大器的要求。
A/D的采样速度取决于运算放大器的建立时间(Settling Time)，建立时间取决于摆率(Slew Rate,SR)和运放的增益带宽积(GainBandwidth,GBW)。
A/D的采样精度要求运算放大器具有高直流增益。
而随着工艺尺寸和电源电压的不断降低，普通运算放大器大概能实现50～60 dB的直流增益。
而一些高精度A/D要求放大器的直流增益为90 dB以上,两级放大器虽然能实现较高的增益，但其功耗太大，并且速度也很难满足要求。
增益提高运算放大器是将共源共栅电流源中通过增加反馈放大器而提高输出阻抗的思想应用到运放中。
这使得即使亚微米工艺制备的运放其增益也可以达到90 dB以上。
增益提高运算放大器如图1所示，该结构的运放提高增益的思想是在共源共栅电流源中增加反馈放大器而提高输出阻抗，从而大大增加了增益，在深亚微米工艺制程中其增益可以达到90 dB以上。
一个用于14位采样保持电路的全差分增益增强放大器的分析和设计
一个用于14位采样保持电路的全差分增益增强放大器的分析和设计杨鑫;李挥【摘要】介绍了一种全差分增益增强CMOS运算放大器的设计和实现.该放大器用于14位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路.为了实现大的输入共模范围,采用折叠式共源共栅放大器.主放大器采用开关电容共模反馈电路在获得大输出摆幅的同时降低了功耗.辅助放大器则采用简单的连续时间共模反馈电路.该放大器采用UMC Logic 0.25 μm工艺,电源电压为2.5 V.Hspice仿真结果显示,在负载为15 pF的情况下,其增益为104 dB,单位增益带宽为166 MHz.【期刊名称】《现代电子技术》【年(卷),期】2006(029)016【总页数】4页(P1-3,6)【关键词】CMOS;增益增强;开关电容共模反馈;模/数转换电路【作者】杨鑫;李挥【作者单位】北京大深圳研究生院,信息学院,广东,深圳,518055;北京大深圳研究生院,信息学院,广东,深圳,518055【正文语种】中文【中图分类】TN721.1无线通讯行业的发展对A／D的速度和精度要求越来越高，而这又直接转换为对运算放大器的要求。
A／D的速度和精度主要取决于运算放大器的瞬态响应能力。
高速度要求运算放大器有较高的单位增益频率和单极点建立模型；高精度要求运算放大器有高的直流增益。
而随着工艺尺寸和电源电压的不断降低，普通运算放大器大概能实现50～60dB 的直流增益。
而一些高精度A／D要求放大器的直流增益为100dB左右，两级放大器虽然能实现较高的增益，但其功耗太大，并且速度也很难满足要求。
K.Bult 在1990年提出的增益增强技术能够在不影响带宽和不显著增加功耗的前提下使运算放大器的开环直流增益提高几个数量级［1］。
单级放大器的结构主要有套筒式放大器和折叠式放大器，与前者相比，后者具有功耗大、折叠处寄生电容高等缺点，但他却具有较高输出电压摆幅，套筒式运算放大器多消耗一个过驱动电压，这在低压工艺中体现得越发重要。
全差分增益提高运算放大器的分析与设计
第28卷 第2期2005年6月电 子 器 件Chinese Journal of Elect ron Devices Vol.28 No.2J un.2005Analysis and Design of Fully Differential G ain 2Boosted OpampW A N G J i n 1,Q I U Yu 2li n 1,T I A N Ze21.I nstit ute of Microelect ronic of Chinese A cadem y of S ciences ,Bei j ing 100029,China;2.Depart ment of Elect ronic Science ,N ort hwestern Universit y ,X i ’an 710069,ChinaAbstract :The gain 2boosting technology is presented and analyzed.Wit h gain 2boosting ,a f ully differential gain 2boo sted telescopic cascode opamp is propo saled and designed.The main opamp is a f ully differential telescopic opamp and has a switched capacitor CM FB circuit.The boo sting opamp is a f ully differential fol 2ded cascode opamp and has a co ntinuous time CM FB circuit.The opamp is designed in SM IC 0.35μmixed 2signal CMOS p rocess wit h 3.3V power supply and achieved a dc gain of 129dB wit h a 161M Hz unity gain f requency.K ey w ords :f ully differential ,gain 2boo sted ;opamp EEACC :1220全差分增益提高运算放大器的分析与设计王 晋1,仇玉林1,田 泽21.中国科学院微电子研究所,北京,100029;2.西北大学电子科学系,西安,710069收稿日期:2004212203作者简介:王 晋(19732)男,博士研究生,主要从事模拟集成电路和混合集成电路设计,wangjin0215@ ;仇玉林(19422)男,研究员、博士生导师,wangjin0215@摘 要:通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。
一种用于开关电容积分器的高增益CMOS运算放大器
一种用于开关电容积分器的高增益CMOS运算放大器李坤1唐广21电子科技大学电子工程系，四川成都(610054)2电子科技大学电子工程系，四川成都(610054)E-mail：likun847@摘要：设计了一种用于开关电容积分器中的CM0S运算跨导两级放大器。
第一级运放采用一个P管输入的折叠式共源共栅结构，第二级采用单管共源结构，两级之间采用共源共栅电容密勒电容进行频率补偿。
全差分运放CMFB采用了开关电容共模反馈电路，稳定性好。
电路采用0.35mμ混合信号CM0S工艺设计，5V电压供电，仿真结果表明，运算放大器的开环直流增益为82dB，单位增益带宽126MHz。
关键词：跨导运算放大器；共源共栅密勒电容补偿；全差动；开关电容共模反馈1 引言开关电容积分器的设想主要起因于流过电阻器与开关电容的电荷相同，利用周期性的翻转电容形成等效电阻，实现了模拟信号的离散处理。
在现代信号处理中，由于 CMOS工艺中的电阻和电容的绝对容差大及面积上的约束，不能满足大多数信号连续处理的要求。
而开关电容电路具有准确的频率相应、良好的电压线性度和温度特性等特点，并易于与CMOS 工艺兼容，因此，∑∆ADC中的调制器主要使用开关电容电路来实现[1]。
因为调制器的性能决定了ADC的转换精度，作为调制器中的基本模块，积分器的设计更是至关重要。
而在多阶调制器的设计中，第一级积分器中运放是积分器中的重中之重，由于减少量化噪声泄漏的要求，需要运放的直流增益至少为80dB。
2 两级运放的设计运算放大器（简称运放）是模拟电路的一个基本的单元。
所谓全差分运放是指输入和输出都是差分信号的运放，它同普通的单端输出运放相比有以下几个优点：更低的噪声；较大的输出电压摆幅；共模噪声得到较好抑制；较好地抑制谐波失真的偶数阶项等。
所以高性能的运放多采用全差分形式。
由于需要运放的直流增益至少为80dB，本设计中采用两级结构的运放。
根据运放的性能指标要求，我们选择折叠－共源共栅OTA的结构，后面再加一级共源结构的输出级来实现上述性能。
一种全差分增益增强型运算放大器的设计
一种全差分增益增强型运算放大器的设计史志峰;王卫东【期刊名称】《电子器件》【年(卷),期】2015(000)001【摘要】A fully differential op-amp used in a high speed ADC is designed. This operational amplifier is consisted of a main OTA in folded cascade,four single-ended auxiliary OTA and a modified switched capacitor common mode feedback circuit. Gain-boosted technique has been introduced. Based on SMIC 0.18 μm,1.8 V process,Simulation has been run in Spectre under Cadence platform. The result shows that DC-gain of the amplifier is as high as 115 dB,unity-gain bandwidth is 805 MHz and the power consumption is 10. 5 mW. And it can reach an accuracy of 0.01% within 8 ns. This amplifier is specially used in a high speed pipelined ADC.%设计了一种用于高速ADC中的全差分运算放大器。
该运算放大器由主运放、4个辅助运放和一种改进型开关电容共模反馈电路组成,主运放采用折叠式共源共栅结构,并引入增益增强技术提高增益。
采用SMIC 0.18μm,1.8 V工艺,在Cadence电路设计平台中利用Spectre仿真,结果表明：运放增益达到115 dB,单位增益带宽805 MHz,而功耗仅为10.5 mW,运放在8 ns的时间内可以达到0.01%的建立精度,可用于高速高精度流水线( Pipelined) ADC中。