电子电工多功能数字计时器设计

1
二入与非门
74LS00
2
四入与门
74LS21
2
非门
CD4069
1
二入或门
74LS32
1
晶振
32768Hz
1
三极管（NPN）
8050
1
原理图：
六、实验感想
在实验中，我一开始就稳扎稳打，步步为营。首先是把正负极连到面包板上，我连好后，插好芯片，却没有直接进行下一步，而是用万用表的电压档测试芯片是否全部正常供电。经检查，我忘连了一处正极线。接下来的搭建也是依照这个思路，每连好一根导线，我都用万用表的欧姆档测试其连接是否正常，严防“虚接”。然后是显示屏显示出的数字不正确（显示的不是数字），经检查，是我把显示屏的三根线的位置连错了，而且是每个显示屏的那三根都连错了。完全的低级错误。最后，还算是挺顺利的，把实验完成了。
原理图：
3、译码显示电路
显示电路采用三片CD4511显示译码器和三个七段共阴LED显示管，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，然后用共阴极七段LED数码管进行显示。CD4511的输入端应与相应计数器的输出相连，而它的输出端应与数码管的管脚对应相连，而每个数码管对应接地管脚与地线还应连接一个300欧姆的电阻，以起保护作用。
6、报时电路
用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要
将各时刻各位对应的二进制码作如下图的比较：
时间（DEC）
分位（BIN）
秒十位(BIN)
秒个位（BIN）
9:53
1001
0101
0011
9:55
4、设计校分电路，在任何时候，拨动校分开关，可进行快速校分；
5、设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零；
6、系统级联调试，将以上电路进行级联完成计时器的所有功能；
7、可增加数字计时器附加功能，例如数字计时器定时功能、电路启停功能、电路采用动态显示等
三、实验原理图：
三．实验原理·····························2
四．单元电路设计及其电路图············2
1、信号发生电路·························2
2、计时电路·····························3
3、译码显示电路·························5
由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。
所用器件：一个10千欧的电阻，一个22uF的电容，一片74LS00，一片CD4069，以及直流电源。校分开关使用电表笔，需要时接通两端即开关闭合。
原理图：
七．实验中遇到的问题··················11
八．附录································12
1、工具及器件清单
2、各元件的引脚图及功能表
3、总电路逻辑图
4、参考文献
一、设计内容简介
运用所学集成电路的工作原理和使用方法，学会在单元电路的基础上进行小型数字系统设计。要求设计一个数字计时器，可以完成0分00秒~9分59秒的计时功能，并在控制电路的作用下具有开机清零、快速校分、整点报时功能。本设计采用中小规模集成电路实现，主要培养学生分析问题解决问题的能力，提高学生设计电路、调试电路的实验技能
所用器件：一个10千欧电阻，一个22uF的电容，一片CD4069以及5V的直流电源。
原理图：
5、校分电路
当校分电路打到“正常”状态时，计数器正常计数；当开关打到“校分”状态时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。校分电路的工作原理是：当校分开关在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。
南京理工大学
多功能数字计时器设计实验报告
作者:
印倩
学 号：
1104210310
学院(系):
电子工程与光电技术学院
专业:
电子信息工程
指导老师：
实验日期：2013.09.17
实验报告日期：2013.09.23
一．设计内容简及目的·····················1
二．设计要求·····························1
所用器件：
原理图：
4、清零电路
该电路具有开机清零和控制清零功能。其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能 （异步清零）。
1001
0101
0101
9:57
1001
0101
0111
9:59
1001
0101
1001
（1）将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3）
（2）将1中所得结果和分位的9（1001）与再和秒十位的5（0101）与，所得的结果和1KHz的信号与就可得到在9分53秒、9分53秒、9分57秒报出低音的驱动信号。
6分39秒即为0110 0011 1001，分析可知，三个与门输入分别为：分位S0=3QB & 3QC，秒十位S1=2QB & 2QA,秒个位S2=1QD &1QA。
由74LS161的功能表可知，在未到达设定的停止时间时，～LOAD端一直是“0”信号输入，使得在置数输入端预置的D3 D2 D1 D0=0111置数至Q3 Q2 Q1 Q0端，由Q2端与1Hz求与后输入秒个位的CP端，正常计数。直至6分39秒，“1”信号输入～LOAD端，74LS161在1Hz的脉冲信号下，进行0111，1000，1001，1010，1011计数，Q2端输出“0”信号，1Hz的信号和Q2相与后为“0”，无法进入秒个位的信号端，经过5秒后，Q3端重新输出为“1”。74LS161再次进行置数，电路回到正常记时状态，由此完成自动起停功能。
所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、CD4060、74LS74、直流电源。
原理图：
2.计时电路
该电路是本实验基础电路中的关键电路，由分计数器、秒十位计数器、秒个位计数器构成。分计数器和秒十位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的EN端，秒个位单元中的输出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联（接非门是因为161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿 “1001”——“0000”）。做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。将计数位2Q3作为驱动信号送入分计数器（CD4518B）的EN端，则数字计数器整体的计数功能即可实现。
我觉得这次实验给我的收获是坚持“细心”，坚持“步步检查”。虽然时间上耗费了些，但是总比完全按照电路图连接，都连完了发现问题无从下手要好得多。
七、实验中遇到的问题：
（1）电路接好后，发现秒个位从0计数到7。
解决方法：经过检查，发现是CD4518芯片出现问题，更换新的芯片后显示正常。
（2）附加电路时，秒个位显示乱码。
二、设计要求：
1、设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号：
2、设计记时电路，完成0分00秒~9分59秒的计时功能；
3、设计报时电路，是数字计时器从9分53秒开始报时，每个一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1KHz），9分59秒发高音（频率2KHz）；
显示电路采用三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。
所用器件74LS161芯片、CD4518芯片、7400芯片等
4、清零电路·····························6
5、校分电路·····························7
6、报时电路·····························8
五．附加电路·····························9
六．实验感想···························10
四、单元电路设计及其电路图
1.秒信号发生器
秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。将D触发器的 端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。