6折叠式共源共栅运算放大器设计实验之欧阳法创编

折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

折叠式共源共栅运算放大器设计说明

折叠式共源共栅运算放大器设计说明一、设计原理二、设计步骤1.确定规格要求：根据实际应用需求确定输入阻抗、输出阻抗、增益、带宽等参数。

2.选择管子：根据需求选择合适的场效应管。

通常选择具有良好参数的MOS管，如低频用的2N7000，高频用的BF861A等。

3.设计共源级：首先设计共源级，这是整个电路的放大核心。

根据增益要求和输入阻抗要求，确定共源电阻的值，再根据场效应管的参数计算源极电流和电压。

同时，要保证共源级的电流和电压工作在合适的范围内，不引起过大的功耗和失真。

4.设计共栅级：共栅级起到输出驱动的作用，可以提供较低的输出阻抗。

根据输出阻抗和带宽要求，选择合适的共栅电阻值和驱动电路的参数。

同时要注意共栅级的工作点和共源级的匹配，以保证电路的整体性能。

5.接入电源电压：根据电路需求，确定合适的电源电压。

注意电源电压的选择要与场效应管的参数相匹配，避免电压过高或过低导致管子失效或工作不稳定。

6.进行仿真和调试：在完成电路设计后，进行电路仿真和调试，检查电路的增益、带宽等参数是否满足设计要求。

可以使用SPICE电路仿真软件进行仿真，根据仿真结果对电路进行调整和优化。

7.布局和绘制电路板：根据电路设计，进行布局和绘制电路板。

布局过程中要注意相邻元件的干扰和电路的稳定性。

绘制电路板时要保持线路的规整和排布的合理性。

8.组装和测试：完成电路板制作后，进行元件的组装和焊接。

然后进行电路的测试和调试，检查电路的工作状态和各项指标是否满足要求。

三、注意事项1.设计时要考虑到电压的限制，避免电路失效或工作不稳定。

2.选择合适的场效应管，根据具体需求选择低频或高频的管子。

3.设计时要注意电路整体性能，使其在增益、带宽等方面满足要求。

4.在进行仿真时，要根据仿真结果对电路进行调整和优化，确保电路性能达到最佳状态。

5.布局和绘制电路板时要注意干扰和稳定性，保持线路的规整和排布的合理性。

6.组装和测试时要仔细检查，确保电路的工作状态和各项指标达到要求。

折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

共源共栅运算放大器的设计

共源共栅运算放大器的设计共源共栅运算放大器，也称为共源共栅放大器或共栅源跟随器，是常用的运算放大器电路结构。

它由共源放大器和共栅放大器组成，可以提供高增益、宽带宽并具有高输入电阻和低输出阻抗的特点。

下面将详细讨论共源共栅运算放大器的设计。

设计目标：1.高增益：希望放大器具有高增益，以提供较大的放大倍数。

2.宽带宽：希望放大器具有较宽的频带，以传输更高频率的信号。

3.高输入电阻：希望放大器具有较高的输入电阻，以不对被测电路产生影响。

4.低输出阻抗：希望放大器具有较低的输出阻抗，以不对后级电路产生影响。

设计步骤：1.选择晶体管：选择性能良好、参数稳定的晶体管作为放大器的关键部件。

常用的晶体管有MOSFET和JFET，选用适合的型号，使其性能满足设计的要求。

2.偏置电路设计：根据晶体管的工作条件，设计偏置电路以保证放大器的工作稳定性。

通常采用电流源和电阻网络来实现晶体管的偏置。

3.增益极化设计：确定放大器的增益级数和增益大小，并选择适当的分压比例和电阻值，使得输出电压能够满足要求。

同时考虑增益的稳定性，防止输出波形失真。

4.频率补偿设计：由于共源共栅放大器的频率响应受到极点和零点的影响，需要设计频率补偿电路来提高带宽。

常用的频率补偿方法有米勒补偿电容和并联补偿电容等。

5.输入和输出阻抗设计：通过选择合适的电路参数和组件数值，使得输入电阻和输出电阻达到所需的要求。

一般采用反馈电阻网络来实现输入和输出阻抗的调节。

6.功耗和温度设计：考虑到功耗和温度对放大器性能的影响，需要进行功耗和热量分析，并选择适当的散热器来保证放大器的长期稳定工作。

7.电源设计：根据放大器的电源需求，选择适当的电源电压和电源过滤电路，以保证放大器的工作正常和稳定性。

以上是共源共栅运算放大器的设计步骤。

在设计过程中，需要综合考虑各种因素，并根据具体的应用场景和要求进行优化。

通过合理的设计和调试，可以获得性能良好的共源共栅运算放大器。

折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器设计1.设计原理折叠式共源共栅运放的设计原理主要基于共源共栅电路，通过级联的方式来增加放大器的增益和带宽。

共源共栅电路是一种结合了共源级和共栅级的运放电路，具有高输入阻抗、低输出阻抗和高增益的特点。

通过将两个共源共栅电路级联，可以得到折叠式共源共栅运放，进一步提高增益和带宽。

2.关键参数在设计折叠式共源共栅运放时，需要考虑以下几个关键参数：-增益：增益是指输入信号与输出信号之间的比例关系，是一个放大器的主要性能指标。

在设计过程中，需要确定所需的增益，并根据电路结构进行调整。

-带宽：带宽是指放大器能够放大信号的频率范围。

在设计折叠式共源共栅运放时，需要选择适当的电容和电阻来提供所需的带宽。

-输入阻抗：输入阻抗是指放大器的输入端对外部信号的电阻。

在折叠式共源共栅运放中，可以通过调整栅极电阻和源极电阻来控制输入阻抗。

-输出阻抗：输出阻抗是指放大器的输出端对外部负载的电阻。

在设计过程中，需要考虑输出阻抗对于负载的影响，并选择适当的电路结构来提供所需的输出阻抗。

3.设计流程-确定设计规格：首先需要明确设计的需求，包括增益、带宽和输入输出阻抗等。

-电路拓扑选择：选择折叠式共源共栅电路作为基本电路拓扑。

-参数计算：根据设计规格和电路拓扑，计算所需的电阻、电容等参数。

-电路模拟：使用电路模拟软件，如SPICE，对电路进行仿真，验证设计参数的正确性，并进行性能分析。

-电路调整：根据仿真结果，对电路进行调整，满足设计规格。

-PCB设计：将电路布局成PCB，进行进一步的测试和优化。

-调试与测试：进行电路的调试和测试，对性能进行评估和调整。

4.实际应用折叠式共源共栅运放可应用于各种通信和成像系统中，例如放大器、滤波器、混频器等。

由于折叠式共源共栅运放具有高增益和宽带宽的优势，可以提高信号的质量和速度，使系统更加稳定和可靠。

同时，折叠式共源共栅运放还可以用于低功耗电路设计中，通过优化电路结构和参数选择，降低功耗并提高电路性能。

折叠共源共栅放大器的偏置电路

折叠共源共栅放大器的偏置电路1. 引言折叠共源共栅放大器是一种常用的电路结构，用于放大电压信号。

偏置电路是该放大器的重要组成部分，其作用是确保放大器工作在合适的工作点，以提供稳定的放大功能。

本文将介绍折叠共源共栅放大器的偏置电路的原理、设计和优化方法。

2. 折叠共源共栅放大器的基本原理折叠共源共栅放大器是一种双管结构，由共源级和共栅级组成。

共源级负责放大信号，而共栅级则提供了对输入信号的反馈，以增加放大器的增益和稳定性。

该放大器的基本原理如下：•输入信号经过共源级放大，得到放大后的信号；•放大后的信号经过共栅级，进行反馈；•反馈信号与输入信号进行叠加，得到最终输出信号。

3. 折叠共源共栅放大器的偏置电路设计偏置电路的设计目的是为了确保放大器在工作时能够保持合适的工作点，以提供稳定的放大功能。

以下是折叠共源共栅放大器的偏置电路设计的基本步骤：3.1 确定工作点首先，需要确定放大器的工作点。

工作点的选择取决于应用需求和器件参数。

一般情况下，工作点应选择在晶体管的饱和区或放大区的中间位置，以保证放大器具有较大的增益和线性度。

3.2 选择偏置电流偏置电流决定了放大器的直流工作点，对放大器的增益和功率消耗有重要影响。

一般情况下，偏置电流应选取在晶体管的饱和区或放大区的较低位置，以保证放大器具有较低的功耗和较高的线性度。

3.3 设计偏置电路根据选择的工作点和偏置电流，设计偏置电路以提供所需的直流偏置电压和电流。

常用的偏置电路包括电流镜电路和电阻分压电路。

以下是一个简单的偏置电路示例：该偏置电路由一个电流镜电路和一个电阻分压电路组成。

电流镜电路通过将电流分流到两个晶体管上，提供了所需的偏置电流。

电阻分压电路通过将电流分压到合适的电压，提供了所需的偏置电压。

4. 偏置电路的优化方法为了提高折叠共源共栅放大器的性能，可以采用以下优化方法：4.1 温度补偿晶体管的参数受温度影响较大，因此在偏置电路中引入温度补偿电路，以保持放大器的工作点稳定。

折叠式共源共栅运算放大器设计实验

折叠式共源共栅运算放大器设计实验一、设计步骤1.确定规格和目标：首先确定设计的规格和目标，例如增益、带宽、输入输出电阻等。

2.选择适当的工作点：根据目标确定合适的工作点。

通常，选择中间状态的电流偏置，例如源极电流和漏极电流各占目标电流的一半。

3.估计W/L比例：根据工作点电流和所用晶体管的尺寸参数，估计晶体管的W/L比例。

可以使用厂商提供的模型参数进行计算。

4.电流源设计：设计适当的电流源，用于提供偏置电流。

电流源可以采用单端（如PMOS、NMOS）或差分结构（如源随器）。

5.阶数计算：根据需求和规格，计算需要的放大器阶数。

6.确定并绘制电路拓扑：根据放大器的阶数，选择合适的电路拓扑。

折叠式共源共栅运放通常由两个共源共栅级联组成。

绘制电路图，包括晶体管、电容、电流源等。

7.进行直流偏置分析：进行直流偏置分析，计算电压、电流等参数。

确保电路能够在合适的工作点工作，并且各个极点和零点在期望的频率范围内。

8.进行交流分析：进行交流分析，计算增益、带宽等参数。

可以使用电路仿真软件进行模拟分析，找到需要优化的部分。

9.优化设计：根据仿真结果，逐步调整电路参数，优化设计。

可以通过改变晶体管的W/L比例、电容的数值等参数，使得仿真结果符合要求。

10.布局设计：进行电路的布局设计，包括电源、接地、电容、晶体管等部分的布局。

注意避开毫米波的射频干扰源，并且尽量减少板间互电容等干扰。

11.进行仿真验证：进行全局电路的仿真验证，确保电路能够满足设计要求。

12.绘制电路原理图和PCB板：根据最终的设计结果，绘制电路原理图和PCB板，进行制作。

二、实验过程1.制作PCB板：根据设计的PCB布局图，制作PCB板。

2.感知电路：将制作好的PCB板安装到实验台上，连接电源和信号源。

3.测量电路参数：使用万用表、示波器等仪器，测量电路参数，例如增益、带宽、输入输出电阻等。

4.分析结果：根据测量结果，分析电路的性能是否满足设计要求。

折叠式共源共栅电路结构

折叠式共源共栅电路结构折叠式共源共栅电路是一种常见的电路结构，用于放大和调节电信号。

它由一个共源放大器和一个共栅放大器组成，通过折叠结构的连接方式实现电信号的放大和调节。

在折叠式共源共栅电路中，共源放大器负责放大电信号，而共栅放大器则负责调节电信号。

这两个放大器通过折叠结构的连接方式实现了信号的传递和调节。

让我们来了解一下共源放大器的工作原理。

共源放大器由一个场效应管组成，该管的栅极连接到信号源，漏极连接到负载电阻，源极则通过电源电压相连。

当信号源输入信号时，场效应管的栅极电压发生变化，导致漏极电流的变化，从而实现电信号的放大。

共源放大器具有输入阻抗高、增益大的特点，适用于信号放大的场合。

接下来，我们来讨论一下共栅放大器的工作原理。

共栅放大器也由一个场效应管组成，该管的栅极连接到信号源，漏极连接到负载电阻，源极则通过电源电压相连。

与共源放大器不同的是，共栅放大器的输出信号是从漏极取出的。

当信号源输入信号时，场效应管的栅极电压发生变化，导致源极电流的变化，从而实现电信号的调节。

共栅放大器具有输出阻抗低、电流增益大的特点，适用于信号调节的场合。

在折叠式共源共栅电路中，共源放大器和共栅放大器通过折叠结构连接起来。

折叠结构是一种特殊的电路布局，可以有效地减少信号传输过程中的干扰和损耗。

通过折叠结构的连接方式，共源放大器和共栅放大器可以实现信号的有序传递和调节，从而达到电信号放大和调节的目的。

总结一下，折叠式共源共栅电路是一种常见的电路结构，用于放大和调节电信号。

它由共源放大器和共栅放大器组成，通过折叠结构的连接方式实现信号的有序传递和调节。

折叠式共源共栅电路具有放大器的特点，适用于信号放大和调节的场合。

这种电路结构在电子设备中得到广泛应用，对于提高电路性能和信号质量具有重要意义。

折叠式共源共栅运算放大器设计

CMOS课程设计折叠式共源共栅运算放大器设计学院: 机械与电子工程学院专业: 电子科学与技术指导老师: 蔡志民班级: 1221401学号: 201220140125姓名: 姜国理报告时间: 2015-07-05一、设计目的设计共源共栅运算放大器，使其满足V DD=5V，功率P=10mW，输出摆幅为2.35V，增益A V约10dB。

使用st02 0.5um 5V CMOS工艺5V晶体管模型。

学习差动放大器DC扫描、AC、瞬态分析的方法。

参数给定：C OX=(εsiεo)/t ox其中εsi=8.85*10-12，εo=3.9，t ox =9nm；u n=350cm2/v/s，u p=100 cm2/v/s。

二、设计步骤本次实验采用IC615设计整个过程。

启动cadence工具，在terminal中输入virtuoso &启动IC615并后台运行，如图所示：启动后CIW窗口如图所示：启动IC615后，新建library取名201220140125，并关联到st02库，如图所示：在library中新建cell,选择schematic原理图输入，并调用st02器件mn及mp,分别修改参数，最后原理图如图所示：参数的设定:1)电流分配:根据10mw的功率，及电源电压5v，由公式p=ui，算出I总=2mA，由电路对称性平均分配电流M0，M1为1mA,M9流过M8,及M10的电流之和也为1mA,其他的管子电流都为0.5mA。

2)过驱动电压分配:电流确定后，根据摆幅2.35v分配过驱动电压，M0,M1的V on=0.45v,M2,3的V on=0.8v,M4,5,8,10的V on=0.8v,M6,7的V on=0.6v,M9的V on=1v。

3)宽长比确定：通过电流与过驱动电压的关系式确定宽长比，由于所有mos管都必须工作在饱和区，所以使用饱和区的电流－过驱动电压的关系：Nmos管：I DS＝1/2u n C OX（W/L）（V GS－V th）2＝1/2u n C OX V OD2＝>（W/L）=(2 I DS) /( u n C OX V OD2)Pmos管：I DS＝1/2u p C OX（W/L）（V GS－V th）2＝1/2u p C OX V OD2＝>（W/L）= (2 I DS)/(u p C OX V OD2)根据公式可得所有mos管的宽长比，分别为：(w/l)0,1=149.25/0.55, (w/l)2,3=22.62/0.55, (w/l)4,5,8,10=5.87/0.5,(w/l)6,7=10.44/0.5, (w/l)9=7.5/0.54)分配初始偏置电压值：mos管阈值电压的初始值由工艺库中给定，pmos管的阈值电压为V th＝－0.8V，nmos管的阈值电压为V th＝0.7V，这些值将在仿真过程中修正。

6 折叠式共源共栅运算放大器设计实验.

4.
以上设置完成后，就可以进行仿真了。
仿真的方法有两种，可以通过点击菜单中的Simulation-Netlist and Run进行网表的提取和仿真；第二种方法是通过快捷方式，即图框中右下角的按钮进行仿真。
运行之后会产生网表和运行图形，点击Result－Print－DC Operating Points查看每个mos管的状态，如下图所示：
3.
1．仿真环境的建立
在设置完图形变量之后，就可以对图形进行仿真了。点击Tools－>Analog Environment进入仿真环境。
2．仿真环境参数设置
i).确定spice模型库文件
库文件路径是：
/cad/smic018_tech/Process_technology/Mixed_Signal/SPICE_model/ms018_v1p6_spe.lib；section定义为tt，最后点Add添加库文件。
国家集成电路人才培养基地
模拟电路高级实验（6）
折叠式运算放大器
2006-07
1.
设计共源共栅运算放大器，使其满足VDD=3.3V，功率P=10mW，输出摆幅为1.95V，增益AV≥80dB。使用SMIC 0.18um 3.3V CMOS工艺3.3V晶体管模型。
学习差动放大器DC扫描、AC、瞬态分析的方法。
＝>（W/L）=(upCOXVOD2) /(2 IDS)
根据公式可得所有mos管的宽长比，分别为：
（W/L）0－1＝388.62；（W/L）2－3＝253.75；（W/L）4－7＝91.3；
（W/L）8＝（W/L）10＝91.3；（W/L）9＝102.7。
根据上面求出的宽长比确定宽度和长度。由于使用工艺库，取L＝1.4um（取L的值较大是为了达到大的增益的要求），同样可以得到各种W值W0，1＝136*4um，W2，3＝88.82*4um，W4，5，6，7＝63.92*2um，W8，10＝63.92*2um，W9＝71.88*2um。

折叠式共源共栅运算放大器的设计实验.doc

折叠式共源共栅运算放大器的设计实验.国家集成电路人才培养基地模拟电路高级实验(六)折叠运算放大器2006-07教材.1.设计目的:设计共源共栅运算放大器，满足VDD=3.3V，功率P=10mW，输出摆幅1.95伏，增益A V≥80dB。

使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。

DC扫描、交流和差分放大器瞬态分析的学习方法。

给定的参数:COX=(εsiεo)/tox其中εsi=8.85*10-设计一个共源共栅运算放大器，以满足VDD=3.3V、功率P=10mW、输出摆幅为1.95伏、增益A V≥80dB。

使用SMIC 0.18 μm 3.3V CMOS工艺3.3V晶体管模型。

DC扫描、交流和差分放大器瞬态分析的学习方法。

给定的参数:COX=(εsiεo)/tox，其中ε Si=8.85 * 10: 1。

启动节奏工具输入cds.setupicfb2.电路设计电路设计如下。

运算放大器使用折叠式共源共栅电路。

图1设计注意事项:I)所有pmos衬底必须连接到电源；所有nmos管的衬底必须接地。

偏置电压由电压源直接给出。

3.参数计算在完成电路图的基本结构后，下一步是给每个元件增加设计数量，这样就需要分配和计算每个元件的参数。

图中mos管标签的定义:总尾电流源pmos晶体管是M0和M1；Pmos共源共栅管是M2和M3；Nmos共源共栅管从上到下是M4、M5、M6和M7。

输入管为M8和M10；输入端尾电流源的mos晶体管为M9。

pmos晶体管的型号名称是p33，nmos晶体管的型号名称是n33。

1)当VDD=3.3V且功率P=10mW时，总电流为Ids=10MW/3.3V=3mA。

其次，两个分支完全对称，因此每个分支的电流为1.5毫安。

对于折叠电路部分和它自己的共源共栅电路部分，每一个支路的电流被再一次分开，这里我们都采用平分的方式，即M0和M1的电流都是1.5毫安；其他mos管(M9除外)的电流为0.75毫安，是各支路电流的一半。

6折叠式共源共栅运算放大器设计实验汇总

6折叠式共源共栅运算放大器设计实验汇总折叠式共源共栅运算放大器是一种常用的电路结构，常用于设计高增益、低功耗的放大器电路。

本文将对这种电路进行实验设计和汇总，总结电路设计过程中的关键问题和解决方法。

首先，我们需要确定设计的目标。

折叠式共源共栅运算放大器的主要性能指标包括增益、带宽、输入电阻、输出电阻、功耗等。

在设计之前，我们要先确定这些性能指标的要求，以便在设计中进行优化。

接下来，我们需要确定电路的工作点。

工作点决定了电路的偏置电流和电压，对放大器的性能起着重要作用。

在折叠式共源共栅运算放大器中，我们可以通过调整源极电流和栅极电压来实现合适的工作点。

一般情况下，我们希望工作点在电压-电流特性曲线的中间位置，以便有足够的线性放大范围。

然后，我们需要选择合适的晶体管。

在折叠式共源共栅运算放大器中，常常选择NMOS晶体管作为放大器管，因为NMOS晶体管具有较好的线性特性和较高的增益。

根据工作点的要求，我们可以在晶体管的数据手册中找到合适的晶体管型号。

接下来，我们需要确定电路的输入阻抗。

由于折叠式共源共栅运算放大器的输入是通过共源极实现的，所以输入阻抗受到源极电流的影响。

为了实现较高的输入阻抗，我们可以选择较大的源极电流。

此外，还可以通过并联电容以降低输入阻抗。

然后，我们需要确定电路的增益和带宽。

增益和带宽是折叠式共源共栅运算放大器的两个主要指标。

增益可以通过选择合适的电阻和电容来调整，通常可以通过负反馈来实现。

带宽则受到晶体管的频率特性限制，可以通过合适的电容和电感来进行补偿。

最后，我们需要进行电路的仿真和测试。

通过电路仿真软件，我们可以验证电路的性能指标是否满足设计要求，并进行一些优化调整。

在测试中，我们可以使用示波器、函数发生器等仪器测量电路的增益、带宽和失调等指标。

综上所述，折叠式共源共栅运算放大器设计的关键问题包括确定设计目标、确定电路的工作点、选择合适的晶体管、确定电路的输入阻抗、确定电路的增益和带宽，以及进行电路的仿真和测试。

折叠式共源共栅电路结构

折叠式共源共栅电路结构1. 介绍折叠式共源共栅电路结构是一种常见的电路结构，广泛应用于集成电路设计中。

它具有很多优点，例如低功耗、高增益、高频特性稳定等。

本文将深入研究折叠式共源共栅电路结构的原理、特点及其在集成电路设计中的应用。

2. 折叠式共源共栅电路结构的原理折叠式共源共栅电路结构由两个互相折叠并串联的晶体管组成，其中一个晶体管作为放大器的输入端（即源极），另一个晶体管作为放大器的输出端（即漏极）。

两个晶体管之间通过一个无源负载进行连接。

这种连接方式使得输入和输出之间具有很高的耦合效率，从而提高了整个电路的增益。

3. 折叠式共源共栅电路结构的特点3.1 低功耗：由于折叠式共源共栅电路结构中使用了两个互相串联并通过无源负载连接，使得整个电路在工作时能够充分利用输入信号和输出信号之间的能量传递，从而减少了功耗。

3.2 高增益：折叠式共源共栅电路结构中的两个晶体管之间通过无源负载连接，使得输入信号能够得到充分放大，从而提高了整个电路的增益。

3.3 高频特性稳定：折叠式共源共栅电路结构中的两个晶体管之间通过无源负载连接，在高频信号传输中能够保持稳定的特性，从而提高了整个电路在高频工作时的性能。

4. 折叠式共源共栅电路结构在集成电路设计中的应用4.1 射频放大器：折叠式共源共栅电路结构由于其低功耗、高增益、高频特性稳定等特点，在射频放大器设计中得到了广泛应用。

射频放大器是无线通信系统中重要的组成部分，其主要作用是对输入信号进行放大，使其能够满足系统要求。

折叠式共源共栅电路结构可以有效地满足射频放大器对低功耗、高增益和稳定性能等方面的要求。

4.2 低噪声放大器：在集成电路设计中，低噪声是一个重要指标。

由于折叠式共源共栅电路结构具有高增益和低功耗的特点，因此在低噪声放大器的设计中得到了广泛应用。

低噪声放大器主要用于信号源和接收机之间，其主要作用是将输入信号进行放大，并尽可能地减少噪声的引入。

折叠式共源共栅电路结构能够有效地提高低噪声放大器的增益，并减少噪声的引入。

折叠式共源共栅运算放大器设计

折叠式共源共栅运算放大器目录一．摘要 (2)二．电路设计指标 (3)三．电路结构 (3)四．手工计算 (7)五．仿真验证 (10)六．结论 (12)七．收获与感悟 (12)八．参考文献 (13)摘要运算放大器在现代科技的各个领域得到了广泛的应用，针对不同的应用领域出现了不同类型的运放。

本文完成了一个由pmos作输入的放大器。

vdd为3.3v，负载电容为1pf，增益Av 大于80dB，带宽GBM大于100MHz的放大器。

输出级采用共源级结构以提高输出摆幅及驱动能力，为达到较宽的带宽，本文详细分析推导了电路所存在的极零点，共源共栅镜像电流源产生Ibias。

选择P沟道晶体管的宽度和长度，使得它们的m g 和ds r 与N沟道晶体管的情况相匹配。

关键字：运算放大器、共源共栅级、极点AbstractOperation amplifiers are widely used in many field s nowadays。

All kinds of differential operation amplifiers appear f6r special application．One basic cell of which is fully differential operation amplifiers is designed in the thesis．Power Supply 3.3v，load capacitor 1pf，Gain＞80dB，GBM＞100MHz。

The output stage is common source amplifier for getting proper DC operation point，for the purpose of wider bandwidth，we carefully analysis the pole and zero in the circuit ，use common source common gate as current Ibias。

折叠式共源共栅放大器设计

5 Benjamin Lutgen
Motivation (2)
The high voltage CMOS Technology H35 provides a high voltage capability up to 50V. In the project, the symmetrical 20V variant with thick oxide is used („xMOS20HS“) Disadvantage: • Less K’n/K’p as in 3.3V technology
400 NOK max 249 400 NOK max 249 400 NOK max 249 1,00 Ratio I5 to I7 400 NOK max 249 400 NOK max 249 400 NOK max 249
2 µm
Ratio Width
Trans.
M1 M2 M3 M4 M5 M6 M7 M8 M9 M10 M11 M12 M13 M14
= = = =
2,00 mA 1,20 2,40 mA 2,40 mA Ratio I3 to I4,5
Transistor ratios Transistor widths
Transistor widths
@ Length
Step 3
VSD5 VSD7 S4 S5 S14 S6 S7 S13
= = = = = = =
13
Benjamin Lutgen
Design Plan (3)
Design Plan
The calculations of the design plan were realized in an ExcelSheet, providing very fast recalculations.

6折叠式共源共栅运算放大器设计实验之欧阳家百创编

国家集成电路人才培养基地欧阳家百（2021.03.07）模拟电路高级实验（6）折叠式运算放大器2006-071. 设计目的：设计共源共栅运算放大器，使其满足V DD=3.3V，功率P=10mW，输出摆幅为1.95V，增益A V≥80dB。

使用SMIC 0.18um 3.3V CMOS工艺3.3V晶体管模型。

学习差动放大器DC扫描、AC、瞬态分析的方法。

参数给定：C OX=(εsiεo)/t ox其中εsi=8.85*10-12，εo=3.9，t ox=6.62nm；u n=350cm2，u p=92.5 cm2。

2. 设计步骤：1．启动cadence工具在Terminal中输入cds.setupicfb&2．电路设计按照下图进行电路设计，运放采用折叠式共源共栅电路。

注意：i). 所有的pmos 管的衬底都必须接电源；所有nmos 管的衬底都必须接地 ii). 直接用电压源给出偏置电压。

3．参数计算完成了电路图的基本结构之后，接下来就是给每个元件加入设计量，这样就需要对各个器件的参数进行分配和计算。

从图中的mos 管的标号定义：总的尾电流源pmos 管为M 0，M 1；pmos 共栅管为M 2，M 3；nmos 共源共栅管从上到下依次为M 4，M 5，M 6，M 7；输入管为M 8，M 10；输入端的尾电流源mos 管为M 9。

pmos 管的model name 取p33，nmos 管为n33。

1) 电流的分配由于V DD =3.3V ，功率P=10mW ，则总的电流为I DS ＝10mW/3.3V ＝3mA 。

其次两条支路是完全对称的，所以给每条之路分配 1.5mA 的电流。

而对于折叠电路部分和本身的共源共栅电路部分将每条支路的电流再次分割，这里我们全部采用平分的方式，即M 0，M 1的电流均为1.5mA ；其余mos 管（除M 9外）的电流均为0.75mA ，是每条支路的二分之一；而对于M 9的电流值为两个输入支路电流之和，即为1.5mA 。

共源共栅放大器实验报告材料

实验名称：共源共栅放大器设计实验目的：放大器的根本工作原理与相关优缺点3. 共源共栅放大器设计与仿真实验设备与型号：orcd仿真软件实验原理与实验步骤：实验原理：共栅级的输入信号可以是电流，共源级可以可以将电压信号转换为电流信号。

共源共栅级的级联叫做共源共栅结构。

共源共栅级的输出阻抗很高通过计算Rout可得Rout约=〔gm1+gmb2〕r o2r o1也就是说M2将M1的增益提高至原来的〔gm1+gmb2〕r o2倍其还可以扩展为三个或多个以获得更高的输出电阻但这需要额外的电压余度共源共栅结构不仅可以作为放大器而且可以作为恒定电流源高的输出阻抗接近一个理想电流源本次需要仿真的pmos 共源共栅负载的nmos 共源共栅放大器即是如此。

在某种意义上，共源共栅晶体管结构“屏蔽〞输入器件使它不受输出节点电压变化的影响。

这种共源共栅结构屏蔽特性在许多电路中是非常有用的实验步骤：由于共源共栅放大器的电路图已给出，所以电路设计省略 2.按所给设计图绘制相应电路图所得电路图如下0.653FREQ = 1kVA MPL = 15mVO FF = 03.根据题目要求先对其进展相应仿真 1〕设置静态工作点和器件参数。

如此处静态输出电压Vout=3v Vcc=6v Vb1=5.13v Vb2=4.88v Vb3= 0.904v 等2）：设定静态电流。

①设定长L=2u②调试WL主要是调试W，要使静态电流为100uA,L固定以后，就调节W来达到需要的电流。

此处用快速扫描的方法来调试出所需W的大小待所需各个管的w值扫描出后③bias point 仿真检验电流i是否达到要求。

3）根据题目要求进展相应的交流仿真。

以下是相关的扫描实验数据扫描w的值测得MP1管w的值为205ubias point 仿真检验。

去掉输出端的3v电压后原如此上在每个管子的W定好了之后通过bias point仿真静态输出电压为3V静态电流约为100uA。