体系结构模拟器加速技术研究综述

体系结构模拟器加速技术研究综述（复旦大学并行处理研究所上海201203）摘要体系结构模拟器在处理器设计和体系结构研究中起着十分重要的作用。

然而，模拟器的速度问题一直是制约其应用与发展的一个重要因素。

因此对模拟器加速技术进行研究具有十分重要的意义。

此类研究旨在确保模拟器精确性的同时最大程度提升模拟器的运行速度。

本文对当前主流的体系结构模拟器加速技术进行了调研，并在此基础上对各种技术进行了比较和评价。

关键词模拟器加速技术精确性SURVEY OF ACCELERATION TECHNIQUES OF SIMULATORYANG Xiaoxi GAO Xiaotong ZHANG Weihua（Parallel Processing Institute, Fudan University, Shanghai 201203）Abstract Simulator is very important to processor design and architecture research. Its low speed is one of the most serious problems which obstruct the development of simulator. So doing acceleration research of simulator is meaningful. This kind of research is to improve the speed of simulator while insuring the accuracy of simulation. This paper introduces the most popular acceleration techniques and evaluates these techniques.Keywords Simulator Acceleration Techniques Accuracy0引言随着微处理器结构越来越复杂，开发费用越来越昂贵，如何验证设计的有效性，对提高设计的效率和成功率起着至关重要的作用。

软件模拟器是一种模拟处理器硬件行为的工具软件。

模拟器通过软件模拟处理器的硬件行为，这种方式不仅可以节约成本，也具有灵活和可扩展性强等特性。

因此，模拟器作为一种至关重要的手段，已广泛应用于处理器设计和体系结构研究的方方面面。

模拟器按其设计目标的不同可以分为功能模拟器和性能模拟器。

功能模拟器一般只完成处理器硬件的各种功能模拟，而不具体模拟各个组成部分的微结构特征。

性能模拟器包含功能模拟和时序模拟两部分。

时序模拟根据功能模拟提供的指令信息对处理器的微结构进行模拟，并统计各种性能指标。

由于性能模拟器不仅可以确认结果的正确性，还可以获得各种性能指标，性能模拟器是目前体系结构研究领域应用最为广泛的类型。

然而由于通过软件模拟硬件行为，导致模拟器的运行速度十分缓慢，在硬件上运行时间只需几秒的程序如果通过模拟器进行时序模拟，需要的模拟时间可能达到几周甚至几个月。

这种情况严重制约了基于模拟器开展的处理器设计和体系结构研究的进程。

随着微处理器的发展和多核硬件的普及，模拟器的速度问题进一步突出。

主要体现在以下几个方面：首先，多核环境下需要模拟更多的硬件逻辑，所模拟的硬件结构越来越复杂；其次，由于并行程序行为的不确定性，在模拟过程中需要进行全系统模拟（除模拟应用程序行为外，也需要模拟操作系统的行为）；最后，由于多核硬件的一个重要领域是服务器领域，因此体系结构研究人员希望使用更真实的程序（如Oracle）作为模拟器的输入。

在这种情况下，模拟器自身的结构变得更为复杂，其速度问题也变得愈发严重。

因此，为了缩短模拟器的运行时间，模拟器加速技术已成为体系结构研究的热点之一。

本文对当前主流的模拟器加速技术进行了分析、评价，主要包括：精简输入集技术、截短模拟执行技术、采样技术、并行模拟技术和基于FPGA的模拟技术等多种模拟器加速技术。

前三种技术通过缩短模拟器的输入程序来达到缩短模拟时间的效果，后两种技术通过使用硬件来加速模拟器自身的运行速度。

本文针对每一种加速技术选择典型的实例进行分析。

在这些模拟器加速技术中，由于有些技术会带来模拟的精度损失，因此在对各种方法进行比较和评价过程中，对应加速算法的精度也将作为一个重要因素予以考虑。

本文第1章介绍各种模拟器加速方法及其优缺点；第2章比较评估了各加速方法；第3章对全文进行总结．1模拟器加速技术加速技术按加速原理可以分为两大类：减少模拟的指令以及使用硬件来加速模拟器自身。

1.1减少模拟指令技术减少模拟的指令是指在模拟程序的过程中并不进行测试程序的完全模拟，而是挑选程序执行中的一部分来进行模拟并用部分模拟的结果作为最终的结果。

这类加速技术好坏主要取决于所挑选的进行模拟的部分是否足够精简以及是否具有代表性。

减少模拟的指令主要包含精简输入集技术，截短模拟执行技术和采样技术。

1.1.1精简输入集技术不同大小的输入集将影响测试程序的模拟时间，一般测试程序集中都带有标准的输入集。

精简输入集技术通过缩减测试程序标准输入集的大小来提高模拟速度。

AJ KleinOsowski等人在[2]中通过使用精简输入集技术为SPEC CPU 2000创建了一个新的输入集MinnerSPEC。

SPEC原来有test，train，reference 三种输入，其中reference是使用最多的也是对计算机系统测试最为完整的一个输入。

[2]中对每一个测试程序使用reference 输入在运行时的行为进行剖析，了解其在指令、内存访问以及函数层的行为特性，然后根据这些信息来精简输入以使最终精简后的输入保持与reference输入行为一致。

各测试程序的精简方式并不一样，主要有修改命令行、截断reference输入、完全重写输入等方式。

[2]中结果显示，部分测试程序使用MinnerSPEC时与reference输入的行为十分相近，但所需的时间却是reference的数百分之一。

精简输入集技术可以不用对模拟器进行任何修改，同时测试程序的各个组成部分可以被完整执行到。

然而由于获得有代表性的精简输入集是十分耗时的工作,其精确性也受具体设计和模拟器参数的影响，对于不同的模拟器，需要准备不同的精简输入集，因此其适用范围受到一定的限制。

1.1.2截短模拟执行技术截短模拟执行技术的出发点是基于“在模拟过程中，测试程序任意区间的行为都能代表程序的整体行为”的假设。

基于此种假设，在截短模拟执行技术中测试程序只被模拟固定数目的指令，并将模拟结果作为最终的模拟结果。

较流行的截短模拟执行技术主要有三种：●Run Z：这是最简单的一种方法，只运行测试程序初始的Z百万条指令作为整个测试程序的代表，因此模拟时间主要由Z的数值决定。

由于只运行测试程序的初始Z百万条指令，导致测试程序的核心算法部分没被模拟，因此获得的结果无法充分代表整个测试程序的行为。

●Fast-Forward X + Run Z：为了克服第一种方法的缺点，第二种截短模拟执行技术是快速功能模拟初始的X百万条指令（对初始的X百万条指令只进行功能模拟来跳过测试程序的初始化部分），然后再时序模拟接下来的Z百万条指令。

虽然这种方法克服了只运行测试程序初始化指令的不足，但是由于对初始运行的X百万条指令只进行了功能模拟，因此在进行Z百万条指令时序模拟前，时序模拟所需的各种状态都是冷的（所模拟处理器的各种功能部件的状态不是程序正常执行到这个时刻的应有状态）。

因此，接下来详细模拟的Z百万条指令可能会得出有偏差的模拟结果。

●Fast-Forward X + WU Y + Run Z：为了克服第二种方法的不足，第三种方法是功能模拟初始的X百万条指令，然后部分时序模拟接下来的Y百万条指令，以便恢复模拟器的各种状态，然后对接下来的Z百万条指令进行时序模拟。

这种方法不对模拟的Y百万条指令进行任何数据统计，而只将时序模拟的Z百万条指令获得的结果作为整个程序的模拟结果。

虽然第三种方法有效解决了只模拟测试程序初始化部分和冷状态的问题，但通过[4]的分析可以知道，这三种截短模拟执行技术获得的模拟结果都与完整模拟整个测试程序存在较大的偏差，无法获得令人满意的结果。

1.1.3采样技术：采样技术是目前应用较普遍的模拟器加速技术之一。

采样技术是通过获得被模拟测试程序指令子集的特征来推断整体特征的技术。

采样技术能获得好的结果的关键是确保所选择的子集的特征能够充分代表测试程序整体的特征。

采样技术主要分为代表元采样技术和周期采样技术。

●代表元采样技术：一个测试程序如果运行时间比较长，则其中通常含有大量的循环或者递归调用。

而循环的不同迭代或递归的不同函数调用层次之间都具有比较类似的行为。

因此，在模拟过程中可以选取一次或多次循环迭代或递归函数的一次或多次调用作为整个循环或递归函数的代表元，并综合所有代表元的模拟结果作为整个测试程序的最终模拟结果。

目前代表元采样技术中代表元的选取，是通过把可执行文件划分为不同的长度区间，然后通过对各个区间内不同基本块（Basic Block）的执行频率的对比来进行代表元区间选择的。

其中最具有代表性的系统是加州大学圣地亚哥分校设计的SimPoint系统[5][6][14][15][26]，该系统使用基本块执行频率的向量BBV(Basic Block Vector)来对程序的执行过程进行分析，使用K-Means聚类的方法选出特征样本。

[5][6][15]中使用定长的区间对程序进行划分。

[14][26]中使用变长的区间对程序进行划分，这种划分方式需要事先获取程序中循环或者函数的边界，相比于使用定长区间更为复杂，但不会破坏程序自身的周期性。

[26]给出了一种通过动态Profiling获得函数和循环边界划分变长样本的方法。

[15]在样本分析方法中添加了对描述样本点位置前后的影响因子以及通过观察当前精确性结果调整下一次采样模拟参数以保证结果置信度的方法。

由于程序的执行时间通常由循环或递归造成以及代表元选择的有效性，代表元采样技术在获得极大的加速效果的同时（通常几十倍），只造成较小的性能偏差。

因此目前已被各大公司广泛采用。

●周期采样技术：周期采样技术是把测试程序分解成固定长度的程序段。

每个程序段在模拟过程中分成三个部分，分别进行功能模拟，预热模拟和时序模拟。

当前程序段中三部分的比例则根据前面模拟数据所获得的精度进行调整。

比较有代表性的系统为卡耐基梅隆大学开发的Smarts 系统[1]。

Smarts将整个程序划分成等长的执行区间，并在其中均匀地选取样本点（每隔固定指令数选取一个样本），如果当前模拟完成之后结果的精度达不到指定的置信度，则根据当前结果中的反馈数据调整下一程序段中预热模拟和时序模拟的指令数。