can总线控制器的接口ip核设计与实现

发送，最高七位不能全为“隐性”。

图２．３仲裁场结构
（３）控制场
控制场是由保留位和数据长度代码构成。

其中保留位必须是“显性＂，作为扩展时使用，数据长度代码是待发送数据的字节数量，接收器认可“显性’’与“隐性”的全部组合ｍ】。

仲裁场－●控制场■『效据场
陪
或ＣＲＣ
Ⅸａａ＆Ｄ“：１ＤＬｃＯ
ｒ＇ｍ
场
保留位数据长度代码
图２．４控制场结构
数据长度代码是四位，其中ｄ代表显性，ｒ代表隐性。

对其数据字节进行编码后的真值表如图２．５所示。

一…．．．
数据字节的ｒ费眨据长度·代码
个数
ＤＬＣ３Ｄ●Ｑ亡ＨＣ１Ｄｌ∞
ｏｄｄｄｄ
１ｄｄｄ
２ｄｄｄ
３ｄｄ
４ｄｒｄｄ
５ｄｄ
６ｄａ
７ｄｒ
８ｄｄｄ
图２．５数据长度代码真值表
（４）数据场
数据场由数据帧里的发送字节构成，最多可以发送八个字节，字节从最高位开始发送。

（５）ＣＲＣ场
ＣＲＣ场由ＣＲＣ序列和ＣＲＣ界定符构成。

其中ＣＲＣ序列有１５位，是由循环冗余效验模块生成，紧跟其后是隐性的ＣＲＣ界定符。

１０
图２．８远程帧结构
２．３．３错误帧
错误帧是由错误标志和错误界定符两个场构成。

错误标志有两种不同的表现形式：主动错误标志（Ａｃｔｉｖｅｅｒｒｏｒｆｌａｇ）和被动错误标志（Ｐａｓｓｉｖｅｅｒｒｏｒｆｌａｇ），其中主动错误标志由六个“显性’’位组成，被动错误标志由六个“隐性＂位组成嘲【１８】【４０】。

图２．９错误帧结构
错误界定符由八个“隐性”位组成。

当开始传送错误标志后，每个节点都会发送“隐性＂位，并监视总线，直到检测到“隐性＂位为止，然后发送剩余的“隐性’’位【习。

２．３．４过载帧
过载帧是由过载标志和过载定界符构成。

过载帧只能在帧间间隙才产生，因此可以通过这种方式来区分过载帧和错误帧。

图２．１０过载帧结构
其中过载界定符与错误界定符的工作过程一致，这里就不做介绍。

１２
２．３．５帧间空间
帧间空间是由间隙场和总线空闲场构成。

无论是数据帧还是远程帧，要想与其他帧分开，是通过帧间空间来实现的。

当被动错误的节点使用于之前的报文发生器时，帧间空间包括间隙、挂起传送（ＳＵＳＰＥＮＤＴＲＡＮＳＭＩＳＳＩｏＮ）、总线空闲。

图２．１１“错误被动＂的帧间空间
当没有被动错误的节点使用于之前的报文发生器时，帧间空间包括间隙、总线空闲，在此作为报文的接收器。

图２．１２．不是“错误被动＂的帧间空间
间隙是由三个“隐性”位组成。

当处于间隙期间时，所有的节点都不能够发送数据帧或者远程帧，而是用来产生过载条件。

总线空闲所需要的时间是不定的，只要检测到总线处于空闲状态，任何节点都能够访问总线。

在其他报文发送期间，被挂起的待发送报文在间隙场后的第一位启动发送，而此时总线上检测到的“显性＂位被认定为帧的起始【５】。

２．４位定时要求
标称比特率（ＮｏｍｉｎａｌＢｉｔＲａｔｅ）定义：在不需要同步的情况下，理想发送器每秒发送的位数，ＣＡＮ总线上所有的器件有必须使用相同的比特率【１８】【４０】。

标称位时间（ＮｏｍｉｎａｌＢｉｔＴｉｍｅ）是由不同的时间片段构成，其分为：同步段、传播时间段、相位缓冲段１、相位缓冲段２。

标称比特率与标称位时间有如下关系式：标称位时间＝１／标称比特率。

东北师范大学硕士论文
主外设和从外设两大类【ｚ¨。

（１）主外设是Ａｖａｌｏｎ总线传输的发起者，能够发起总线的传输；
（２）从外设是Ａｖａｌｏｎ总线传输的响应者，并不能发起总线传输。

一般所说的Ａｖａｌｏｎ外设大多数指的是从外设，从外设主要是与ＡＶａｌｏｎ总线之间进行互联通信，市面上的大部分口核也是作为从外设存在而嵌入到片上可编程系统上。

因本论文研究的口核也属于从外设，所以下面的介绍主要围绕着从外设来进行。

３．２．３Ａｖａｌｏｎ信号
Ａｖａｌｏｎ接口定义了如片选、读使能、写使能、地址线、数据线等信号类型，这些信号类型是用来描述从外设与Ａｖａｌｏｎ接口连接的内部关系【２１１。

ＡＶａｌｏｎ外设可使用一些基本信号，来完成最基本的传输过程。

Ａｖ出ｏｎ部分信号类型如图３．２所示。

信号类型
宽度方向必需说明系统横块和Ａ伯ｌ∞总线擞块的全局时钟信号。

所
ｃｌｋｌｍｎｏ有趣线健输都同步于ｃｌｌ‘。

双有异步从端口才能钉
■嚣ｃ址。

ａｄｄｆｅｓｓ
ｌ一３２ｍｎｏ
求自Ａ、，＿Ｉｏｎ总线卞筻块的地向Ｌ线。

从端门的渡请求信号。

“１从端ｒ］不输ｍ数嘏时不
ｒｅａｄｌｍｎｏ错婴该信号。

蓿使用了浚信号，托．ｄｄＩ衄信号也
必翻耗ｆ宦｝”。

ｆｅ曩ｄ妊ｈＩｔ－１．３２ａ咀ｔ
读传输－ｌｔ输出列Ａｒａｌ∞总线横块的数据线。

’’从端口不输ｍ数据蹦坷二需腰浚信号．若使雕了该信号．Ｉ孙ｄ信‘；也必坝馊ｊｌｊ。

从端门的写请求信号。

“々从端门不接收数据时不
啊，ｆＩｔｅｌｍｎｏ篙婺该信号．若使Ｉｌ｜了该信号．ｗ血ｅｄ＿协信号也
必乃｛ｆ萎｝＂。

巧传输１１ｌ嫩门Ａｒａ】∞总线橙块的敏掇线：’ｐ、端
’ｖｆｉｔｃｔｌ嘲１．３２ｍ几不接收数据喇不前螫该信号．若使＂Ｊ了该信号。

晡帆ｔｅ恼号也必须使川。

图３．２
Ａｖａｌｏｎ部分信号类型３．３Ａｖａｌｏｎ从端口传输
ＡＶａｌｏｎ端口是由一系列Ａｖａｌｏｎ信号组成，这些Ａｖａｌｏｎ信号被当作单独的接口来使用，ＡｖａＪ０ｎ端口分为主端口和从端口Ｌｚｌ】。

（１）主端口是传输的Ａｖａｌｏｎ信号类型集合的发起者：
（２）从端口是收到传输请求的Ａｖａｌｏｎ信号类型集合的响应者。

Ａｖａｌｏｎ主端口是通过ＡＶａｌｏｎ交换结构与ＡＶａｌｏｎ从端口连接在一起。

这里ＡＶａｌｏｎ交换结构起着信号转换的作用。

因本文主要涉及到的是从外设与Ａｖａｌｏｎ总线之间进行通信，故下面只介绍从端口传输特点。

从端口基本信号包括地址信号、写数据信号、片选信号、读数据信号、读信号、写信号等信号【２ｌ】【捌。

３．３．１从端口基本读传输
从端口基本读传输是由ＡＶａＪ∞交换结构发起【２１】【翻，一个数据单元从从端口中被读取，经过Ａ、脚ｏｎ接口被送给后台的ＮｌＯＳＣＰＵ中，整个传输过程需要消耗一个时钟周期。

这个过程中数据的传送，是通过Ａｖａｌｏｎ总线模块与从外设之间的通信来完成的。

图３．３中画红圆圈的地方就是Ａｖａｌｏｎ总线模块与从外设的传输部分。

１８
东北师范大学硕士论文
用户自定义外设的核心思想就是用硬件描述语言ＨＤＬ对芯片的内部逻辑功能进行描述。

用户自定义外设内部由芯片基本任务逻辑、寄存器文件、ＡＶａｌｏｎ接口信号这三部分构成。

（１）芯片基本任务逻辑就是依据芯片资料，来描述芯片内部的工作特性和基本功能，是自定义外设的主体部分。

（２）寄存器文件是连接基本任务逻辑与Ａｖａｌｏｎ总线模块之间进行数据交换的桥梁。

通过对寄存器文件的控制，来控制芯片基本任务逻辑，进而达到控制整个自定义外设。

（３）Ａｖａｌｏｎ接口信号与寄存器文件之间进行信号互联。

寄存器文件所需信号只有与Ａｖａｌｏｎ接口信号一一对应，才能把自定义外设正确的挂载到ＡＶａｌｏｎ总线模块上。

肖，，漆；ｉ受：Ｐ｝：
任状念搿柞器，
务纷制崮存器·Ａｖａ－ｏｎ
逻数｜ｌ‘搿存器·
从毒孟ｆ二ｉ
酗＿耄ｉ戏他窝仃器·
图３．７从端口的用户自定义外设内部框图
将用户自定义外设按照内部结构进行设计后，用ＱｌｌａＩｔｌｌｓ软件对其ＨＤＬ源文件进行．一
编译、仿真，以及构建系统的硬软件平台来验证自定义外设的功能。

验证完成后，利用ＳＯＰＣＢｕｉｌｄｅｒ的用户自定制功能，将自定义外设封装成一个ＳＯＰＣＢｕｉｌｄｅｒ元件。

最后把描述硬件的ＨＤＬ源文件，系统自动生成的Ｃｌ嬲ｓ．ｐｔｆ描述文件以及用于软件验证的驱动Ｃ语言程序，打包放在同一个文件夹中。

至此用户自定义外设（疋核）制作完成。

２１
东北师范大学硕士论文
协议引擎模块两大部分。

（１）ＣＡＮ缓冲器模块内部有三个发送缓冲器、两个接收缓冲器、两个验收屏蔽寄存器以及六个验收滤波寄存器。

缓冲器
瑚
出爱兰舌董
蕈誊爱主誉羔报名
酞确
按镌∞∞１２也篓基芷卜ｏⅢ
芒乏宝苍岩螽尝岌媸字节疗：酬发生暑
接受
■●一一＿●●●一■Ｉ●一一＿＿＿＿＿●一●＿Ｉ●＿●●一＿●一●■
接受图４．３
ＣＡＮ缓冲器模块内部连接图（２）ＣＡＮ协议引擎模块内部是由协议有限状态机、循环冗余校验、错误管理逻辑以及位时序逻辑四个模块组成。

其中有限状态机模块是核心部分，能够对数据流的流向和传输方式进行控制：循环冗余校验模块是用来产生ＣＲＣ代码的；错误管理逻辑模块是用来对ＣＡＮ总线上的故障进行隔离的；位定序逻辑模块的作用是监控总线输入和根据ＣＡＮ协议处理与总线相关的位时序Ｌ州。

图４．４ＣＡＮ协议引擎模块内部连接图
棵盔勰磊态棒盔勰
懒一蝴懈一隔黼一㈣嗍一燃黼一一懈一黼—一嗍一黼囊嗍山ｏ叠西山：２僻醢鄞Ｌ．Ｌ∞《ｏ山芷ｘ上
东北师范大学硕士论文
第五章ｌＰ核的ＶＨＤＬ设计
ＣＡＮ总线控制器的接口ＩＰ核设计是基于舢ｔｅｒａ公司的ＱｕａｒｔｕｓＩＩ５．Ｏ软件作为设计平台，通过Ｖ】｛ＤＬ硬件描述语言对ＭＣＰ２５１５芯片的内部功能进行描述和仿真。

ＭＣＰ２５１５是一款ＣＡＮ总线控制器芯片，ＣＡＮ总线控制器与其他设备之间进行通信是通过报文进行传输的。

带有ＳＰＩ接口的ＭＣＰ２５１５芯片不仅可以进行报文发送，同时也可以进行报文接收。

ＭＣＰ２５１５有五种工作模式【２４】【３ｓ１，分别为：
１．配置模式。

２．环回模式。

３．休眠模式。

４．仅监听模式。

５．正常模式。

通过设置ＣＡＮＣＴＲＬ控制器的模式请求位ＲＥＱＯＰ来选择新的模式，当工作模式改变时，必须等所有的报文发送完毕后新的工作模式才能生效，通过读取ＣＡＮＳＴＡＴ状态寄存器的０ＰＭＯＤＥ位来验证新的模式【２４】【３５１。

由于只要系统一上电或者系统复位，ＭＣＰ２５１５就会自动进入配置模式，因而这种模式不需要设置。

下面将分别详细介绍其他四种模式下ＩＰ核的ＶＨＤＬ设计过程。

５．１环回模式
在环回模式下，ＭＣＰ２５１５内部的发送缓冲器与接收缓冲器之间可以进行报文的自发自收，而不经过ＣＡＮ总线，这种模式主要应用于系统的开发和测试【２４】【３ｓ１。

环回模式是一种安静模式【３５】，ＭＣＰ２５１５不发送报文信息。

通过对滤波寄存器和屏蔽寄存器进行相关设置，可以将指定的报文信息送入接收缓冲器中。

通过对ＣＡＮＣＴＲＬ控制寄存器的ＲＥＱＯＰ位进行设置，来启动环回模式【２４】【３ｓ１。

图５．１是在环回模式下ＭＣＰ２５１５控制器的系统结构框图。

图５．１环回模式下ＭｃＰ２５１５控制器的系统结构框图
东北师范大学硕士论文
ｐｈａｓｅｌ＜＿’Ｏ。

；
ｅｌｓｅ
ｉ坟ｃｌｌ＠ｖ＝¨０１ｌ１１Ｏ”）ｔｌｌｅｎ～．３０个输入数据的时刻标志位
ｐｈａＳｅｌ＜－’１’；
锄ｄｉ￡
ｅＩｌｄ征
ｉ坟ｐｈ硒ｅ２＝’１’）ｔｌｌｅｎ
ｐｈａＳｅ２＜．’Ｏ’；
ｅｌｓｅ
ｉｆ【ｃｌｋｄｉｖ＝”０１１０００”）ｍｅｎ…．２４个输入数据的结束标志位
ｐｈ弱ｅ２＜＝’ｌ’；
ｅｎｄｉ￡
明ｄｉ￡
锄ｄｉ￡
ｅｎｄｐｒ０Ｉｃｅｓｓ；
５．２休眠模式
ＭＣＰ２５１５具有内部休眠模式，使得功耗最少。

即使ＭＣＰ２５１５处于休眠状态，ＳＰＩ接口仍然保持正常的读操作，也可以访问ＭＣＰ２５１５内的所有寄存器【２４】。

要想使ＭＣＰ２５１５处于休眠模式下，需要设置如下几个寄存器：
ＣＡＮＣｌＩＲＩ—ＡＮ控制寄存器（地址：】【Ｆｈ）
对于ＣＡＮ控制寄存器，主要关注其高三位ＲＥＱＯＰ２、ＲＥＱｏＰｌ、ＲＥＱＯＰ０，在休眠模式下设置为００１。

在休眠模式下，ＭＣＰ２５１５将监视接收引脚上的总线活动情况。

如果ＣＡＮＩＮＴＥ中断使能寄存器的ＷＡＫＩＥ位设置为１，将唤醒ＭＣＰ２５１５并产生中断。

因此，通过设置如下２个中断
寄存器来唤醒器件。

ｃＡＮＩＮｌ＇Ｅ＿中断使能寄存器（地址：２Ｂｈ）
ＣＡＮＩＮｌ’Ｆ一中断标志寄存器（地址：２Ｃｈ）
ＩＭＥＲＲＦ１ｗＡＫＩＦｌＥＲＲＩＦＩＴｘ２ＩＦｌＴＸｌＩＦＩＴＸＯＩＦＩＲｘｌＩＦＩＲＸＯＩＦｌｗＡＫＩＥ位是唤醒中断使能位。

当ｗＡＫＩＥ为１时，ＣＡＮ总线上有活动时中断：当ｗＡＫＩＥ为０时，禁止中断。

ＷＡｌ（ＩＦ位是唤醒中断标志位。

当ＷＡＫＩＦ为１时，有等待处理的中断；当ＷＡＫＩＦ为０时，无等待处理的中断。

当ＭＣＰ２５１５处于正常模式下，对其内部相关寄存器进行设置，就可以就进入到休眠模式。

由于在休眠模式下寄存器设置比较简单且其他模式下都有介绍，所以这里就不详
３２
东北师范大学硕士论文
细介绍在休眠模式下ＭＣＰ２５１５的ＶＨＤＬ设计过程。

５．３仅监听模式
在仅监听模式下，通过对ＲＸＢｎＣＴＲＬ接收缓冲器中的工作模式位Ｒ）（Ｍ进行相关设置，ＭＣＰ２５１５可以接收到所有的有效报文信息，这种模式常用于总线监视应用或者波特率检测【２４】【３５】。

仅监听模式是一种安静模式【３５１，ＭＣＰ２５１５不发送任何报文信息。

通过对滤波寄存器和屏蔽寄存器进行相关设置，可以将指定的报文信息送入接收缓冲器中；通过对ＣＡＮＣＴＲＬ控制寄存器的ＲＥＱＯＰ位进行设置，来启动仅监听模式【２４】【３卯。

由于仅监听模式下的ＶＨＤＬ设计与其他模式下的设计步骤基本相同，这里就不做介绍。

５．４正常模式
正常模式为ＭＣＰ２５１５的标准工作模式。

当ＭＣＰ２５１５在正常模式下，会主动监控ＣＡＮ总线上的所有报文信息，并且产生确认位和错误帧等；只有在正常模式下，ＭＣＰ２５１５才能在ＣＡＮ总线上进行报文的传输【２４】。

图５．５是正常模式下系统结构框图。

Ｉｈ
数
ＴＸＣＡＮＩＲｘＣＡＮ数＂码码ＣＡＮ总线
ＣＡＮ总线月卜ｋ管＾＾ｆ管ＹＦＰＧＡ．ＳＰｌ）｛搴宙器外控制器外’ＳＰＩ‘ＦＰＧＡ、Ｉ、ｙｒ显
围电路围电路
显不不ＩⅨＣＡＮ
ＴＸＣＡＮ
４图５．５正常模式下系统结构框图
５．４．１正常模式下ＭＣＰ２５１５内部寄存器设计
在正常模式下，首先要对ＣＡＮＣＴＲＬ控制寄存器进行设定，主要关注其高三位
ＲＥＱＯＰ２、ＲＥＱＯＰｌ、ＲＥＱＯＰ０设置为０００。

ＩＲＥＱＯＰ２ｌＲＥＱＯＰｌｌＲＥＱＯＰ０ｌＡＢＡＴｌ０ＳＭＩＣＬＫＥＮｌＣＬＫＰＲＥｌＩＣＬＫＰＲＥ０Ｉ
通过读取ＣＡＮＳＴＡＴ状态寄存器来验证是否进入正常模式，读取工作模式高三位ＯＰＭＯＤ２、ＯＰＭＯＤｌ、ＯＰＭＯＤＯ。

ｌ０ＰＭＯＤ２ＩＯＰＭＯＤｌＩＯＰＭＯＤＯｌ—ｌＩＣＯＤ２ＩＩＣＯＤｌＩＩＣＯＤ０ｌ…ｌ
进入正常模式后，对ＭＣＰ２５１５内部寄存器的地址，控制字进行设定。

ＭＣＰ２５１５芯片内部有很多寄存器，可以分成发送缓冲相关寄存器，接收缓冲相关寄存器，验收滤波和屏蔽寄存器，位定时寄存器，错误计数器以及ＣＡＮ控制寄存器等。

３３
东北师范大学硕士论文
Ｎ
报文载入集成缓
冲器ＭＡＢ中
『ｔ—Ｎ一一报文移入接收缓冲器Ｉ℃，（Ｂｌ中
Ｉ读取≯≥数据
』
ｌ数码管输出显示
图６．５报文接收过程报文移入接收缓冲器ｌⅨＢ０中
读取报文数据数码管输出显示
６．３系统验证
在基于ＮＩＯＳＩＩＤＥ软件集成环境下，对ｍ核进行系统验证。

打开ＮＩｏＳＩＩＩＤＥ，建立新的工程。

用Ｃ语言编写驱动与控制程序，这里只需要控制在底层ⅦＤＬ中定义的相关寄存器，进而控制ｍ核。

口
图６．６在Ｎ１０ＳＩＩ中建立工程
４７。