低压CMOS带隙基准电压源设计

低压CMOS带隙基准电压源设计作者：宁江华王基石杨发顺丁召来源：《现代电子技术》2010年第07期摘要:基准源是模拟集成电路中的基本单元之一,它在高精度ADC,DAC,SoC等电路中起着重要作用,基准源的精度直接控制着这些电路的精度。

阐述一个基于带隙基准结构的Sub-1 V、低功耗、低温度系数、高电源抑制比的CMOS基准电压源。

并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真,得到理想的设计结果。

关键词:CMOS基准电压源; 低功耗; Sub-1 V; 高电源抑制比中图分类号:TM13 文献标识码:A文章编号:1004-373X(2010)07-0115-03Design of Low Voltage CMOS Bandgap Voltage ReferenceNING Jiang-hua1, WANG Ji-shi1, YANG Fa-shun1,2, DING Zhao1,2(1. College of Science, Guizhou University, Guiyang 550025, China;2. Guizhou Provincial Key Lab. for Micro-Nano-Electronics and Software, Guiyang 550025, China)Abstract:Voltage reference is a basic cell of analog integrated circuits. It performs an important role in many analog ICs whose precision is controlled by the precision of these cells, such as ADC, DAC, SOC and so on. A CMOS voltage reference circuit with Sub-1 V output voltage, low power consumption, low temperature coefficient and high PSRR is introduced. The simulation for the circuit was performed based on the CSMC 0.5 μm double poly mix process. The ideal design results were gained.Keywords:CMOS voltage reference; low power consumption; Sub-1 V; high PSRR0 引言基准电压源广泛应用于电源调节器、A/D和D/A转换器、数据采集系统,以及各种测量设备中。

近年来,随着微电子技术的迅速发展,低压低功耗已成为当今电路设计的重要标准之一。

比如,在一些使用电池的系统中,要求电源电压在3 V以下。

因此, 作为电源调节器、A/D和D/A 转换器等电路核心功能模块之一的电压基准源,必然要求在低电源电压下工作。

在传统的带隙基准源设计中[1,2],输出电压常在1.25 V左右,这就限制了最小电源电压。

另一方面,共集电极的寄生BJT和运算放大器的共模输入电压,也限制了PTAT电流生成环路的低压设计。

近年来,一些文献力图解决这方面的问题[3-5] 。

归纳起来,前一问题可以通过合适的电阻分压来实现[6,7];第二个问题可以通过BiCMOS 工艺来实现[8],或通过低阈值电压的MOS 器件来实现[3,9],但工艺上的难度以及设计成本将上升。

基于上面的考虑, 本文首先对传统的带隙电压源原理进行分析,然后提出了一种比较廉价且性能较高的低压带隙基准电压源,采用电流反馈、一级温度补偿技术设计了低压CMOS带隙基准源电路,使其电路能工作在较低的电压下。

本文介绍这种带隙电压基准源的设计原理,给出了电路的仿真结果,并对结果进行了分析。

并基于CSMC 0.5 μm Double Poly Mix Process对电路进行了仿真,得到理想的结果。

1 低压COMS基准电压源设计1.1 传统的带隙基准源[1,10]图1为带隙基准电压源的原理示意图。

双极性晶体管的基极-发射极电压VBE,具有负的温度系数,其温度系数一般为-2.2 mV/K。

而热电压VT具有正的温度系数,其温度系数在室温下为+0.085 V/K[1]。

将VT乘以常数K并和VBE相加就得到输出电压VREF:VREF=VBE+KVT(1)将式(1)对温度T微分并代入VBE和VT的温度系数可求得K,它使VREF的温度系数在理论上为零。

VBE受电源电压变化的影响很小,因而带隙基准电压的输出电压受电源的影响也很小。

图2是典型的CMOS带隙电压基准源电路。

两个PNP管Q1,Q2的基极-发射极电压差ΔVBE:ΔVBE=VBE2-VBE1=VTln(J2/J1)(2)式中和J2是流过Q1和Q2的电流密度。

运算放大器的作用使电路处于深度负反馈状态,使得节点1和节点2的电压相等。

即:VBE2=I1R1+VBE1(3)ΔVBE=VBE2-VBE1=I1R1(4)图1 带隙基准源原理示意图图2 典型的CMOS带隙电压基准源由图2可得:VBE=VBE2+I2R2(5)通过M1和M2的镜像作用,使得I1和I2相等,结合式(4)和式(5)可得:VREF=VBE2+ΔVBER2R1=VBE2+VTR2R1lnJ2J1=VBE2+VTR2R1A1A2(6)式中和A2是Q1和Q2的发射极面积。

比较式(5)和式(1),可得常数K为K=VTR2R1lnA1A2(7)在实际设计中,K值即为式(7)表示。

传统带隙基准源结构能输出比较精确的电压,但其电源电压较高(大于3 V),且基准输出范围有限(1.2 V以上)。

要在1.8 V以下的电源电压得到1.2 V以下的精确基准电压,就必须对基准源结构上进行改进和提高。

1.2 低压COMS基准电压源的电路设计本设计基于CSMC-0.5 μm-CMOS工艺(NMOS的阈值电压为0.536 V,PMOS的阈值电压为-0.736 V),采用一级温度补偿、电流反馈技术设计的低压带隙基准源电路如图3所示。

低压带隙基准源的电流不仅用于提供基准输出所需的电流,也用于产生差分放大器所需的电流源偏置电压,简化了电路和版图设计。

为了与CMOS标准工艺兼容,电路中PNP的e,b,c区分别采用P+,N-well,P-sub集电极接地[1]。

Q2和Q1的发射极面积比为8∶1,流过Q1和Q2的电流相等,这样ΔVBE等于VTln 8。

流过电阻R1的电流与热力学温度成正比。

三路镜像电流源使得流过P2,P3,P4的电流相等(I1=I2=I3)。

I1=VTln NR1+VBER3图3 整体电路图输出电压VREF为:VREF=I1R4=VTR4ln NR1+VBER4R3=R4R3R3R1(ln N)VT+VBE电路中的温度补偿系数K为:K=R3R1ln 8通过调节R4的值,可以调节输出电压VREF的大小。

在电源电压变化时,P2,P3,P4的漏源电压值保持不变,与电源电压无关,其栅极电压由运放调节。

为了降低电路的复杂度,应用电流反馈原理,运放采用简单的一阶运放,由于VDD的变化多于GND的变化,故运放的输入采用NMOS 的差分对结构。

因为整个电路在低压下工作,故整个电路设计的重点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点,即零点和正常工作点。

当基准源工作在零点时,节点1、2的电压等于零,基准源没有电流产生。

固需要设计一个启动电路,避免基准源工作在平衡零点。

本设计的启动电路由N5、N6和P7构成。

当电路工作在零点时,N6管导通,迅速提高节点1、2的电压,产生基准电流,节点1的电压通过P7和N5组成的反相器,使N6管完全截止,节点1、2的电压回落在稳定的工作点上,基准源开始正常工作。

电路的器件参数如表1所示,P2,P3,P4管的尺寸较大,是为了降低电路中的1/f噪声。

电流镜的负载管P5,P6和差分对管N1,N2的宽长比较大,以抑制电路的热噪声。

由于电路中的电阻值较大,故在工艺中用阱电阻实现。

电容C0有助于电路的稳定,同时还可以减小于运放的宽度,有助于降低噪声的影响。

2 仿真与结果分析在Cadence设计平台下的Spectre仿真器中基于CSMC 0.5 μm CMOS工艺模型对电路进行了仿真。

得到电路的温度特性曲线、直流电源抑制特性曲线、交流PSRR特性曲线、启动时间曲线如图4所示。

各项仿真结果参数如表2所示。

表1 电路的器件参数componentvaluescomponentvaluescomponentvaluescomponentvaluesP112.4 μm/1 μmP610 μm/1.5 μmN410 μm/2 μmC020 pFP212.4 μm/1 μmP72 μm/18 μmN518 μm/2 μmR15.006 kΩP312.4 μm/1 μmN118 μm/3 μmN62 μm/10 μmR255 kΩP412.4 μm/1 μmN218 μm/3 μmQ15 μm×5 μmR355 kΩP510 μm/1.5 μmN310 μm/2 μmQ240 μm×5 μmR427.5 kΩ表2 仿真结果参数表电源电压 /V工作温度 /℃温度系数 /ppm/ ℃交流 PSRR /dB电源抑制特性/mV/V功耗/μW1.6~4-10～+130-8.034 516(22.257～130 ℃)-72.31～-70.62(0～1 kHz)0.315 287257.64图4 仿真结果3 结语在应用典型CMOS电压基准源的基础上,综合一级温度补偿、电流补偿技术,设计了带隙电压基准源电路。

该带隙基准源电路的电源工作范围为1.6～4 V,工作温度为-10～+130 ℃,基准输出电压VREF为(650.5±0.5)mV,温度系数可低至2.0 ppm/℃,电源抑制比为-70 dB。

仿真结果证明了设计的正确性。

参考文献[1][美]毕查德•拉扎维. 模拟CMOS集成电路设计[M]. 西安:西安交通大学出版社,2003.[2]ABO A M, GRAY P R. A 1.52 V 10-bit 14.3-MS/s CMOS pipeline analog-to-digital converter[J]. IEEE Sol. Sta. Circ., 1999, 34(5): 651-657.[3]MEHR I, SINGER L. A 55 mW 10-bit 40 M sample/s nyquist-rate CMOS ADC[J]. IEEE Sol. Sta. Circ., 2000, 35(3): 318-325.[4]Tao Z, KERAMAT M. A 10-bit 1002 MS/s 50 mW CMOS A/D converter[C]. USA: Int. Symp. Circ. and Syst. 2002.[5]TESCH B J, Pratt P M, BACRANIA K, et al. 14-b 125 M SPS digital-to-analog converter and bandgap voltage refe-rence in 0.5μm CMOS[C]. USA: Proc. of the IEEE 1999 ISCAA ′99, 1999.[6]BANBA H, Shiga H, MMEZAWA A, et al. A CMOS bandgap reference circuit with sub-1-V operation[J]. IEEE Journal of Solid-state Circuits, 1999, 34(5): 670-674.[7]LEUNG N K, MOK P K T. A Sub-1-V 15 ppm/℃ CMOS bandgap voltage reference without requiring low threshold voltage Device [J]. IEEE Journal of Solid-state Circuits, 2002, 37(4): 526-530.[8]RAZAVI B. Design of analog CMOS integrated circuits[M]. Boston: McGraw Hill, 2000.[9]ANNEMA A J. Low-power bandgap r eference featuring DTMO ST′s[J]. IEEE Journal of Solid-state Circuits, 1999, 34(7): 949-955.[10]BANBA H, SHIGA H, MMEZAWA A, et al. A CMOS bandgap reference circuit with sub-1-V operation[J]. IEEE Journal of Solid-state Circuits, 1999, 34(5): 670-674.。