用异步清零端反馈归零构成N进制计数器

DSL
CT74LS194 M0 D0 D1 D2 D3 CR
1 1
1
图5-60 环形计数器（n=4）
Q3Q2Q1Q0
0001 1000
0010 0100
１
DSR Q0 Q1 Q2 Q3。M1
CP
DSL
CT74LS194 M0 D0 D1 D2 D3。CR
例5-20（b）分析 电路的逻辑功能
0
１
1
图5-60扭环形计数器（ n=8）
7
Y7
图5-69 b)
1
1
1
六进制加法 计数器预置 数为（M-N)
1 CTP Q0 Q1 Q2 Q3。CO CTP CT74LS160 LD
CP
D0 D1 D2 D3 。CR
1Biblioteka Baidu
1 （另一种置位法）
六进制加法计数器
方法三：反馈归零法
1、用同步清零端反馈归零构成N进制计数器
（1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零控制端信号的逻辑表 达式。 （3）画连线图。
1 00 0 1
0
1 00 1 1
0
产生序列脉冲 Z= Q2 = 00111010
0 01 1 1
1
1 11 1 0
1
0 11 0 1
1
0 10 1 0
0
1 01 0 0
1
1 10 0 1
0
例5-23 已知脉冲分配器的两种输出波形分别如图5-68a、b所示， 试用MSI同步4位二进制加法计数器CT74LS161和3线-8线译码器 CT74LS138设计脉冲分配器，并画出它们的逻辑电路图。
CP
D0 D1 D2 D3 。CR
图5-55 a)
同步预置无法实现异步计数器
１
１
１ CTP Q0 Q1 Q2 Q3。CO １
CTP Q'0Q'1Q'2Q'3。CO
CTP 74LS160(1) LD
CTP 74LS160(2) LD
CP
D0 D1 D2 D3 。CR
CP
D0 D1 D2 D3 。CR
例 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。
SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。
LD PN1 P11, PN1 P11 Q3nQ1nQ0n
（3）画连线图。
Q0 Q1 Q2 Q3
&
1
CTT CTP
CO 74LS163
LD
&
CO 1 LD CR
D0 D1 D2 D3 用同步清零端 CR 归零
构成六进制加计数器 构成十二进制加计数器
方法四：级联法（或者级联加反馈归零）---容量扩展 模N1与N2的两计数器直接级联可构成模N1*N2的计数器，
加上整体反馈归零可构成N1*N2之内的N进制计数器
异步计数器一般没有专门的进位信号输出端，通常 可以用本级的高位输出信号驱动下一级计数器计 数，即采用串行进位方式来扩展容量。
（3）画连线图。
Q0 Q1 Q2 Q3
&
CP1 CP
CP0
74LS197
CT/LD
1 CR
D0 D1 D2 D3 (b) 用异步置数端 CT /LD 归零
D0～D3必须都接0
方法二：进位输出置最小数法。
1 CTP Q0 Q1 Q2 Q3。CO
1
CTP CT74LS160 LD
CP
D0 D1 D2 D3 。CR
64进制计数器
例5-15 试用同步十进制计数器CT74LS160并采用整体反馈 归零法构成12进制计数器。
解： 反馈归零法
１
１
１ CTP Q0 Q1 Q2 Q3。CO １
CTP Q'0Q'1Q'2Q'3。CO
１
CTP CT74LS160(1L) D
CTP CT74LS160(2L) D
CP
D0 D1 D2 D3 。CR
在集成计数器中，由于各集成计数器引脚、功能的不同，
辅助控制端的不同，清零和预置数控制端的控制方式也不尽相 同。清零、置数均采用同步方式的有74LS163；均采用异步方 式的有74LS192、74LS193、74LS197；清零采用异步方式、置 数采用同步方式的有74LS160 、 74LS161 ；有的只具有异步清 零功能，如CC4520、74LS190、74LS191；74LS290则具有异 步清零和异步置9功能。
１ CTP Q0 Q1 Q2 Q3。CO １
X Q3 Q2 Q1 Q0
0
0110
CTP CT74LS160(1) LD
CP
D0 D1 D2 D3 。CR
１
１
X
１
0
0111
0
1000
0
1001
1
0011
1
0100
1
0101
图5-57
1
0110
1
功能:
1
X=0时，为能自启动的同步4进制计数器； 1
X=1时，为能自启动的同步7进制计数器。
计数器容量的扩展
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
CP1
CP CP0
CP1 74LS290(个位)
N1=10 CP0
S9A S9B R0A R0B
100进制计数器
74LS290(十位) N2=10
S9A S9B R0A R0B
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
CP1
CP CP0
１
１
图5-55 b)
结论： 构成大于十进制计数器时，利用LD端并采用复位法时，
不能接成异步计数器
例5-16 分析图5-56所示计数电路的逻辑功能。
解： Ⅰ片和Ⅱ片的CP端连接在一起，故称为同步连接法。只有当
Ⅰ片CT74LS160的CO=1时，且Ⅱ片的 LD CR 1时，Ⅱ片
CT74LS160才计数一次。为同步12进制计数器
&
１ CTP Q0 Q1 Q2 Q3。CO CTP CT74LS160(1) LD
D0 D1 D2 D3 。CR １ CP
CTP Q'0Q'1Q'2Q'3。CO CTP CT74LS160(2)LD
D0 D1 D2 D3 。CR １
图5-56
例5-17 列出图5-57计数电路的状态转换表，并指出其逻辑功能。
74LS290(个位) N1=10
S9A S9B R0A R0B
CP1 CP0
74LS290(十位) N2=6
S9A S9B R0A R0B
Q0 Q1 Q2 Q3
60进制计数器
Q0 Q1 Q2 Q3
&
CP1
CP CP0
74LS290(个位) S9A S9B R0A R0B
CP1 CP0
74LS290(十位) S9A S9B R0A R0B
74LS161
CO 1
LD
CP
CR
D0 D1 D2 D3 (a) 用异步清零端 CR 归零
D0～D3可随意处理
例 160异步清零，163同步清零
&
1 CTP Q0 Q1 Q2 Q3。CO
CTP 74LS160 LD
1
CP
D0 D1 D2 D3 CR
Q0 Q1 Q2 Q3
1 CTT CTP
CP
74LS163
0 10 1 0 0
0 10 1 1 1
0 11 0 0 1
0 11 0 1 0
0 11 1 0 1
0 11 1 1 0
1 10 1 1 1 1 11 0 0 0 1 11 0 1 0 1 11 1 0 1 1 11 1 1 1
图5-59
X=0时，为能自启动的同步7进制计数器；产生相应Z序列 X=1时，为能自启动的同步5进制计数器；产生相应Z序列
CP
1 CR
D0 D1 D2 D3 (b) 用同步置数端 LD 归零复位
D0～D3可随意处理
D0～D3必须都接0
例 用集成异步二-八-十六进制计数器74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。 SN＝S12＝1100 （2）求归零逻辑。
CR CT / LD PN P12, PN P1 Q3nQ2n
0000→0001→0010→0011→0100→0101→0110→0111→1000
CT74LS138
1
1
A0 1 A1 2 A2 4
BIN/ OCT
0 1 2
Y0 Y1 Y2
CTP Q0 Q1 Q2 Q3 CO
STA
3
Y3
4
Y4
CTT CT74LS161 CP
LD CR
1
1
&
STB
EN
5 6
Y5 Y6
D3 D2 D1 D0
STC
7
Y7
图5-69 a)
CT74LS138
1
1
A0 1 A1 2 A2 4
BIN/ OCT
0 1 2
Y0 Y1 Y2
CTP Q0 Q1 Q2 Q3 CO CTT CT74LS161 LD
1 1 STA &
3
Y3
4
Y4
5
Y5
CP
CR
STB
EN 6
Y6
D3 D2 D1 D0
STC
123 4 567 8 9
123 4 567 8 9
Y0 Y1 Y2 Y3 Y4 Y5 Y6
Y7
a)
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
b)
图5-68
解：（1）观察波形可知，应该设计产生8个节拍脉冲的脉冲分配 器。用CT74LS161改接成一个8进制计数器，其输出Q3Q2Q1Q0的 状态转换为：
2、用异步清零端反馈归零构成N进制计数器
（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零控制端信号的逻 辑表达式。 （3）画连线图。
例 用74LS161来构成一个十二进制计数器。
用异步清零端CR 归零
SN＝S12＝1100
CR Q3nQ2n
Q0 Q1 Q2 Q3
&
1
CTT CTP
5.4.2 MSI寄存器的应用
MSI寄存器的主要用途有3个方面：①实现数据的串-并行 转换。②构成序列码发生器。③构成移位寄存型计数器。
CT74LS194 双向移位寄存器
M1 M0 功能
01 右移
11 置数
10 左移
00 保持
例5-20 （a）试说明逻辑功能
DSR Q0 Q1 Q2 Q3。M1
CP
0111 1000 1001
例5-19 列出图5-59计数电路的状态转换表，并指出其逻辑功能。
0CT74LS151
1 0 EN
1 MUX
2
１
3 4
Y
Z
X
5 60
7 G7
01 2 １
CTP Q0 Q1 Q2 Q3。CO １
CP
CTP
CT74LS161 D0 D1 D2 D3
LD 。CR
１
１
１
X Q3 Q2 Q1 Q0 Z 0 10 0 1 1
同步计数器有进位或借位输出端，可以选择合适的进位或借 位输出信号来驱动下一级计数器计数。同步计数器级联的方式 有两种，一种级间采用串行进位方式，即异步方式，这种方式 是将低位计数器的进位输出直接作为高位计数器的时钟脉冲， 异步方式的速度较慢。另一种级间采用并行进位方式，即同步 方式，这种方式一般是把各计数器的CP端连在一起接统一的时 钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。
(a) 引脚排列图
(b) 逻辑功能示意图
①CR=0时异步清零。
②CR=1、LD=0时同步置数。
③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。
④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。
74LS163的引脚排列和74LS161相同， 74LS160/162与74LS161/163功能、引脚基 不同之处是74LS163采用同步清零方式。 本相同，仅进制不同，前者为十进制
5.4 MSI 时序逻辑器件的应用 5.4.1MSI计数器芯片的应用--构成N进制计数器
利用集成计数器芯片（产品）通过一定的方法和合适的外电 路连接可以获得所需的N进制计数器。
方法一：预置数端复位法。 方法二：进位输出置最小数法。 方法三：反馈归零法。 方法四：级联法（或者级联加反馈归零）
方法一~四根据具体条件、具体要求选择具体方法。
4位集成二进制同步加法计数器74LS161/163
VCC CO Q0 Q1 Q2 Q3 CT T LD
Q0 Q1 Q2 Q3
16 15 14 13 12 11 10 9
CTT
74LS161
CTP
74LS161
CO
12345678
CP
LD
CR CP D0 D1 D2 D3 CTP GND
CR D0 D1 D2 D3
Q3Q2Q1Q0
0000
0001
0011
0111
1000 1100 1110 1111
≥１ =１
Z
例5-21 分析电 路的逻辑功能
≥１
DSR Q0 Q1 Q2 Q3。M1
１
CP
DSL CT74LS194 M0 D0 D1 D2 D3。CR
1
1
DSR Q3 Q2 Q1 Q0
Z
DSR= (Q2 Q0 ) Q2 Q1 Q0
方法一：预置数端复位法。 1、用同步置数控制端复位法构成N进制计数器
（1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步置数控制端信号的逻 辑表达式。 （3）画连线图。
2、用异步置数端复位法构成N进制计数器
（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步置数控制端信号的逻辑 表达式。 （3）画连线图。