第4章组合逻辑电路-3

R
1
“1”
第9 页
2014年6月8日星期日
第4章 组合逻辑电路 ——数据选择器
例2：用 Z4 R G R AG RA G RAG RAG 选 1A 数据选择器实现交通灯监测电路。 R ( AG ) R( AG) R( AG ) 1 ( AG) 选用½ -74153 Y1 S1 D0 ( A1 A0 ) D1 ( A1 A0 ) D2 ( A1 A0 ) D3 ( A1 A0 )
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
4.2 中规模集成组合逻辑电路
三、数据选择器
1. 四选一数据选择器74153（2四选一MUX） 2. 八选一数据选择器74151 3. MUX的扩展 4. 用数据选择器设计组合逻辑电路
四、数据比较器
1. 四位并行数据比较器7485 2. 数据比较器的应用举例
A
D0 D1 D2 D3
B
A
B
D0 D1 D2 D3
W
W
图4.2.19 数据选择器和数据分配器示意图 数据选择器类似一个多投开关，而选择哪一路信号 由相应的一组控制信号控制。
2014年6月8日星期日
章目录
第3 页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
1.四选一数据选择器 图4.2.20 (c) 四选一MUX的简化符号 表4.2.9 四选一MUX的功能表 四选一MUX的卡诺图及逻辑表达式 图4.2.21 74153的简化逻辑符号 2.八选一数据选择器 图4.2.22 (b) 八选一MUX的简化符号 八选一MUX的功能表 八选一MUX的卡诺图及逻辑表达式
EN
F
1 C+D
D
1
图4.2.28 (d)
2014年6月8日星期日
章目录
第20页
第4章 组合逻辑电路 ——数据选择器
1 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 D0 D1 (1) D2 D3 A1 A0 D0 D1 (2) D2 D3 A1 A0 D0 D1 D2 (3) D3 A1 A0 D0 D1 D2 (4) D3 A1 A0
C B A
D0 D4
00 0 1
A
BC
Y
01 0 0 11 0 1 10 0 1
VCC
0 1
F
2014年6月8日星期日
图 4.2.25 ( a )
章目录
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
第12页
第4章 组合逻辑电路 ——数据选择器
接上例 (2)若C、B、A分别接A2、A1、A0， 得到两卡诺图，则相应的电路图如图所示：
D0=D3=Ci-1 D1=D2=Ci-1 D0= 0， D1=D2=Ci-1 D3=1 图 4.2.27
2014年6月8日星期日
Si Ci
C i-1
1
VCC
章目录
Ai B i
第17页
第4章 组合逻辑电路 ——数据选择器
例4.2.1：分别用一片74151和½ -74153 实现函数 F = ABC+ABC+ABD+ABD+ACD。
1 Ci-1 1
对比得 D0= 0， D1=D2=Ci-1 D3=1
再将Ai、Bi 分别接74153的A1、A0，得图 4.2.27
2014年6月8日星期日
章目录
第16页
第4章 组合逻辑电路 ——数据选择器
接上例 1位全加器
1EN 1D0 74153 1D1 1D2 1Y 1D3 2D0 2D1 2Y 2D2 2D3 2EN A 1 A 0
章目录
2014年6月8日星期日
第15页
第4章 组合逻辑电路 ——数据选择器
接上例
Y A 0 0 1 A1 0 D0 D1 1 D2 D3
Bi 0 1 Ai 0 Ci-1 Ci-1 对比得 D0=D3=Ci-1 1 Ci-1 Ci-1
Ai Bi 0
D1=D2=Ci-1
Si
0 1 0 Ci-1 Ci
四选一MUX卡诺图
用74153实现：A、B分别接½-74153的A1、A0 ； 接上例 再与74153的卡诺图比对，得½-74153数据输入端为： D0= C，D1= C，D2= C+D，D3=D
A1 0 1
A B 0
A0
0 D0 D2
0 C
1 D1 D3
1 C D
C
1
B A
1
A0 A1 1 _ 74153 D0 2 D1 Y D2 D3
降1维0000111100001111111111001100001010111101010000aiaibici1bici1数据选择器章目录第15页2014年6月8日星期日sisi降1维111111001100110000001010111101010000aiaibici1bici1cicisisici1ci100ci1ci11100001111aiaibibicici第4章组合逻辑电路d0d3ci1d1d2ci1对比得接上例ya1a1d2d2d0d000d1d100d3d31111a0a0yci1ci1ci1ci100ci1ci100ci1ci11111aiaibibisisi0001111bi0bi数据选择器章目录第16页2014年6月8日星期日d00d1d2ci1d31再将aibi分别接74153的a1a0得图4227对比得四选一mux卡诺图ci1ci100ci1ci1110011aiaiiicici第4章组合逻辑电路d0d3ci1d1d2ci1接上例数据选择器1位全加器章目录第17页2014年6月8日星期日图4227d00d1d2ci1d31第4章组合逻辑电路例421
章目录
可见，选择地址不同，所得电路不同！
第13页
第4章 组合逻辑电路 ——数据选择器
例5: 用卡诺图设计四选一数据选择器，实现如下逻 辑函数： F =∑(0, 1, 5, 6, 7, 9, 10, 14, 15) 解:选AB变量为地址A1A0 , 则变量CD为数据输入端。
AB CD 00 01 00 1 01 11 10 1 1 1 1 1 1 1 11 10
01 D1 D5
01 0 1
11 10 D3 D2 D7 D6
11 1 D 10 0 D
章目录
VCC
C B A A0 A1 A 2 74151 D0 D1 Y D2 D3 D4 D5 D6 D7
EN
F
D
1
图 4.2.28 ( c )
2014年6月8日星期日 第19页
第4章 组合逻辑电路 ——数据选择器
2014年6月8日星期日
章目录
第5 页
第4章 组合逻辑电路 ——数据选择器
例1：用一片74LS153组成一个八选一MUX: 分析：74153为 2-四选一MUX。 A2=0 : 片(1)工作； A2=1 : 片(2)工作。 (低位) A0
Y
1
1Y 2Y 选 A (1) (2) 择 (1) 74LS153 74LS153 B A1 信 1 EN 1D0 1D1 1D2 1D3 2 EN 2D0 2D1 2D2 2D3 号 1 （3位） A2 (高位)
解：采用降维法
CD AB 00 01 11 10 00 1 01 11 1 10 1 1 1 1 1 1 1
A
BC 0 1
00 1 D
01 0 1
11 10 1 D 0 D
降 1维
可用八选一 MUX实现
降 1维
(a)
图 4.2.28
2014年6月8日星期日
(b)
章目录
可用四选一 MUX实现 B 0 1 A CD C 0 C C CD 1 C+D D
例3
例4
例如：对于四变量函数，经一次降维后可用八选一 MUX实现，两次降维后可用四选一MUX实现。 例5
2014年6月8日星期日
例6
例4.2.1
章目录
第8 页
第4章 组合逻辑电路 ——数据选择器
例1：利用四选一选择器实现如下逻辑函数：
Y R AG RAG R AG AG
变换得：Y R （G A ） R （G A） R(G A) 1（ GA） 若选GA为地址A1A0， 则与四选一MUX的逻辑式比较：
用数据选择器分时传输组成动态译码
D C B A
七a 段b c 译d 码e f g 器
千位 百位 十位 个位
1 A1 0 A0
2014年6月8日星期日
9 8 3 7 当地址量变化周期大于25次/ 功能？ 秒，人眼则无明显闪烁感。 Y3 Y2 译 码 Y1 Y0 器
章目录
第21页
第4章 组合逻辑电路 ——数据比较器 四、数据比较器
D 0 D1 D2 D3
2014年6月8日星期日
章目录
D4 D5 D6 D7
第6 页
第4章 组合逻辑电路 ——数据选择器
例2：用多片74LS153组成 8选1和16选1MUX。
可见,不用使能端也能进行扩展.
D7 D6 D5 D4
D3 D2 D1
D 15 D 14 D 13 D 12 D 11 D 10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
BiCi-1 00 A
i
01 1 0 Si
01 0 1 Ci
11 10 0 1 1 0
0 1
0 1
降 1维
Bi 0 1 Ai 0 Ci-1 Ci-1 1 Ci-1 Ci-1 Si
BiCi-1 00 A
i
11 10 1 1 0 1
0 1
0 0
Bi 0 1 Ai 降1维 0 0 Ci-1 1 Ci-1 1 Ci
第18页
第4章 组合逻辑电路 ——数据选择器
用74151实现 ：A、B、C 分别接A2、A1、A0 ； 接上例 再与74151的卡诺图比对，得74151数据输入端为： D0=D3=D5= 1，D1=D2= 0，D4=D，D6=D7=D
A1A0 00 A2 0 D0 1 D4
BC 00 A 0 1 1 D
W D0 ( A1 A0 ) D1 ( A1 A0 ) D2 ( A1 A0 ) D3 ( A1 A0 )
G A1 A A0 和 D0 D1 R D2 R D3 1
章目录
Y
得：
A G
W EN A0 74LS153 74LS153 A1 D D D D D
0 1 2 3
2014年6月8日星期日
章目录
第1 页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路 五、全加器
1. 四位串行进位全加器 2. 四位超前进位全加器74283 3. 全加器的应用举例
作业
2014年6月8日星期日
章wk.baidu.com录
第2 页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
三、数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次 在地址输入的控制下, 从多路输入数据中选择一路输出。
2014年6月8日星期日
章目录
第4 页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
3.MUX的扩展 例1：用一片74LS153组成8选1MUX
例2：用多片74LS153组成8选1和16选1MUX
4.用数据选择器设计组合逻辑电路
用数据选择器设计组合逻辑电路的步骤：
例1~例6： 例4.2.1：分别用一片74151和½-74153 实现函数 用数据选择器分时传输组成动态译码
D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0
Ⅳ
F3
A 1 A0
Ⅱ
F1
Ⅲ
F2
D3 D 3 D 2 D2 V D1 D 1 D 0 D 0 A1 A 0
D0 A 1 A0
A 1 A0
F
D1
Ⅲ D3 D2 D1 D0
D3 D2 D1 D0
F
Ⅱ
F1
Ⅰ
A 1 A0
数据选择器产生序列信号
2014年6月8日星期日
章目录
第11页
第4章 组合逻辑电路 ——数据选择器
例4：用74151设计函数 F = AB + AC 。 (1)若C、B、A分别接A0、A1、A2 , 得到两 分析： 个卡诺图, 则相应电路如图所示：
A1A0 A2 00
0 1 01 D1 D5 11 10 D3 D2 D7 D6
A1A0 A2 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 Y BA C 00 01 11 10 0 0 1 1 0 1 0 0 1 0
F
2014年6月8日星期日
A B C
VCC
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
图 4.2.25 ( b )
D0 A1 A0
F0
A3 A 2
A2
Ⅰ
F0
A1 A0
A1 A 0
四选一扩为八选一
2014年6月8日星期日
章目录
A1 A0
四选一扩为 十六选一
第7 页
第4章 组合逻辑电路 ——数据选择器
用数据选择器设计组合逻辑电路的步骤：
(1)降维；(可选） (2)逻辑式或卡诺图比对，得选择器输入端数据； (3)画逻辑图。 例1 例2
“1”
“0”
A B C
A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7
C
B A
0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1
八选一 F
EN
F0 1 1 0 1 0 0 1 0 1 1 0 1
C
由此得到：
D
1
1
D0 D1 D3 D2
2014年6月8日星期日
D0= C D 1 = C+D A D3= C B D2= C + D
章目录
1
C
0
=1
D0 D1 D2 D3 A1 A ½-74153 EN
F
第14页
第4章 组合逻辑电路 ——数据选择器
例6：用一片74153设计一个1位全加器 。 解：1/2-74153和1位全加器的诺图分别如下：
红 黄 绿
R A G
正常工作状态
R A G R A G
R A G
故障状态
R A G R A G R A G R A G R A G
第10页
2014年6月8日星期日
章目录
第4章 组合逻辑电路 ——数据选择器
例3: 运用数据选择器产生 8 位序列01101001 。
解：利用1片八选一数据选择器，只需设置 D0=D3=D5=D6=0， D1=D2=D4=D7=1， 即可产生 01101001 序列。