场效应管N沟道和P沟道判断方法

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1.场效应管N沟道和P沟道判断方法
(1)场效应管的极性判断,管型判断(如图)
G极与D极和S极正反向均为∞
(2)场效应管的好坏判断
把数字万用表打到二极管档,用两表笔任意触碰场效应管的三只引脚,好的场效应管最终测量结果只有一次有读数,并且在500左右。

如果在最终测量结果中测得只有一次有读数,并且为“0”时,须用表笔短接场效应管识引脚,然后再测量一次,若又测得一组为500左右读数时,此管也为好管。

不符合以上规律的场效应管均为坏管。

场效应管的代换原则(注:只适合主板上场效应管的代换)
一般主板上采用的场效管大多为绝缘栅型增强型N沟通最多,其次是增强型P沟道,结型管和耗尽型管一般没有,所以在代换时,只须在大小相同的情况下,N沟道代N沟道,P沟道代P沟道即可。

2.如果要问更简单的测试方法,就是:找一块有R*10K挡的指针表,将表打在R*10K挡,把管子放在绝缘好的板上,(因为场效应管的输入阻抗非常高),如万用表的玻璃上,先用镊子短路一下管脚,用黑笔定住D极,红笔定住S极,用一个手指摸G极,另一手指摸黑笔,这时候表针大幅度偏转,摸着G极的手指不放,摸着黑笔的手指放开黑笔,去摸红笔,这时表针反偏,再摸黑笔正偏,又摸红笔又反偏,正常的管子偏转脚度非常大,接近0欧姆,坏的管子不偏转,(不包括击穿),性能变坏的偏转小。

由于管子结构不同,在正偏时手指放开黑笔后表针反不反偏都为正常。

(就是有的还是保持在0欧姆左右,有的手指放开黑表笔后表针就回到无穷大)。

原理就是给控制栅极(G)加个高或低的电位,使其导通或截止。

3.部分供电MOS管电压计算方法
电路如图,这里常见MOS的S极输出电压计算与输入电压没有关系,和431上端的电阻也无关系,与图中的VCC也无关系(R1/R2的VCC有效,除外)
Vout=Vref X (Ra+Rb)/Ra
而Vref仅由R1、R2决定
R1 R2 Ra Rb 四个电阻的人为修改,均可直接改变MOS输出电压
其实1117 1084等器件内部也就是这样的
新手知识:MOS管原理
双极型晶体管把输入端电流的微小变化放大后,在输出端输出一个大的电流变化。

双极型晶体管的增益就定义为输出输入电流之比(beta)。

另一种晶体管,叫做场效应管(FET),把
输入电压的变化转化为输出电流的变化。

FET的增益等于它的transconductance,定义为输出电流的变化和输入电压变化之比。

场效应管的名字也来源于它的输入端(称为gate)通过投影一个电场在一个绝缘层上来影响流过晶体管的电流。

事实上没有电流流过这个绝缘体,所以FET管的GATE电流非常小。

最普通的FET用一薄层二氧化硅来作为GA TE极下的绝缘体。

这种晶体管称为金属氧化物半导体(MOS)晶体管,或,金属氧化物半导体场效应管(MOSFET)。

因为MOS管更小更省电,所以他们已经在很多应用场合取代了双极型晶体管。

首先考察一个更简单的器件-MOS电容-能更好的理解MOS管。

这个器件有两个电极,一个是金属,另一个是extrinsic silicon,他们之间由一薄层二氧化硅分隔开(图1.22A)。

金属极就是GATE,而半导体端就是backgate或者body。

他们之间的绝缘氧化层称为gate dielectric。

图示中的器件有一个轻掺杂P型硅做成的backgate。

这个MOS 电容的电特性能通过把backgate接地,gate接不同的电压来说明。

图1.22A中的MOS电容的GATE电位是0V。

金属GATE和半导体BACKGATE在WORK FUNCTION上的差异在电介质上产生了一个小电场。

图示的器件中,这个电场使金属极带轻微的正电位,P型硅负电位。

这个电场把硅中底层的电子吸引到表面来,它同时把空穴排斥出表面。

这个电场太弱了,所以载流子浓度的变化非常小,对器件整体的特性影响也非常小。

图1.22B中是当MOS电容的GATE相对于BACKGATE正偏置时发生的情况。

穿过GATE DIELECTRIC的电场加强了,有更多的电子从衬底被拉了上来。

同时,空穴被排斥出表面。

随着GATE电压的升高,会出现表面的电子比空穴多的情况。

由于过剩的电子,硅表层看上去就像N型硅。

掺杂极性的反转被称为inversion,反转的硅层叫做channel。

随着GATE电压的持续不断升高,越来越多的电子在表面积累,channel变成了强反转。

Channel形成时的电
压被称为阈值电压Vt。

当GATE和BACKGATE之间的电压差小于阈值电压时,不会形成
channel。

当电压差超过阈值电压时,channel就出现了。

图1.22 MOS电容:(A)未偏置(VBG=0V),(B)反转(VBG=3V),(C)积累(VBG =-3V)。

图1.22C中是当MOS电容的GATE相对于backgate是负电压时的情况。

电场反转,往表面吸引空穴排斥电子。

硅表层看上去更重的掺杂了,这个器件被认为是处于accumulation 状态了。

MOS电容的特性能被用来形成MOS管。

图1.23A是最终器件的截面图。

Gate,电介质和backgate保持原样。

在GATE的两边是两个额外的选择性掺杂的区域。

其中一个称为source,另一个称为drain。

假设source 和backgate都接地,drain接正电压。

只要GATE对BACKGATE 的电压仍旧小于阈值电压,就不会形成channel。

Drain和backgate之间的PN结反向偏置,所以只有很小的电流从drain流向backgate。

如果GATE电压超过了阈值电压,在GATE电介质下就出现了channel。

这个channel就像一薄层短接drain和source的N型硅。

由电子组成的电流从source通过channel流到drain。

总的来说,只有在gate 对source电压V 超过阈值电压Vt时,才会有drain电流。

MOSFET晶体管的截面图:NMOS(A)和PMOS(B)。

在图中,S=Source,G=Gate,D=Drain。

虽然backgate图上也有,但没有说明
MOS管的source和drain是可以对调的,他们都是在P型backgate中形成的N型区。

在多数情况下,这个两个区是一样的,即使两端对调也不会影响器件的性能。

这样的器件被认为是对称的。

在对称的MOS管中,对soure和drain的标注有一点任意性。

定义上,载流子流出source,流入drain。

因此Source和drain的身份就靠器件的偏置来决定了。

有时晶
体管上的偏置电压是不定的,两个引线端就会互相对换角色。

这种情况下,电路设计师必须指定一个是drain另一个是source。

Source和drain不同掺杂不同几何形状的就是非对称MOS管。

制造非对称晶体管有很多理由,但所有的最终结果都是一样的。

一个引线端被优化作为drain,另一个被优化作为source。

如果drain和source对调,这个器件就不能正常工作了。

5 i8 m$ K; H) N+ y$ T 图1.23A中的晶体管有N型channel所有它称为N-channel MOS 管,或NMOS。

P-channel MOS(PMOS)管也存在。

图1.23B中就是一个由轻掺杂的N型BACKGATE和P型source和drain组成的PMOS管。

如果这个晶体管的GATE相对于BACKGATE 正向偏置,电子就被吸引到表面,空穴就被排斥出表面。

硅的表面就积累,没有channel形成。

如果GATE相对于BACKGATE反向偏置,空穴被吸引到表面,channel形成了。

因此PMOS 管的阈值电压是负值。

由于NMOS管的阈值电压是正的,PMOS的阈值电压是负的,所以工程师们通常会去掉阈值电压前面的符号。

一个工程师可能说,“PMOS Vt从0.6V上升到0.7V”,实际上PMOS的Vt是从-0.6V下降到-0.7V。

转载请注明出自中国主板维修基地。

相关文档
最新文档