数字电子技术(第二版)复习题册答案

《数字电子技术（第二版）》习题册部分参考答案
课题一认识数字电路
任务一认识数制与数制转换
一、填空题
1．时间数值 1 0
2．1 8 15
3．1 128 255
4．7
5．9
6．16
二、选择题
1．C 2．B 3．C 4．B 5．C 6．A 7．D
三、判断题
1．√ 2．√ 3．× 4．× 5．√ 6．× 7．√ 8．√ 9．×
四、问答题
1．答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的1和0相对应，因此，采用二进制更加方便和实用。

2．答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。

五、计算题
1．（1）7 （2）15 （3）31 （4）213
2．（1）［1010］2 （2）［1 0000］2
（3）［100 0000 0000］2 （4）［100 0000 0110］2
3．（1）［27］8（2）［35］8
（3）［650］8（4）［3153］8
4．（1）［010 111］2（2）［001 101 110］2
（3）［010 000 000］2（4）［001 110 101 101］2
5．（1）0FH （2）1FH
（3）36H （4）0AE63H
6．（1）0001 0110 B （2）0010 1010 1110 B
（3）1011 1000 1111 1100B （4）0011 1111 1101 0101B
任务二学习二进制数算术运算
一、填空题
1．加减乘除
2．0+0=0 0+1=1 1+0=1 1+1=10
3．0－0=0 1－0=1 1－1=0 10－1=1
4．0×0=0 0×1=0 1×0=0 1×1=1
5．1 0
6．最高正负原码
7．字节
8．半字节
9．字
二、选择题
1．C 2．B 3．C 4．B 5．B 6.B 7.C
三、判断题
1．√ 2．× 3．× 4．√
四、问答题
1．答：将二进制数0011移位至0110，是向左移动一位，应做乘2运算。

2．答：将二进制数1010 0000移位至0001 0100，是向右移动三位，应做除以8运算。

五、计算题
1．
（1） 1）1101 2）1 0001 1010 3）1100 0011 4）1 0001 0111
（2） 1）10 1100 2）1100 1111 3）0100 0000 4）1011 1110
（3） 1）11 0100 2）111 1000 3）100 0010 4）1110 0001
（4） 1）111 2）0111 3）1 0100 4）1 0001
2．
（1）+126 （2）－47 （3）－58 （4）+127
（5）+111 （6）－63 （7）+0 （8）+1
（9）－32 768 （10）－1 （11）+32767 （12）－32767
任务三学习二进制代码
一、填空题
1．图形文字符号数码二
2．一组二
3．4
4．8 4 2 1
5．2 4 2 1
6．5 4 2 1
7．3
8．100 0001
9．110 0001
10．011 0000
11．011 1001
二、判断题
1．× 2．× 3．√ 4．√ 5．√ 6．√ 7．×
三、问答题
1．答：8421BCD码是用四位二进制数为一组来表示一个十进制数。

虽然在一组8421BCD 码中，每位的进位也是二进制，但在组与组之间的进位，8421BCD码则是十进制。

2．答：格雷码的特点是任意两个相邻码之间仅有一位数码不同（包括首尾码），即从一个编码转移到下一个相邻编码时，只有一位状态发生变化，利用这一特点可以避免在转移过程中出现错码，所以是一种可靠性较高的代码。

四、计算题
1．（1）19 （2）36 （3）57 （4）689
2．（1）［0001 0000 000］8421（2）［0001 0010 1000］8421
（3）［0001 0000 0010 0100］8421（4）［0010 0001 0000 0000］8421 3．（1）［1011］5421 （2）［0001 0000 ］5421
（3）［0001 0000 0000］5421 （4）［0001 0010 1011］5421
4．（1）［1011］余3码（2）［0100 0011］余3码
（3）［0100 0011 0011］余3码（4）［0100 0101 1011］余3码
任务四认识基本逻辑关系并测试逻辑门
一、填空题
1．与
2．或
3．非
4．逻辑符号逻辑真值表逻辑波形图逻辑函数式
5．电源接地
6．与或非异或与非或非
二、选择题
1．D 2．A 3．D 4．A 5．B、C 6．A、D
三、判断题
1．√ 2．× 3．√ 4．√ 5．× 6．× 7．× 8．√四、计算题
1．Y=ABC 2．Y=A+B+C 3.Y=（A+B）C =AC+BC
五、绘图题
1．
2．
3．
任务五测试TTL集成门电路
一、填空题
1．TTL CMOS
2．体积小质量轻速度快功耗低可靠性高
3．高电平低电平高阻态
4．标准低功耗肖特基
5．负载电阻驱动电压
6．截止转折饱和
二、选择题
1．D 2．A 3．C 4．A 5．D 6．B 7．B 8．B 9．C
三、判断题
1．√ 2．√ 3．× 4．√ 5．√ 6．× 7．× 8．√ 9．√10．√ 11．√ 12．√ 13．√
四、问答题
1．答：集电极开路门（OC门）是指输出晶体管的集电极上无负载电阻，也没有连接电源。

OC门在逻辑功能上可以实现线与，即两个以上的OC门的输出端可以直接连接（通过负载电阻接电源），当某一个输出端为低电平时，公共输出端Y为低电平，即实现“线与”逻辑功能。

2．答：绝大多数集成电路的右下角为接地脚GND，左上角为正电源脚。

选用万用表R ×1K量程，将万用表黑表笔接GND，红表笔依次接其他管脚，测试出各管脚的正向电阻值；再将万用表红表笔接GND，黑表笔依次接其他管脚，测试出各管脚的反向电阻值；并将所测电阻值与参考阻值对比即可。

任务六测试CMOS集成门电路
一、填空题
1．PMOS NMOS
2．高低小简单集成
3．3～18V
二、判断题
1．√ 2．√ 3．√ 4．× 5．√ 6．√
三、问答题
1.答：因为CMOS器件用一层极薄的二氧化硅材料作为电极的绝缘层，输入电阻非常大，使得栅极上的感应电荷不易泄漏，栅极只要有少量的电荷，便可产生较高的电压，绝缘层易被击穿而损坏。

所以CMOS集成电路容易受静电影响而损坏。

2．答：不使用的CMOS器件要将电极短路存放，CMOS器件应插在导电泡沫橡胶上或用锡箔纸包好。

3．答：在未加电源电压的情况下，不允许在CMOS集成电路输入端接入信号。

开机时，应先加电源电压；关机时，应先关掉输入信号，再切断电源。

CMOS集成电路输出端不允许与U DD或U SS直接短接。

任务七测试集成门电路的逻辑功能
一、填空题
1．R×1k挡
2．5.0 极性
3．左
4．带电
5．断电
二、问答题
1．答：TTL电路的高电平输出电流I OH远远小于低电平输出电流I OL，因此，当负载要求提供较大电流时，应当用TTL 电路的低电平去驱动负载。

2．答：CMOS电路的高电平输出电流I OH和低电平输出电流I OL通常是相等的，因此CMOS 电路的高、低电平都可以去驱动负载。

3．答：CMOS电路的高电平值往往高于TTL电路的高电平值，因此用TTL电路去驱动CMOS 电路时，必须将TTL的输出电平升高。

4．答：用CMOS电路去驱动TTL电路时，主要是提高CMOS电路的驱动电流。

任务八化简逻辑函数
一、填空题
1．0 1
2．0
3．1
4．A
5．1
6．A
7．1
8．0
9．A
10．A
二、选择题
1．B 2．D 3．A
三、判断题
1．× 2．× 3．×
四、问答题
1．答：因为逻辑函数式越简单与之对应的逻辑电路越容易建立，使用器件越少，可靠性越高。

2．答：最简“与或”逻辑函数式的标准是：（1）乘积项的个数最少；（2）每个乘积项中的逻辑变量数最少。

3．答：包含全部变量的乘积项称作逻辑函数的最小项。

4．答：（1）处于同一行（列）或同一行（列）两端的两个相邻小方格，可圈为一组，同时消去一对不同的变量。

（2）4个小方格组成一个大方块，或组成一行（列），或在相邻两行（列）的两端，或处于4个角，可以圈为一组，同时消去两对不同的变量。

（3）8个小方格组成一个长方形，或处于两边的两行（列），可以圈为一组，同时消去三对不同的变量。

五、证明题
1．
（1）A·A=A
（2）A·A=0
（3）A+A=1
表1-6
（4）A+1=1
表1-7
（5）A+A=A
表1- 8
（6）A+AB=A
（7）A（A+B）=A
（8）A+A B=A+B 表1- 11
（9）AB A B =+
（10）A B A B +=⋅
（1）证明：
左边=()A 1+B =A =右边 （2）证明：
左边==+B A A A(1+B)+AB =A+AB+AB =A+B=右边 （3）证明：
左边=()
AB+AD+BD+DD=AB+D A+B+1=AB+D=右边 （4）证明：
左边=()()
AB+AB+AB+AB+AB=A B+B +B A+A +AB =A+B+A+B=1=右边 （5）证明：
左边=()AA+AC+AB+BC=A+AC+AB+BC=A 1+C+B +BC =A+BC =右边 （6）证明：
左边=()()
()AB C+C +ABC=AB+ABC=A B+BC =A B+C =AB+AC =右边 （7）证明：
左边=AA+AB+AB+BB=0+AB+AB+0=AB+AB =右边 （8）证明：
AA+AB+AB+BB A+B=A+AB+AB A+B=AB+ABB=AB=右边左边=()()()()
（9）证明：
A+C BB+BD+BD+DD=A+C B+BD+BD=
左边=()()()()
()()
A+C B1+D+D=AB+BC=右边
六、化简题
1．
（1）Y=AA+AB=AB
Y=AB+B1+A=AB+B=A+B
（2）()
（3）Y=ABC+ABC+D=1+D=1
（4）
2．
（1）
（2）
3．
（1）（2）
综合练习一
一、识别题
1．或门 2．或非门 3．与非门
4．异或门 5．非门 6．与门
7．或非门 8．或门 9．与门
10．非门 11．异或门 12．与非门
二、填空题
1．1000 1110 1011 1011
2．一
三、判断题
1.√ 2．× 3．× 4．× 5．√ 6．√ 7．× 8．√ 9．× 四、证明题 1． （1）
C B A C B A ⋅⋅=++
（2）C B A ABC ++=
（3）A ⊕
A ⊕
B =B （）
表1-16
2．
（1）证明：左边=()()
1=+=+++=⋅+++B B A A B A A B B A B A B A AB =右边 （2）证明：
左边=()()()()
AB AB B AB A B B B A+A 1B A A 10+++⋅+=+++==右边 （3）证明：
=A AB AB =AAB AB A(AB AB =A A B AB AB =AB AB =B=⊕++++⋅+左（））（+）+右
五、化简题
1．()()()()
0=+⋅⋅=+⋅=+++=AB B A B A B A AB B A B A B A B A B A A Y 2．
()(
)()BC
AC B A C B A B C B A B A AB C C B A BC A ABC Y +=+=+=++=++=
课题二组装与测试组合逻辑电路
任务一分析和测试给定的组合逻辑电路
一、填空题
1．组合时序
2．反馈记忆
3．当时的输入状态
4．编码译码选择加法比较
5．由后向前逻辑函数式真值表真值表逻辑功能6．1 偶奇
二、证明题
1．a） 2．a）
b） b）
3．a） 4．a）
b） b）
5．a）
b）
三、分析题
1．（1）由逻辑电路可得其逻辑函数式为：
（2）列出真值表
（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。

异或门逻辑。

2．（1）由逻辑电路可得其逻辑函数式为：
（2）列出真值表
（3）分析其逻辑功能：由真值表可得：相同出0，相异出1。

异或门逻辑。

3．（1）由逻辑电路可得其逻辑函数式为：
B
=
+
+
+
=
+
+
Y⋅
+
B
AB
A
A
A
B
A
B
（2）列出真值表
（3）分析其逻辑功能：由真值表可得：相同出1，相异出0。

同或门逻辑。

4．（1）由逻辑电路可得其逻辑函数式为：
（2）列出真值表
（3）分析其逻辑功能：由真值表可得：
当A，B，C输入变量中1的个数为多数时，输出变量为1，所以是3位多数通过表决电路。

任务二设计和测试“四舍五入”逻辑电路
一、填空题
1．逻辑函数
2．输入、输出真值表逻辑函数式逻辑电路图实际元器件二、设计题
1．由题意可得其逻辑函数式为：
Y=AB+BC+AC
由此可得逻辑电路图为：
2．由题意可得其逻辑函数式为：
由此可得逻辑电路图为：
3．由题意可得其逻辑函数式为：
由此可得逻辑电路图为：
任务三应用编码器、译码器组装十进制数码显示电路一、填空题
1．8421BCD
2．最高
3．七
4．阴阳
二、选择题
1．A 2．B 3．A 4．D 5．A 6．A 7．C 8．D
三、判断题
1．√ 2．√ 3．× 4．× 5．√
四、绘图题
1．见教材第73页图2—10a。

2．见教材第74页图2—12a。

3．见教材第82页图2—19a。

五、设计题
1．Y=∑m(5,6,7,8,9) 2．Y=∑m(1,3,5,7)
3．Y=∑m(3,5,6,7)
任务四应用数据选择器组装三地开关控制电路
一、填空题
1．多一
2．8 两
二、选择题
1．D 2．B 3．D
三、判断题
1．× 2.√
四、设计题
1．Y(A,B,C)=∑m(0,1,3,6) 2．Y=∑m(0,2,4,6,)
3．
8421BCD A B C D Y=D
0 0 0 0 0
D0=1
1 0 0 0 1
2 0 0 1 0
D1=1
3 0 0 1 1
4 0 1 0 0 D2=1
5 0 1 0 1
6 0 1 1 0
D3=1
7 0 1 1 1
8 1 0 0 0
D4=1
9 1 0 0 1
1 0 1 0
D5=0
1 0 1 1
1 1 0 0
D6=0
1 1 0 1
1 1 1 0
D7=0
1 1 1 1
任务五应用加法器组装BCD码转余3码电路
一、填空题
1．半加两两
2．全加三两
二、判断题
1．√ 2．√ 3．√ 4．× 5．× 6．√
三、计算题
解：
表2-1
加数A 1101 1011 0001 1010 0001 1100 加数B 1010 0110 0010 1011 0110 0111 低位进位CI0 1 0 1 1 0 1 和S 1000 0001 0100 0110 0111 0100 高位进位CO4 1 1 0 1 0 1
任务六应用数值比较器组装工件规格识别电路
一、填空题
＞＝＜＞＜＜
二、选择题
1．A 2．C 3．A 4．B
三、设计题
综合练习二
一、选择题
1．B 2．C 3．D 4．A
二、问答题
1．答：编码器的功能是将特定信息转换为一组二进制代码。

例如，十进制编码器是将输入信号转换为8421BCD 码。

2．答：译码器的功能是将代码转换为特定信息。

例如，CD4511将输入信号8421BCD 码译为七段字形显示码，并驱动数码管显示相应字形。

3．答：数据选择器的功能是在一组信号（又称地址码）的控制下，从多路输入信号中选择某一路信号输出。

4．答：加法器的功能是完成两数之间的数值相加运算。

5．答：数值比较器的功能是对两个数A ，B 进行比较，判断两个数A 和B 属于A ＞B ，A ＝B 或A ＜B 中的哪种情况。

三、分析题
1．由逻辑电路图可得其逻辑表达式为：
真值表为：
A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1
1
1
由真值表可知，逻辑功能为输入不一致为1，否则为0。

2．由逻辑电路图可得其逻辑表达式为：
3．密码ABCD=0101
4．图2-24所示电路由4个与非门构成。

当M=1时，A Y
=
A Y 11
= A Y
2
2
=
A Y 33
=
当M=0时，
13
2
1
====Y
Y Y Y
5．图2-25所示电路由4个同或门构成。

当M=1时， A Y
=
A Y
1
1
=
A
Y
2
2
=
A Y
3
3
=
当M=0时，
A Y
00
=
A Y 11
= A Y 2
2= A Y 33
=
四、设计题
1．由题意可得其逻辑函数式为：
由此可得逻辑电路图为：
2．由题意可得其逻辑函数式为：
3．
5421BCD A B C D Y=D
0 0 0 0 0
D0=1
1 0 0 0 1
2 0 0 1 0
D1=1
3 0 0 1 1
4 0 1 0 0
D2=D
0 1 0 1
0 1 1 0
D3=0
0 1 1 1
5 1 0 0 0
D4=1
6 1 0 0 1
7 1 0 1 0
D5=1
8 1 0 1 1
9 1 1 0 0
D6=D
1 1 0 1
1 1 1 0 D7=0
1 1 1 1
4．
5．
6．
课题三 触发器的应用
任务一 应用RS 触发器制作手动脉冲信号发生器
一、填空题 1．记忆 2．与非 3．反馈
4．真值 特性 状态转换 波形 二、选择题
1． C 2．B 3．B 4．A 5．D 三、判断题
1．√ 2．√ 3．√ 4．√ 5．√ 四、绘图题
1．RS 触发器电路图和逻辑符号如图所示：
图3-1 习题1
表3-1
D R
D S
Q
n+1
功能
0 0 * 不定态，应避免出现
0 1 0 置0 1 0 1 置1
1
1
Q n
保持（记忆）状态
图3-2
五、分析题
1．保持原状态不变 2．输出高电平 3．输出低电平 4．输出状态不定
任务二学习和测试JK触发器一、填空题
1．保持置0 置1 翻转
2．上升沿下降沿
3．空翻
4．直接电平 CP电平脉冲边沿
二、选择题
1．B 2．C 3．A 4．D
三、判断题
1．× 2．× 3．√
四、绘图题
1．
2．
任务三应用D触发器组装4人抢答器一、判断题
1．× 2．√ 3．√ 4．√
二、绘图题
1．
2．
三、分析题
1．答：主持人按下复位按钮时：Q输出低电平，LED灭，重新开始抢答。

2．答：4号选手抢先按下按钮：则输入信号4D为高电平，或门电路输出也为高电平，该信号的上升沿接入时钟脉冲CP端，所以4Q输出高电平，相应的LED亮。

只要4D保持电平不变，CP端始终为高电平，即CP端被封锁，其他选手按下按钮的动作无效。

任务四触发器功能转换
一、填空题
1．功能转换
2．特性方程
3．RS JK D T T′
4．J、K 保持翻转
5．T 翻转
6．S R
二、选择题
1．C 2．A 3．D
三、绘图题
1．该电路构成T′触发器。

2．该电路构成T触发器。

3．该电路由D触发器转换为T′触发器。

4．该电路由JK触发器转换为D触发器。

综合练习三
一、填空题
1．（约束条件）
2．
3． 4． 5．
6．保持、输出=输入
7．保持、置0、置1、翻转 8．保持、翻转 9．翻转
10．下降、上升 11．不定
12．高、低、上升、下降 13．0、1、高 二、选择题
1．C 2．C 3．D 三、判断题
1．√ 2．√ 3．√ *四、设计题 解：电路图为：
逻辑符号为：
真值表如图所示： 特性方程为：
约束条件为：SR = 0（表示不能施加S = R =1的输入）
R S Q n
Q n+1
0 0 0 0 0 0 1 1 0
1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1
1 0 × 1
1
1
×
课题四 组装与测试时序逻辑电路
任务一 分析和测试给定的时序逻辑电路
一、填空题
1．组合 触发器 2．输入 原来的
3．触发 计数 数据寄存 移位寄存 4．时钟脉冲 同步 异步
5．状态转换表 状态转换图 时序图 6．输入 时钟脉冲 7．模 8．3
9．状态 编码 去向 输出 二、判断题
1．√ 2．× 3．√ 4．× 三、分析题
1．电路方程为：
2CP n 2Q
n
1Q n
0Q n+12Q
n+1
1Q n+1
0Q
1↓ 0 0 0 0 0 1 2↓ 0 0 1 0 1 0 3↓ 0 1 0 0 1 1 4↓ 0 1 1 1 0 0 5↓ 1 0 0 1 0 1 6↓ 1 0 1 1 1 0 7↓ 1 1 0 1 1 1 8↓
1
1
1
3．状态转换图为：
4．异 3 8 二 加
任务二组装与测试集成二进制加法计数器
一、填空题
1．加减加/减可逆
2．二十 N
3．同步异步
4．同步异步
5．同步异步
6．4 二异步同步数据加法
7．74LS163是同步清零
8．D3，D2，D1，D0
9．Q3，Q2，Q1，Q0
二、选择题
1．C 2．A 3．A 4．B 5．D 6．D
三、判断题
1．√ 2．√ 3．× 4．√ 5．× 6．√
四、问答题
1．答：异步清零是指清零操作不受CP脉冲和其他输入信号的影响，属优先级最高的一种控制；同步清零是在时钟脉冲CP到达时刻才能清零。

2．答：异步置数是指置数操作不受CP脉冲限制；同步置数是指置数操作与时钟脉冲CP边沿同步。

3．答：时钟脉冲信号CP和计数器输出信号Q0，Q1，Q2，Q3的频率依次降低了二分之一，这就是计数器的分频作用。

任务三组装与测试集成二进制加/减可逆计数器
一、填空题
1．4 二异步异步数据加减
2．2 1 1
3．UP DOWN
4．DOWN UP
二、选择题
1．C 2．B 3．A 4．C 5．B
三、绘图题
答案见教材第144页图4—16、图4—18。

任务四组装与测试集成十进制加/减可逆计数器一、填空题
1．4 十异步异步数据加/减
2．2 1 1
二、选择题
1．C 2．B 3．A 4．C 5．B 6．C
三、绘图题
1．答案见教材第147页图4—20和图4—21。

2．答案见教材第148页图4—22和图4—23。

任务五组装与测试任意进制计数器
一、填空题
1．二四五八十十六
2．清零置数
3．n-m
二、选择题
1．A 2．D 3．A 4．C 5．B
三、问答题
1．答：利用清零法转换计数器数制时，由于计数过程中跳过了原有产生进位信号的状态1111，所以没有进位信号输出，因此输出进位信号必须通过译码电路才能得出。

2．答：在利用同步置数法转换计数器数制时，把预置数据输入端置成其他状态，而不置成0000，然后使该电路从该状态开始加1计数。

这种方法的优点是利用了原计数器的进位端，不需要另加进位译码电路，电路结构简单。

缺点是计数器不从0开始计数。

四、设计题
1．将0110作为译码信号。

2．将1000作为译码信号。

3．第13个脉冲到达时输出状态1101。

4．将0111作为译码信号。

任务六组装与测试多级任意进制计数器
一、填空题
1．大于
2．8421BCD
二、分析题
1．答：A信号为两级计数器异步低电平清零；B信号提供CP时钟计数脉冲；C信号为两级计数器进位信号。

2．答：集成计数器片1的使能端接高电平具有计数功能，即来一个CP脉冲上升沿时，计数器对CP脉冲进行增1计数。

而片2的使能端接片1的进位信号输出端，则表示当片1的进位输出端为0时，集成计数器片2数据保持；当片1的进位输出端为1时，集成计数器片2对CP脉冲进行增1计数，以实现传送进位信号。

3．答：集成计数器片1数据输出端Q0，Q1，Q2，Q3各具有1/2、1/4、1/8、1/16的分频功能。

4．答：集成计数器片2数据输出端Q0，Q1，Q2，Q3各具有1/32、1/64、1/128、1/256的分频功能。

5．答：该计数器是同步触发方式。

6．答：电路逻辑功能是同步256进制加法计数器。

三、设计题
任务七组装与测试集成二—五—十进制计数器
一、填空题
1．两 4 2
2．二五十
3．8421 5421
4．百
二、设计题
1．
2．
任务八组装与测试数据寄存器
一、填空题
1．数据触发器
2．数据移位
3．预置接收保存输出
4．并行并行
5．串行串行
6．移位脉冲
二、选择题
1．C 2．A 3．C 4．A 5．C 6．B 7．A 8．D
三、设计题
1．设置M1M0=11，使移位寄存器为数据并行输入/输出工作方式，并将寄存器的数据输入端设为D3D2D1D0=1010，在脉冲信号的上升沿寄存器输出端Q3Q2Q1Q0=1010。

2．设置M1M0=10，使移位寄存器为数据串行左移工作方式。

综合练习四
一、填空题
1．时钟脉冲
2．16 1111B
3．10 1001B
4．3 4 7
5．连在一起
6．触发器
7．输入输出输入输出
8．4 4
二、判断题
1．× 2．√ 3．×
三、分析题
1．这是一个同步16位二进制加法计数器，也可以作为16级分频器。

2．
表4-2
输出频率片1 输出频率(Hz)片2 输出频率(Hz)片3 输出频率(Hz)片4
(Hz)
Q016 384 Q0 1 024 Q064 Q0 4
Q18 192 Q1512 Q132 Q1 2
Q2 4 096 Q2256 Q216 Q2 1
Q3 2 048 Q3128 Q38 Q30.5
四、设计题
1．
2．
课题五组装与测试555时基电路和石英晶体多谐振荡器电路
任务一组装与测试555延时控制电路
一、填空题
1．模拟数字
2．延时波形脉冲
3．4.5～16 200
4．两
5．低电平触发输出直接复位电压控制高电平触发放电
二、选择题
1．B 2．C 3．B 4．A 5．B
三、判断题
1．√ 2．√ 3．√
四、计算题
1．解：t W=1.1RC=1.1×47×103×33×10-6=1.7s
2．解：R=t W/（1.1C）=5/(1.1×47×10-6)=96 kΩ
任务二组装与测试555施密特触发器
一、填空题
1．两回差
2．上
3．下
二、选择题
1．B 2．C 3．A 4．C 5．A
三、计算题
1．解：上门槛电压U+=2/3U CC=2/3×9=6V
下门槛电压U-=1/3U CC=1/3×9=3V
回差电压 6-3 =3V
电压转移特性如右图所示。

2．解：上门槛电压U+=5V
下门槛电压U-=1/2U+=2.5V
回差电压 5-2.5 =2.5V
电压转移特性如右图所示。

任务三组装555时钟脉冲信号发生器
一、填空题
1．矩形
2．占空比
3．慢快慢快
4．截止充
5．导通放
二、计算题
解：
任务四组装与测试石英晶体秒脉冲振荡器
一、填空题
1．压电
2．尺寸形状
3．5 14 15
4．14 二计数分频振荡 1.0～15 8MHz
5．2 4 8 32 64 128 256 512 1024 2048
二、判断题
1．× 2．× 3．√
综合练习五
一、绘图题
二、分析题
1．答：当手未碰金属触摸片时，②脚、⑥脚均为高电平，输出端③脚为低电平，发光二极管LED灭。

当手碰金属触摸片时，由于②脚感应低电平，输出端③脚为高电平，发光二极管LED亮。

同时⑦脚放电管截止，电源+6V经200KΩ电阻对50µF电容器充电，经过充电延时时间，②脚、⑥脚均为高电平，输出端③脚为低电平，LED自动熄灭。

发光二极管LED亮的时间为：
2．
（1）答：按钮S未按下时：第1个555延时定时器输出为低电平，控制第2个555定时器不能工作；第2个555定时器构成多谐振荡器，由于复位端为低电平，所以输出为低电平状态，喇叭不发音。

（2）答：每按动一下按钮S后：第1个555定时器输出为高电平，并处于延时状态。

第2个555定时器由于复位端为高电平，所以输出多谐振荡信号，振荡频率为649Hz，喇叭发音。

第1个555定时器延时5.6s时间到，控制第2个555定时器停止振荡输出。

课题六半导体存储器的应用
任务一应用ROM制作彩灯控制器
一、填空题
1．二
2．电擦除只读反复擦除或改写
3．12 异高
4．电擦除只读 16 0000H～0FFFFH 8 8
二、选择题
1．C 2．D 3．B 4．B 5．B
三、判断题
1．× 2．× 3．√ 4．√ 5．√ 6．√ 7．√
四、分析题
1．
2．答：需要使用存储器W27C512的A0～A2地址线。

存储8个显示状态数据的地址码从小到大依次是00H～07H。

计数器CD4040的复位端连接本身芯片的Q4。

任务二应用ROM实现组合逻辑函数
一、填空题
1．2n
2．“或”
3．16 8
二、选择题
1．C 2．A
三、设计题
（1）它们的最小项表达式为：
（2）
（3）
输入变量ROM输出/逻辑函数真值表存储器ABC D3/Y4D2/Y3D1/Y2D0/Y1数据码地址码000 1 0 0 1 09H 0000H 001 1 1 1 0 0EH 0001H 010 0 1 0 1 05H 0002H 011 1 1 1 0 0EH 0003H 100 0 0 1 0 02H 0004H 101 0 1 0 1 05H 0005H 110 0 0 1 0 02H 0006H 111 1 0 0 1 09H 0007H
任务三应用ROM实现乘法运算表
设计题
1．（1）
（2）
乘数ROM输出/乘积真值表存储器
A1A0 B1B0D3/S3D2/S2D1/S1D0/S0数据码地址码
00 00 0 0 0 0 00H 0000H
00 01 0 0 0 0 00H 0001H
00 10 0 0 0 0 00H 0002H
00 11 0 0 0 0 00H 0003H
01 00 0 0 0 0 00H 0004H
01 01 0 0 0 1 01H 0005H
01 10 0 0 1 0 02H 0006H
01 11 0 0 1 1 03H 0007H
10 00 0 0 0 0 00H 0008H
10 01 0 0 1 0 02H 0009H
10 10 0 1 0 0 04H 000AH
10 11 0 1 1 0 06H 000BH
11 00 0 0 0 0 00H 000CH
11 01 0 0 1 1 03H 000DH
11 10 0 1 1 0 06H 000EH
11 11 1 0 0 1 09H 000FH 2．（1）
（2）
加数ROM输出/和真值表存储器
A1A0 B1B0D3D2/S2D1/S1D0/S0数据码地址码
00 00 0 0 0 0 00H 0000H
00 01 0 0 0 1 01H 0001H
00 10 0 0 1 0 02H 0002H
00 11 0 0 1 1 03H 0003H
01 00 0 0 0 1 01H 0004H
01 01 0 0 1 0 02H 0005H
01 10 0 0 1 1 03H 0006H
01 11 0 1 0 0 04H 0007H
10 00 0 0 1 0 02H 0008H
10 01 0 0 1 1 03H 0009H
10 10 0 1 0 0 04H 000AH
10 11 0 1 0 1 05H 000BH
11 00 0 0 1 1 03H 000CH
11 01 0 1 0 0 04H 000DH
11 10 0 1 0 1 05H 000EH
11 11 0 1 1 0 06H 000FH
任务四学习随机存储器RAM
一、填空题
1．读写消失
2．选中禁止
3．写入读数
4．10 1024 4 1K×4位
5．位字
二、绘图题
1．
2．
综合练习六
设计题
1．（1）
（2）
小组成员ROM输出/Y真值表存储器
ABCD D3D2D1D0/Y 数据码地址码0000 0 0 0 0 00H 0000H 0001 0 0 0 0 00H 0001H 0010 0 0 0 0 00H 0002H 0011 0 0 0 0 00H 0003H 0100 0 0 0 0 00H 0004H 0101 0 0 0 0 00H 0005H 0110 0 0 0 0 00H 0006H 0111 0 0 0 1 01H 0007H
1001 0 0 0 1 01H 0009H 1010 0 0 0 1 01H 000AH 1011 0 0 0 1 01H 000BH 1100 0 0 0 1 01H 000CH 1101 0 0 0 1 01H 000DH 1110 0 0 0 1 01H 000EH 1111 0 0 0 1 01H 000FH
余3码ROM输出/8421BCD码存储器
ABCD D3/Y3D2/Y2D1/Y1D0/Y0数据码地址码0000 1 1 1 1 0FH 0000H 0001 1 1 1 1 0FH 0001H 0010 1 1 1 1 0FH 0002H 0011 0 0 0 0 00H 0003H 0100 0 0 0 1 01H 0004H 0101 0 0 1 0 02H 0005H 0110 0 0 1 1 03H 0006H 0111 0 1 0 0 04H 0007H 1000 0 1 0 1 05H 0008H 1001 0 1 1 0 06H 0009H 1010 0 1 1 1 07H 000AH
课题七可编程逻辑器件GAL的应用
任务一应用GAL制作8路输出控制器
一、填空题
1．16 8
2．与或
3．input=[D3…D0] input=[D3，D2，D1，D0]
4．简单模式复杂模式寄存器模式
5．硬件描述
6．输入逻辑取反逻辑取反
二、选择题
1．B 2．A 3．C
三、判断题
1．× 2．√ 3．√ 4．√
四、分析题
1．
CTRL D0 Q0
0 0 1
0 1 0
1 0 0
1 1 1
从Q0的真值表可以看出，相同为1，相异为0，所以是同或门逻辑（或异或非逻辑）。

2．从DOC文件可以看出，
这是一个异或非逻辑表达式。

任务二应用GAL制作复合逻辑门电路
一、填空题
1．加减乘无符号整除左移右移
2．非（取反）与或异或异或非（同或）
3．等于不等于小于小于或等于大于大于或等于
二、设计题
module DS010
gate device ′P16V8S′;
a,b,c,d,e pin 1,2,3,4,5;
f,g ,h,i pin 6,7 ,8,9;
u,v,x,y pin 19,18, 16,15;
equations
u = a#b;
v = !c;
x = d$e;
y =!( f&g&h&i);
end
任务三应用GAL制作十进制数码显示器
一、填空题
1．组合型输出寄存器型输出 D型触发器 JK型触发器 SR型触发器 T 型触发器
2．输出为组合逻辑型
3．表格表格表头向量和表格
二、设计题
module DS020
bcd3 device ′P16V8S′;
i1,i2,i3,i4 pin 1,2,3,4;
a,b,c,d pin 19,18,17,16 istype′com′;
truth_table
([i4,i3,i2,i1] －> [a,b,c,d,])
[0,0,0,0] －> [0,0,1,1]
[0,0,0,1] －> [0,1,0,0]
[0,0,1,0] －> [0,1,0,1]
[0,0,1,1] －> [0,1,1,0]
[0,1,0,0] －> [0,1,1,1]
[0,1,0,1] －> [1,0,0,0]
[0,1,1,0] －> [1,0,0,1]
[0,1,1,1] －> [1,0,1,0]
[1,0,0,0] －> [1,0,1,1]
[1,0,0,1] －> [1,1,0,0]
[1,0,1,0] －> [0,0,0,0]
[1,0,1,1] －> [0,0,0,0]
[1,1,0,0] －> [0,0,0,0]
[1,1,0,1] －> [0,0,0,0]
[1,1,1,0] －> [0,0,0,0]
[1,1,1,1] －> [0,0,0,0]
End
任务四应用GAL制作4位左移寄存器
一、判断题
1．√ 2．√ 3．√ 4．×
二、问答题
1.答：关系赋值式“A = B”是组合逻辑赋值（把B的值立即赋给A，没有延时，与时
钟信号无关）；
关系赋值式“A：= B”是寄存器赋值（在下一个时钟脉冲的有效沿，把B的值赋给A）
2.答：编程语句 [Q
3..Q0].C = CLK表示Q3～Q0四个寄存器的时钟脉冲均为CLK。

3.答：关系赋值语句Q0：= DIN表示对Q0寄存器赋值。

在时钟脉冲到来时，Q0接受DIN 端数据。

是同步赋值。

三、设计题
4位右移寄存器的ABEL—HDL语言用户源文件如下。

module DS030
SR4 device ′P16V8R′;
CLK,DIN,OE pin 1,2,11;
Q3,Q2,Q1,Q0 pin 19,18,17,16 istype ′REG′;
equations
[Q3..Q0].C = CLK;
Q3：= DIN
Q2：= Q3
Q1：= Q2
Q0：= Q1
end
任务五应用GAL制作四进制加法计数器
一、选择题
1．C 2．D 3．D 4．A 5．A 6．A
二、设计题
1．列出逻辑功能真值表
2．输出逻辑状态方程为：
Q0 =Q0
Q1 = Q0⊕Q1
Q2 = Q0×Q1⊕Q2
C0 = Q0×Q1×Q2
3．应用方程式编写3位八进制加法计数器ABEL—HDL语言用户源文件如下。

Module DS040
Cont38 device 'P16V8R';
clk,clr,OE pin 1,2,11;
CO,Q2,Q1,Q0 pin 19,18,17,16;
equations
[Q2..Q0].c=clk;
Q0:=clr&!Q0;
Q1:=clr&(Q0$Q1);
Q2:=clr&(Q0&Q1$Q2);
CO=Q2&Q1&Q0;
end
任务六应用GAL制作十进制加法计数器
一、问答题
1．答：ABEL—HDL语言中“^b， ^o，^d，^h”分别表示二进制、八进制、十进制和十六进制，^d可以省略不写。

2．答：ABEL—HDL语句“S1 = ^B001”表示S1状态为二进制001B。

3．答：ABEL—HDL语言中“state_diagram ”是状态图关键字。

4．答：ABEL—HDL语句“IF a THEN b WITH c ELSE d”表示当下一个脉冲到来时，如果（IF）条件为真（a=1）,状态就（THEN）转移到b状态，同时实现（WITH）组合逻辑c；否则（ELSE）转移到d状态。

5．答：ABEL—HDL语句“GOTO a”表示无条件转移到a状态。

二、设计题
2．应用状态图编写3位五进制加法计数器的ABEL—HDL语言用户源文件如下。

module DS050
cnt15 device 'P16v8R';
Clk,Clr,OE,CO pin 1,2,11,19;
Q2,Q1,Q0 pin 18,17,16 istype 'reg';
S0 = ^b000; S4 = ^b100;
S1 = ^b001; S5 = ^b101;
S2 = ^b010; S6 = ^b110; S3 = ^b011; S7 = ^b111; equations
[Q2,Q1,Q0].c = Clk; state_diagram [Q2,Q1,Q0]
State S0: IF !Clr THEN S1 WITH CO=0 ELSE S0; State S1: IF !Clr THEN S2 WITH CO=0 ELSE S0; State S2: IF !Clr THEN S3 WITH CO=0 ELSE S0; State S3: IF !Clr THEN S4 WITH CO=0 ELSE S0; State S4: IF !Clr THEN S0 WITH CO=1 ELSE S0; State S5: goto S0; State S6: goto S0; State S7: goto S0; end
综合练习七
一、选择题
1．D 2．D 3．D 4．C
5．4位十进制加法计数器同步进位输出端CO （↑有效）的状态方程是（ C ）。

A ． CO =Q3Q2Q1Q0⨯⨯⨯ B ． CO =Q3Q2Q1Q0⨯⨯⨯ C ． CO =Q3Q2Q1Q0⨯⨯⨯ D ． CO =Q3Q2Q1Q0⨯⨯⨯ 二、分析题
1．各输出端的逻辑状态方程为：
Q0 =CLR ×CO ×Q0
Q1 = CLR ×CO ×Q0⊕Q1 Q2 = CLR ×CO ×Q0×Q1⊕Q2 Q3 = CLR ×CO ×Q0×Q1×Q 2⊕Q3 CO = Q3Q2Q1Q0⨯⨯⨯
2．逻辑功能真值表如下：
确定电路的逻辑功能
答：电路的逻辑功能是十进制加法计数器，计数范围为0000B～1001B，在正常计数状态下，每来一个脉冲CLK上升沿，计数器状态加1。

CLK是时钟脉冲输入端；CLR是低电平有效同步清零端；Q3～Q0是逻辑输出端；OE是输出3态使能控制端。

CO是进位输出端，当输出状态为1001B时，CO=0；在下一个时钟脉冲信号到来时，产生脉冲上升沿进位信号。

三、设计题
1．用方程式法：
Module DS070
Cont30 device 'P16V8R';
clk,clr,OE pin 1,2,11;
CO,Q4,Q3,Q2,Q1,Q0 pin 19,18,17,16,15,14;
equations
[Q4..Q0].c=clk;
Q0:=CO&clr&!Q0;
Q1:=CO&clr&(Q0$Q1);
Q2:=CO&clr&(Q0&Q1$Q2);
Q3:=CO&clr&(Q0&Q1&Q2$Q3);
Q4:=CO&clr&(Q0&Q1&Q2&Q3$Q4);
CO=!(Q4&Q3&Q2&!Q1&Q0);
end
2．用状态图法：
Module DS071
Cont030 device 'P16V8R';
clk,Clr,OE pin 1,2,11;
CO,Q4,Q3,Q2,Q1,Q0 pin 19,18,17,16,15,14;
S0=^b00000; S7=^b00111; S14=^b01110; S21=^b10101; S28=^b11100;
S1=^b00001; S8=^b01000; S15=^b01111; S22=^b10110; S29=^b11101;
S2=^b00010; S9=^b01001; S16=^b10000; S23=^b10111; S30=^b11110;
S3=^b00011; S10=^b01010; S17=^b10001; S24=^b11000; S31=^b11111;
S4=^b00100; S11=^b01011; S18=^b10010; S25=^b11001;
S5=^b00101; S12=^b01100; S19=^b10011; S26=^b11010;
S6=^b00110; S13=^b01101; S20=^b10100; S27=^b11011; equations
[Q4..Q0].c=clk;
state_diagram[Q4,Q3,Q2,Q1,Q0]
state S0: IF !Clr THEN S1 WITH CO=1 ELSE S0; state S1: IF !Clr THEN S2 WITH CO=1 ELSE S0; state S2: IF !Clr THEN S3 WITH CO=1 ELSE S0; state S3: IF !Clr THEN S4 WITH CO=1 ELSE S0; state S4: IF !Clr THEN S5 WITH CO=1 ELSE S0; state S5: IF !Clr THEN S6 WITH CO=1 ELSE S0; state S6: IF !Clr THEN S7 WITH CO=1 ELSE S0; state S7: IF !Clr THEN S8 WITH CO=1 ELSE S0; state S8: IF !Clr THEN S9 WITH CO=1 ELSE S0; state S9: IF !Clr THEN S10 WITH CO=1 ELSE S0; state S10: IF !Clr THEN S11 WITH CO=1 ELSE S0; state S11: IF !Clr THEN S12 WITH CO=1 ELSE S0; state S12: IF !Clr THEN S13 WITH CO=1 ELSE S0; state S13: IF !Clr THEN S14 WITH CO=1 ELSE S0; state S14: IF !Clr THEN S15 WITH CO=1 ELSE S0; state S15: IF !Clr THEN S16 WITH CO=1 ELSE S0; state S16: IF !Clr THEN S17 WITH CO=1 ELSE S0; state S17: IF !Clr THEN S18 WITH CO=1 ELSE S0; state S18: IF !Clr THEN S19 WITH CO=1 ELSE S0; state S19: IF !Clr THEN S20 WITH CO=1 ELSE S0; state S20: IF !Clr THEN S21 WITH CO=1 ELSE S0; state S21: IF !Clr THEN S22 WITH CO=1 ELSE S0; state S22: IF !Clr THEN S23 WITH CO=1 ELSE S0; state S23: IF !Clr THEN S24 WITH CO=1 ELSE S0; state S24: IF !Clr THEN S25 WITH CO=1 ELSE S0; state S25: IF !Clr THEN S26 WITH CO=1 ELSE S0; state S26: IF !Clr THEN S27 WITH CO=1 ELSE S0; state S27: IF !Clr THEN S28 WITH CO=1 ELSE S0; state S28: IF !Clr THEN S29 WITH CO=1 ELSE S0; state S29: IF !Clr THEN S0 WITH CO=0 ELSE S0; state S30: goto S0;
state S31: goto S0;
end。