第六章 时序逻辑电路 1

n +1
= JQ + K Q
n
n
得到电路的状态方程
Q1n +1 = Q 2n Q3n Q1n CP1 = Q 2n Q3n Q1n CP ↵ n +1 n Q 2 = Q1n Q 2 + Q1n Q3n Q 2n CP2 = Q1n Q 2n + Q1n Q3n Q 2n CP ↵ n +1 n Q3 = Q3n CP3 = Q3n O 2 ↵
12
用圆圈表示电路的各个状 态，以箭头表示状态转移的方 向，同时在箭头旁注明状态转 移前的输入变量取值，这种图 形称为状态转移图，简称状态 图。
图6－2－3 例6－1 状态转移图
图6－2－4 例6－1电路的时序图
13
（4）检查能否自启动
有效状态：时序电路中所使用的状态，称为有效状态。 有效循环：时序电路在CP脉冲作用下，在有效状态间的循环，称为 有效循环。 无效状态：时序电路中未使用的状态，称为无效状态。 无效循环：时序电路在CP脉冲作用下，在无效状态间的循环，称为 无效循环。 自启动：时序电路当电源接通或由于干扰信号的影响，进入到 无效状态。在CP脉冲作用下，电路能进入到有效状态则称电路能够 自启动。否电路不能够自启动。 14
4
示存储器的输入逻辑变量； 电路所处的状态。
与组合逻辑电路不同，一般时序逻辑电路的 逻辑功能需要三个方程组来描述，即 输出方程组
z 1 (t ) = F 1 x 1 (t ), ⋯ , x L (t ); y 1 (t ), ⋯ , y j (t ) z 2 (t ) = F 2 x 1 (t ), ⋯ , x L (t ); y 1 (t ), ⋯ , y j (t ) ⋮ z m (t ) = F m x 1 (t ), ⋯ , x L (t ); y 1 (t ), ⋯ , y j (t ) 5
[ [
] ]
[
]
激励方程组
w1 (t ) = G1 x1 (t ), ⋯ , x L (t ); y1 (t ), ⋯ , y j (t ) w 2 (t ) = G 2 x1 (t ), ⋯ , x L (t ); y1 (t ), ⋯ , y j (t ) ⋮ w k (t ) = G k x1 (t ), ⋯ , x L (t ); y1 (t ), ⋯ , y j (t )
11
（3）列出状态转换表 、画出状态转移图以及该 ） 电路的时序图
表6－2－1 例6-1电路的状态转换
Qn 3 Qn 2 Qn 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 Q3n+1 Q2n+1 Q1n+1 0 0 0 1 1 0 0 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 1 0 0 0 0 z 0 0 0 0 0 1 1 1 1
25
J 1 = Q2Q3 , k = 1 1 J 2 = Q , = Q1 Q3 1 k2 J 3 = 1, k 3 = 1 CP1 = CP ↓, CP2 = CP ↓, CP3 = Q2 ↵
(2) 将上式代入 触发器的特性方程 将上式代入JK触发器的特性方程
Q
18
（4）列出状态转换表
电路的状态转换表
Qn 3 Qn 2 Qn 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 Q2n+1 Q1n+1 Q0n+1 0 0 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 Y 0 0 0 0 0 0 1 1 0
J = Q , = 1 3 k1 1 J 2 = Q1 , k 2 = Q1 J 3 = Q1 Q2 , k 3 = 1
10
z =Q
3
（2）将驱动方程代入JK触发器的特性方程
Q
n +1
= JQ + K Q
n
n
可以得到各触发器的状态方程组
Q1n +1 = Q3n Q1n n +1 n n n Q2 = Q1n Q2 + Q1n Q2 = Q1n ⊕ Q2 n +1 n Q3 = Q1n Q2 Q3n
下面检查例6-1电路能否自 启动： 设电路的初态为101，则次 态为010，Z=1。 设电路的初态为110，则次 态为010， Z=1 。 设电路的初态为111，则次 态为000， Z=1 。 显然，电路能 够自启动。故可以 画出完整的状态画。
图6－2－3 例6－1 电路的完整时序图
wenku.baidu.com
（5）结论：该电路是一个同步的能够自启动的五进 结论： 制加法计数器。 制加法计数器。 15
2
第一节 概述
时序逻辑电路：电路在某一给定时刻 的输出信号不仅决定于该时刻电路的输 入信号，而且还取决于该时刻电路所处 的状态，这种电路称为时序逻辑电路。 时序逻辑电路的组成：组合逻辑电路和 存储器组成。
3
图6－1－1 一般化框图
{x1，x2， … ， xL}表示 {z1，z2， … ， zm}表示 时序逻辑电路的外输入逻辑 时序逻辑电路的外输出逻辑 变量； 变量； {w1，w2， … ， wk}表 {y1，y2， … ， yj}表示
例 试分析图6-6所示电路的逻辑功能。
同步时序逻辑电路图
16
解： （1）根据给定的逻辑图写出驱动方程和输出方程
（2）将驱动方程代入JK触发器的特性方程，可以得到 各触发器的状态方程
17
（3）填Qn+1卡诺图及计数器的状态卡诺图
计数器的状态卡诺图 （a）Q2n+1卡诺图 （b）Q1n+1卡诺图 （c）Q0n+1卡诺图 （d）计数器的状态卡诺图
[ [
] ] ]
6
[
按各触发器接受时钟信号的不同分类： 同步时序电路：各触发器状态的变化都在同一时 钟信号作用下同时发生。 异步时序电路：各触发器状态的变化不是同步发 生的，可能有一部分电路有公共的时钟信号，也可能 完全没有公共的时钟信号。
7
第二节 时序逻辑电路的分析方法
一、同步时序逻辑电路的分析方法 时序逻辑电路的分析：根据给定的时序逻 辑电路图，分析电路状态和它的输出在输入 信号和时钟信号作用下的变化规律。
23
例6－3 分析图 －2－7 － 分析图6－ － 所示的异步时序逻辑电路。 所示的异步时序逻辑电路。
图6－2－7 例6－3电路图 24
解 （1）由电路写出各个触发器的激励方程、时钟 ）由电路写出各个触发器的激励方程、 方程。 方程。
J 1 = Q2Q3 , k = 1 1 J 2 = Q , = Q1 Q3 1 k2 J 3 = 1, k 3 = 1 CP1 = CP ↓, CP2 = CP ↓, CP3 = Q2 ↵
画状态转换图
19
能自启动
电路的状态转换图
7个有效状 态构成计 数环
20
（5）说明计数器的逻辑功能 是一个同步七进制加法计数器， Y为进位脉冲， 能够自启动。
21
作业 P230 6-1 66-2 6-3
22
二、异步时序逻辑电路分析方法
分析时要注意：每次电路状态发生转移 分析时要注意： 时，只有那些有时钟信号的触发器才需 要用状态方程去计算次态， 要用状态方程去计算次态，而没有时钟 信号的触发器将保持原来的状态不变。 信号的触发器将保持原来的状态不变。
第六章 时序逻辑电路
第一节 概述 第二节 时序逻辑电路的分析方法 第三节 常用的时序逻辑电路 第四节 时序逻辑电路的竞争冒险现象 第五节 时序逻辑电路设计 第六节 序列信号发生器
1
内容提要
时序逻辑电路的分析方法和设计方法 寄存器、计数器、检测器、序列发生器的 寄存器、计数器、检测器、 工作原理和使用方法 时序逻辑电路的竞争冒险现象
( (
)
(
( )
)
(
)
)
26
（3）根据电路写出输出方程 ）
z =Q Q 2 3 27
(4)状态图 状态图
（5）检查自启动 ） 设电路的初态为111 设电路的初态为 000
(6)结论 该电路是一个异步的能够自启动的七进制加法器。 结论:该电路是一个异步的能够自启动的七进制加法器 结论 该电路是一个异步的能够自启动的七进制加法器。 28
作业题 6-1 6-3 6-4 6-5
29
[ [
] ] ]
[
状态方程组
, , y1(tn+1 ) = H1 w (tn ),⋯ wk (tn ); y1(tn ),⋯ yj (tn ) 1 , , y2 (tn+1 ) = H2 w (tn ),⋯ wk (tn ); y1(tn ),⋯ yj (tn ) 1 ⋮ yj (tn+1 ) = Hj w (tn ),⋯ wk (tn ); y1(tn ),⋯ yj (tn ) , , 1
分析步骤： （1）写驱动方程和输出方程。 （2）将驱动方程代入触发器的特性方程，求出 电路的状 态方程（Qn+1表达式）。
（3）列电路的状态转换表，并画状态转换图和 时序图。 (4)检查能否自启动 （5）说明的时序逻辑电路逻辑功能。
9
例6-1 分析图6-2所示同步时序逻辑电路 分析图6
图6-2
解 （1）根据给定的逻辑图写出驱动方程和输出方程