实验7-74ls90任意进制计数器
基于74ls90的除法计数器的设计和探讨
2.1 除2、除5和除10计数器 因为74ls90包含有两个独立的（复位功能除外）计数器，一个
除2（触发器）和一个除5计数器。这两个计数器可以单独使用，也 可级联成一个除10计数器。
对用作除2计数器的情况，输入计数信号加到输入端INA（14 脚），输出取自输出端QA(12脚)，如图2所示。
利用74ls90设计除2、除3…直至除10的计数器电路设计方案， 供行业同仁借鉴和探讨。
2 基于74ls90的多种除法计数器的设计与研究
74LS90是二-五-十进制异步加法计数器，具有双时钟输入，并 具有清零和置数等功能，其引脚排列如图1所示。其管脚R 、 0（1） R0（2）是计数器置零端，同时为高电平时有效；R9（1）、R9（2）为置 9端，同时为高电平有效；QA、QB、QC、QD为数据输出端；INA、 INB为脉冲输入端。下面分别为除2~除10计数器的设计介绍。
这样输出端QC、QB分别接到复位零输入端R0(1)、R （ 0(2) 脚2、 3），在脚8QC端是非对称的除6输出。如图5所示。
图7 除8计数器原理图 2.7 除9计数器
因为9的BCD代码是1001，因此输出端QA、QD必须分别接到复 位零输入端R0(1)、R0(2)（脚2和3上），在输出端QD上得到非对称的 除9输出，如图7所示。
• 24 •
本文利用74ls90设计了除2、除3…、直至除10计数器的设计方 案，通过了解这9个除法计算器的工作原理，读者可以举一反三， 利用两个或两个以上的74ls90设计出除11包括除11以上的除法计数 器方案，也就不是太困难。
图6 除7计数器原理图 2.6 除8计数器
这只需要把输出端QD（脚11）接到复位0输入端R0(1)、R 即 0(2) 可，从输出端QC上得到非对称的除8输出，如图7所示。
74ls90实现24进制计数器心得体会
74ls90实现24进制计数器心得体会用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为六进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS90全部清零，继续重复计数。
（见图3）时计数器具体设计方案为：用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0010（即十进制的二）且第一片达到0100（即十进制的四）时第一片和第二片同时清零，这样完成一次24的计数，且回到初态，继续重复计数。
（见图4）(3)译码输出显示单元电路为了将计数器输出的8421BCD 码显示出来，需用译码输出显示电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑，我们采用较熟悉的七段译码显示电路。
本设计可选器件74LS47为译码电路。
集成计数器及其应用实验报告
集成计数器及其应用实验报告一、实验目的本实验旨在通过集成计数器及其应用的实验，使学生了解集成计数器的工作原理和应用场景，掌握计数器的使用方法。
二、实验原理1. 集成计数器集成计数器是一种数字电路元件，它能够在输入信号的作用下进行计数，并将结果输出。
常见的集成计数器有74LS90、74LS93、74LS161等。
2. 74LS90集成计数器74LS90是一种4位二进制同步上升计数器，它有四个输入端口：CLK （时钟输入）、RST（复位输入）、QA、QB、QC和QD（输出端口）。
CLK端口接收时钟信号，RST端口接收复位信号，QA、QB、QC和QD则分别输出二进制码的各位。
3. 74LS47译码器74LS47是一种BCD-7段译码器，它能够将BCD码转换为7段LED显示码。
该元件有四个输入端口：A、B、C和D（接收BCD码），以及七个输出端口：a~g（分别对应7段LED显示管）。
三、实验设备与材料1. 实验设备：示波器、数字万用表等。
2. 实验材料：7400系列芯片（包括74LS90和74LS47）、7段LED数码管、电阻、电容、开关等。
四、实验步骤1. 搭建74LS90计数器电路将74LS90计数器与时钟信号发生器连接，同时接入LED显示管，以观察计数器的工作情况。
具体电路图如下：2. 测试74LS90计数器将开关S1打开，使时钟信号发生器开始工作，此时可以观察到LED 显示管上数字不断增加。
当数字达到9时，会自动清零并从0开始重新计数。
3. 搭建74LS47译码器电路将74LS47译码器与LED显示管连接，以便将BCD码转换为7段LED显示码。
具体电路图如下：4. 测试74LS47译码器将BCD码输入至74LS47译码器中，可以观察到相应的数字在7段LED显示管上显示出来。
五、实验结果及分析通过以上实验步骤，我们成功搭建了集成计数器和译码器的电路，并测试了其工作情况。
在测试过程中，我们发现集成计数器能够准确地进行计数，并在达到最大值后自动清零；而译码器则能够将BCD码转换为7段LED显示码，并在LED显示管上正确地显示出来。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路的世界里，74LS90 是一款颇为常用的集成计数器芯片。
它具有特定的引脚功能和真值表，这些特性使得它在各种数字电路设计中发挥着重要的作用。
74LS90 是一种中规模的集成计数器，采用双列直插 14 引脚封装。
其引脚的功能分配清晰明确。
引脚 1 和引脚 2 通常被标记为 CP0 和 CP1，分别是时钟输入端。
CP0 用于下降沿触发计数，CP1 用于上升沿触发计数。
通过不同的连接方式，可以实现不同的计数模式。
引脚 3 被称为 R0(1)，引脚 4 被称为 R0(2)，这两个引脚是异步清零端。
当 R0(1) 和 R0(2) 同时为高电平时，计数器会被异步清零，即无论当前处于何种计数状态，都会立即回到 0 状态。
引脚 5 是 Q1 输出端，引脚 6 是 Q2 输出端，引脚 7 是 Q3 输出端。
这三个引脚输出计数器的当前计数值。
引脚 8 接地，为芯片提供参考电位。
引脚 9 被称为 R9(1)，引脚 10 被称为 R9(2)，这两个引脚是异步置9 端。
当 R9(1) 和 R9(2) 同时为高电平时，计数器会被异步置为 9 状态。
引脚 11 是 Q0 输出端。
引脚12 是CP1 时钟输入端，前面已经提到，它是上升沿触发计数。
引脚 13 是 CP0 时钟输入端，同样，前面也说过，它是下降沿触发计数。
引脚 14 接电源，通常为＋5V 电压。
接下来，让我们来看看 74LS90 的真值表。
真值表清晰地展示了输入和输出之间的逻辑关系。
当 R0(1) 和 R0(2) 均为“1”时，无论时钟信号如何，计数器都会被清零，Q0 Q3 的输出均为“0”。
当 R9(1) 和 R9(2) 均为“1”时，计数器会被置为“9”，即 Q3Q2Q1Q0的输出为“1001”。
在正常计数状态下，如果CP0 输入下降沿，且CP1 没有输入信号，计数器会按照二进制进行加法计数。
例如，从“0000”依次递增到“1111”。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路中，74LS90 是一种常用的计数器芯片。
它具有特定的引脚功能和真值表，理解这些对于正确使用和设计数字电路至关重要。
74LS90 是一个中规模集成计数器，它由四个主从触发器和一些附加门电路组成。
这款芯片具有异步清零和异步置 9 的功能，这使得它在数字计数和分频等应用中表现出色。
先来看 74LS90 的引脚分布。
它一共有 14 个引脚，下面我们逐个介绍其功能。
引脚 1 是 CP0，这是时钟输入 0 端。
当 CP0 输入脉冲时，芯片会进行相应的计数操作。
引脚 2 是 Q0，它是输出端 0，用于输出计数器的最低位状态。
引脚 3 是 Q1，为输出端 1。
引脚 4 是 Q2，即输出端 2。
引脚 5 是 Q3，是计数器的最高位输出端。
引脚 6 是 CP1，也就是时钟输入 1 端。
引脚 7 是 GND，代表接地引脚，用于连接电路的地线。
引脚 8 是 R0(1) 和 R0(2)，这两个引脚是异步清零端。
当这两个引脚同时为高电平时，计数器会被清零，所有输出端都变为低电平。
引脚 9 是 S9(1) 和 S9(2)，它们是异步置 9 端。
当这两个引脚同时为高电平时，计数器会被置为 9，即 Q3Q2Q1Q0 ＝ 1001。
引脚 10 是 Q3'，是 Q3 的反相输出端。
引脚 11 是 Q2'，为 Q2 的反相输出端。
引脚 12 是 Q1'，是 Q1 的反相输出端。
引脚 13 是 Q0'，是 Q0 的反相输出端。
引脚 14 是 VCC，代表电源引脚，通常连接＋5V 电源。
了解了引脚功能，接下来我们看看 74LS90 的真值表。
真值表清晰地展示了在不同输入条件下，芯片输出端的状态。
当异步清零端 R0(1) 和 R0(2) 同时为高电平时，无论时钟输入和其他引脚状态如何，计数器都会被清零，输出 Q3Q2Q1Q0 为 0000。
当异步置 9 端 S9(1) 和 S9(2) 同时为高电平时，计数器会被置为 9，即输出 Q3Q2Q1Q0 为 1001。
74ls90电子秒表说明书
第１章绪论１.１选题的目的随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对它的认识也逐渐加深。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
１.2 设计的要求1.2.1设计题目和设计指标设计题目：电子秒表。
设计指标：1. 计数范围000~999。
2. 具有启动、暂停、停止功能。
1.2.2 设计功能电子秒表是重要的记时工具,广泛运用于各行各业中。
它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
第２章方案设计2.1电路的方框图电路的方框图主要由脉冲产生电路、控制及分频电路、计数电路、译码驱动电路及显示电路等单元电路的综合电路组成。
如图2—1所示。
图2-1 电子秒表电路方框图2.2 方案介绍脉冲产生电路由NE555构成的多谐振荡器，是一种能产生矩形波的自激振荡器，也称矩形波发生器。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时电路在这两个稳态之间自动的交替变换，由此产生矩形脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
并且555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源。
控制及分频电路（1）启动，停止的功能利用基本RS触发器控制秒表的启动与停止。
（2）暂停的功能用一个开关控制振荡器的输出端与分频电路的输入端的开合。
合则继续，开则暂停。
计数电路74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法. 将12脚与1脚相连组成十进制计数器。
实验七 计数器的应用
实验七计数器的应用一、实验内容1．测试74LS90的逻辑功能，构建模10、模2、模5计数器并写出功能表。
2．74LS90构建的模10计数器中，用模拟示波器测时钟信号和QB的波形。
3．用2片74LS90级联模100计数器。
4．用2片74LS90级联模24计数器。
二、实验条件实验箱，74LS90芯片，导线，模拟示波器三、实验电路及分析1.构建一个模10计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输出端ＱＡ接在输入端ＣＫＢ，输入端ＣＫＡ接脉冲信号，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
测试结果（功能表）如下：结果分析及结论：1.置零端R01、R02必须同时有效才会有清零效果，同样置九端也必须同时有效，才会置为9；2.由上面可知，当置零端和置九端无效、时钟信号沿下降沿时，开始计数，由0~9依次循环，到9时此时QA为1，将QA接到输入B端便会有强制清零功能，故只会计到9，并重新开始计数，从而实现了模10计数器功能。
2.构建一个模5计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKB接脉冲信号，输入端CKA接输出端QD，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
结果分析及结论：1.置零端和置九端同模10的功能一样，参考上面，功能表上不再显示；2.当置零端和置九端无效、时钟信号沿下降沿时，开始计数，显示0-2-4-6-8-0-2-4-6-8-………循环，从而实现了模5计数功能。
3.构建一个模2计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKA接脉冲信号，输入端CKB悬空，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
中规集成计数器74LS90构成电子钟电路仿真
中规集成计数器74LS90构成电子钟电路仿真例1 用74LS90构成七进制计数器。
74LS90的清零端是高电平有效，因此采用与逻辑反馈，将与门的输出接到直接复位端R01、R02。
由于在0000→0001→0010→0011→0100→0101→0110→（0111）所有状态中Q2Q1Q0同时为1的状态只有0111这个状态，也只在0111这个状态出现时才为1，因此可以用代替Cr来控制清零端。
接线图如a所示。
图a例1的仿真电路如图b所示。
输出波形如图c所示。
仿真时，数码显示管依次显示0、1、2、3、4、5、6，共7个数，因此实现了七进制。
分析示波器波形，可直观看到0111这个状态持续时间极短，马上输出状态为0000。
图b图c例2 用74LS90构成24进制计数器。
解：先将两片74LS90接成100进制计数器，在此基础上，再利用74LS90的异步清零功能，跳过多余状态。
循环状态为0~23，因为74LS90是异步清零，所以多出一个状态，即当输出状态是24时，R0R1=1。
24=（0010 0100）8421BCD，因此，当输出状态=0010 0100时，R0R1=1。
电路的连线图如图d所示。
仿真电路如图e所示。
仿真开始先清零。
图d图e例3 用74LS90构成电子钟，显示时、分、秒。
分别用两片74LS90构成60进制，实现秒、分计时，用两片74LS90构成24进制，实现小时计时。
秒的计数脉冲由仿真软件提供，分的计数脉冲由秒提供，小时的计数脉冲由分提供，具体仿真电路如图f所示。
电路中增加了整体清零按键。
图fU274LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U5DCD_HEXU674LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023V21kHz 5 VU7DCD_HEXJ1Key = SpaceVCC5VJ2Key = SpaceU374LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U4DCD_HEXU874LS90N&&CTRDIV2DIV5QA 12QB9QD 11QC 8INB1R916R927R012INA14R023U9DCD_HEXJ3Key = SpaceVCC5VJ4Key = SpaceU1174LS90N&&CTRDIV2DIV5QA 12QB9QD11QC 8INB1R916R927R012INA14R023U12DCD_HEXU1374LS90N&&CTRDIV2DIV5QA 12QB9QD11QC8INB1R916R927R012INA14R023U14DCD_HEX J5Key = SpaceVCC5VJ6Key = SpaceU16A74LS08N&U16B74LS08N&U16C74LS08N&电子表仿真演示电路秒分小时。
数电实验报告：计数器及其应用-计数器应用实验报告
数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
74ls90中文资料
数 B据 向总 线
(2)
04
CP
LE DE / 电子发烧 友
使能
3．移位寄存器的功能测试 ．
4位双向移位寄存器 位双向移位寄存器74LS194芯片 位双向移位寄存器 芯片 MBMA=00 保持 MBMA=01 右移操作 MBMA=10 左移操作 MBMA=11 并行送数
4．移位寄存器的应用 ．
74LS194芯片构成的 位移位寄存器 芯片构成的8位移位寄存器 芯片构成的
/ 电子发烧 友
实验九 集成计数器
74LS90是二，五，十进制异步计数器。异步计数器如果设定 是二， 是二 十进制异步计数器。 初态，在每个脉冲的作用下是按顺序变化的（态序）。 ）。二进制计数 初态，在每个脉冲的作用下是按顺序变化的（态序）。二进制计数 器的每一状态相当一最小项，当最后一个脉冲到来后， 器的每一状态相当一最小项，当最后一个脉冲到来后，电路返回原 状态。 状态。 F0 F3 F2 F1
/ 电子发烧 友
接地
14 13 12 11 10 9 8
A
Q0 Q3
Q1 Q2
74LS90
B R0(1) R0(2)
1 2 3 R9(1) R9(2) 4 5 6 7
+5V A(CP)B(CP) D3 D2 D1 D0
2 、十进制计数（两种接法） 十进制计数（两种接法）
六进制计数器 / 电子发烧 八进制计数器
友
45进制计数 器（选作） 进制计数 选作）
/ 电子发烧 友
实验十 555定时器组成的脉冲电路 定时器组成的脉冲电路
1-接地 2-低触发 接地 低触发 3-输出 4-置零 输出 置零 5-控制电压 控制电压 6-高触发 高触发 7-放电 8-电源 放电 电源
计数器数电实验报告
计数器数电实验报告《计数器数电实验报告》实验目的：本次实验旨在通过搭建计数器电路，加深学生对数电原理的理解，提高学生的动手能力和实验操作技能。
实验原理：计数器是一种能够按照特定规律对输入信号进行计数的电路。
在本次实验中，我们将使用集成电路74LS90和74LS47来搭建一个模4计数器。
74LS90是一个可递增或递减的4位二进制计数器，而74LS47是一个BCD-7段译码器，用于将二进制计数转换为7段数码管的显示。
实验材料：1. 74LS90集成电路2. 74LS47集成电路3. 7段数码管4. 电源5. 连接线6. 示波器实验步骤：1. 将74LS90和74LS47集成电路插入实验面包板中，并连接好电源和连接线。
2. 根据电路原理图连接好各个元件，确保连接正确无误。
3. 接通电源，调节示波器观察输出波形，验证计数器的工作状态。
4. 通过改变输入信号的方式，观察计数器的不同工作模式，并记录观察结果。
实验结果：经过实验操作，我们成功搭建了一个模4计数器电路，并通过示波器观察到了正确的计数输出波形。
在改变输入信号的情况下，我们也观察到了计数器的不同工作模式，验证了电路的正常工作。
实验结论：通过本次实验，我们深入了解了计数器的工作原理和实验操作技能。
通过动手搭建电路和观察波形，我们加深了对数电原理的理解，提高了实验操作的能力。
同时，我们也发现了实验中可能存在的问题和改进的空间，为今后的实验操作提供了宝贵的经验。
总结：本次实验不仅让我们了解了计数器的原理和工作方式，还提高了我们的动手能力和实验操作技能。
通过实验，我们对数电原理有了更深入的理解，为今后的学习和实践打下了坚实的基础。
集成计数器74LS90测试及分频
集成计数器74LS90的测试与分频一、实验目的1、掌握二—十进制（BCD码）异步计数器的工作原理和设计方法2、掌握中规模集成二—五—十进制（BCD码）异步计数器74LS90的功能及应用3、熟悉任意进制计数器的设计与实现二、实验器材双踪示波器、函数信号发生器、三路直流稳压电源、万用表、74LS90三、实验原理异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：异步计数器7490功能描述：1、以CP0(CPA)为计数脉冲，Q0(QA)为输出，得到一位二进制计数器。
2、以CP1(CPB)为计数脉冲，Q3Q2Q1(QDQCQB)为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000、001、010、011、100，Q3为CP1的5分频输出。
3、R0(1)R0(2)为11时QDQCQBQA输出为0000；R9(1)R9(2)为11时QDQCQBQA输出为1001。
4、8421BCD码十进制计数器接法，输出高位到低位的顺序为QDQCQBQA，QD为最高位。
5、5421BCD码十进制计数器接法，输出高位到低位的顺序为QAQDQCQB，QA为最高位。
异步计数器7490内部逻辑图：集成电路74LS00为四组2输入端与非门（正逻辑）其引脚排列图和功能表如下所示：四、实验内容1、使用74LS90实现8421BCD码十进制计数器(十分频器)，使用示波器测量波形2、在8421BCD码十进制计数器设计六进制计数器（六分频器），有置零法和置九法两种方案3、十进制以上以上计数器：用两片74LS90构成一个BCD码的37进制计数器和100进制计数器五、实验步骤1、8421BCD码十进制计数器电路图观察多路信号时，以周期最长的一路信号作为最小周期，该实验中以QD为基准，为了便于观察绘制波形，示波器屏幕小格与CP调整成2:1的关系。
(3) 实验 计数译码显示电路(设计)
实验3 计数译码显示电路（设计）一、实验目的1、掌握2—10进制译码器和数码管的功能和使用。
2、熟悉集成计数器74LS90的功能。
3、学会用74LS90设计任意进制计数器。
二、实验仪器及器材1、数字电路实验箱 2.双踪示波器2、器件：74LS90（集成计数器）、74LS00、74LS47（BCD--七段译码器）、数码管 三、实验原理（含器件介绍） 1．集成计数器计数器是计算机和数字逻辑系统的基本部件之一，它不仅能计脉冲数，还能用作数字系统的分频器、定时器和运算器等。
根据计数器中数值增减的不同，计数器可以分为加法计数器、减法计数器以及两者兼有的可逆计数器；根据进位制不同，可分为二进制计数器、十进制计数器、八进制计数器等多种；根据计数器中各触发器状态的更新所受时钟脉冲控制的相同与否，可分为同步计数器和异步计数器。
本实验中采用的74LS90计数器是由二进制及五进制电路构成的中规模集成电路，引脚图如图3.1所示。
图3.1 74LS90引脚图0CP : Clock (Active LOW going edge) Input to ÷2 Section 1CP : Clock (Active LOW going edge) Input to ÷5 Section (LS90)1MR ,2MR : Master Reset (Clear) Inputs 1MS ,2MS : Master Set (Preset-9, LS90) Inputs 0Q : Output from ÷2 Section 1Q ,2Q ,3Q : Outputs from ÷5 (LS90) Sections图3.2 74LS90逻辑符号74LS90可以构成十进制计数器： a.将Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码；b. 将Q D 接到A CP ，计数脉冲由B CP 输入，则输出为5421码。
数电实验集成计数器实验报告
数电实验集成计数器实验报告
一、实验目的：
1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：
1、数字电路实验箱；
2、74LS90。
三、实验原理：
1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC 表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端Ro（1，Ro（2）和置“9”端So（1）So（2）.g其中前两个为异步清0端，后两个为异
步置9端。
CP1，CP2为两个时钟输入端；Qo~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Qo输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Qo接CP1，则QsQ2QiQ0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则QoQ；Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：
1、实现0~9+进制计数。
1）实验原理图如下：（函数信号发生器：5V3Hz偏移2.5V方波）
2）实验结果：
解码器上依次显示0~9十个数字。
74LS90引脚功能及真值表
集成异步计数器74LS9074LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R 0(1)、R 0(2)对计数器清零，借助S 9(1)、S 9(2)将计数器置9。
其具体功能详述如下：(1)计数脉冲从CP 1输入，Q A 作为输出端，为二进制计数器。
(2)计数脉冲从CP 2输入，Q D Q C Q B 作为输出端，为异步五进制加法计数器。
(3)若将CP 2和Q A 相连，计数脉冲由CP 1输入，Q D 、Q C 、Q B 、Q A 作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP 1与Q D 相连，计数脉冲由CP 2输入，Q A 、Q D 、Q C 、Q B 作为输出端， 则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a) 异步清零当R 0(1)、R 0(2)均为“1”；S 9(1)、S 9(2)中有“0”时，实现异步清零功能，即Q D Q C Q B Q A ＝0000。
b) 置9功能当S 9(1)、S 9(2)均为“1”；R 0(1)、R 0(2)中有“0”输 入输 出 功 能清 0置 9 时 钟 Q D Q C Q B Q A R 0(1)、R 0(2)S 9(1)、S 9(2) CP 1 CP 2 1 1 0 × × 0 × × 0 0 0 0 清 0 0 ×× 011× × 11置 9 0 × × 0 0 × × 0↓ 1 Q A 输 出 二进制计数1 ↓Q D Q C Q B 输出五进制计数。
实验三异步计数器及其应用实验报告
异步计数器及其应用实验报告一、实验目的1、掌握计数器74LS90的逻辑功能和使用方法；2、掌握用74LS90实现可变模数（M<10）计数器的方法；3、掌握七段译码器和数码管的逻辑功能及其应用。
二、实验设备1、数字电路实验箱2、数字双踪示波器3、集成电路：74LS9074LS90：异步清零置数二-五-十进制异步计数器（下降沿计数）引脚的定义：三、实验原理——74LS90异步计数器74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0 ~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验内容与结果a.实现0～9十进制计数实验原理图如下：R0(1)=R0(2)=S9(1)=S9(2)=0时，①时钟从CP1引入，Q0接CP2，Q3Q2Q1Q0为十进制（8421BCD码）计数。
实验结果：数码管上依次显示0~9十个数字。
b.实现0～5六进制计数（复位法）实验原理图如下：R0(1)=R0(2)=S9(1)=S9(2)=0时，时钟从CP2引入，Q3接CP1，Q0Q3Q2Q1为十进制（5421BCD码）计数。
电路图如下:实验结果：数码管上依次显示0~5六个数字。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17- 1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17- 1中单元I为用集成与非门构成的基本RS触发器。
届低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关& （接地），则门1输出Q = 1;门2输出牛0, K2复位后Q Q状态保持不变。
再按动按钮开关K1，则Q由0变为1,门5开启，为计数器启动作好准备。
Q 由1变0,送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17- 1中单元皿为用集成与非门构成的微分型单稳态触发器，图17— 2为各点波形图。
单稳态触发器的输入触发负脉冲信号V i由基本RS触发器Q端提供，输出负脉冲v o 通过非门加到计数器的活除端R。
静态时，门4应处丁截止状态，故电阻R必须小丁门的关门电阻F Off。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小丁输出脉冲宽度时，可以省去输入微分电路的&和C P。
单稳态触发器在电子秒表中的职能是为计数器提供活零信号。
图17—1 电子秒表原理图3、时钟发生器图17- 1中单元m 为用555定时器构成的多谐振荡器，是一种性能较好 的时钟源。
调节电位器R W ,使在输出端3获得频率为50HZ 的矩形波信号，当基本RS 触发器 牛1时，门5开启，此时50HZ 脉冲信号通过门5作为计数脉冲加丁计数器①的计数输 入端CP 。
7dLS90m}甲4如y'Vcc 74LS90⑴ CPa以】盘曲’&l 】l &[2)GNDC P--- IFS1DPL R 4n^-11-^-%巾70dlia0KIOOK6 2510.0 Lp -T-:•一s14] 13| 12\ 11 1U|9| 8|CPi NC Q A Q D GND Q B Q CJ 74LS90CP J R O (1) R Q (2) NC V CC S-i(l )SM2)的呼示器IVVet 74LWO ⑶ CPi LI TSdljRr |2| 5<l|Sd2fGND~3]i]q —q~~T ]图17-2单稳态触发器波形图图17— 3 74LS90引脚排列4、计数及译码显示二一五一十进制加法计数器74LS90构成电子秒表的计数单元，如图17- 1中单元W所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例：用74LS90实现15进制计数，画出逻辑电路图。 ➢注意：对于M进制，M数值用于清零，计数为0到M-1。
3.用74LS90实现模为15的计数器，有哪几种方法，试用实 验验证之。
(1)方法一:反馈归零法(复位法) (2)方法二:级联法，M为15；15=3×5，用两片74LS90，一片实 现3进制，一片实现5进制，再将两片进行级联即可。
15
➢集成计数器74LS90的引脚图
二进制时钟 信号
计数输 出端
五进制时 钟信号
清零输 入端
置9输 入端
2.用74LS90实现任意模（M）的计数 器➢反馈归零法(复位法)设计任意进制计数器的思路：
(1) 10以内的M进制 (2) 10到100以内的M进制
a.由两片(个位和十位)74LS90扩展构成100进制;
(1)用复位法实现8421码模6计数器。计数过程用发光二极管显 示，实验结果用状态表表示。
(2)用复位法或级联法实现8421码模15计数器，计数过程用发 光二极管显示，实验结果用状态表表示。
五 常见问题
1.芯片使用前不进行功能好坏的检测。 2.电源连接不正确，接地点接到-5V上或接到模拟电子实验箱 的电源上，非常危险，上电后芯片可能烧毁。 3.逻辑开关电平前的发光二极管不亮，检查进入数字实验箱的 电源连接线断。 4.实验箱电源连接正确，电路自查确定无误后，电路验证还是 不正确的情况下进行下面的排错检查：
三 实验内容与实验原理
1.集成计数器74LS90功能介绍
➢集成计数器74LS90的逻辑图
1. 二进制
时钟 CP0 0 1 2
输出 Q0 0 1 0
2. 五进制
时钟 CP1
输出 Q3 Q2 Q1
0
0 00
1
0 01
2
0 0
5
0 00
3. 十进制
➢集成计数器74LS90的逻辑功能
(1)检查芯片的电源和地的电平是否正确（注意电源和地的 引脚号）。
(2)芯片的置数端和清零端是否连接正确。 (3)时钟信号输入是否正确。 (4)从输出端按逻辑功能状态往前一步一步排查。
六 实验总结
1.对实验过程中出现的问题进行分析讨论。 2.回答思考题，按要求写好实验报告。
以上有不当之处，请大家给与批评指正， 谢谢大家！
四 实验步骤
1.74LS90功能测试。 (1)验证74LS90的清“0”、置“9”功能。 (2)按功能表将74LS90接成二进制计数器，画出逻辑图。 (3)按功能表将74LS90接成五进制计数器，画出逻辑图。 (4)按功能表将74LS90接成二-五-十进制计数器（即8421码十
进制计数器），画出逻辑图并列出状态表。 2.根据与非门的逻辑功能，检测芯片的好坏。 3.用74LS90实现任意模（M）计数器
扩展连接方法:两芯片均连接成十进制，时钟脉冲从个位CP0 进， 个位的Q3与十位芯片的CP0相连即可。
b.把M进制所对应的十位，个位芯片上输出为1的端相与 后反馈到四个清零端，作为个位和十位的计数满整体清零信 号。
用74LS90实现6进制计数，逻辑电路图如下：
用两片74LS90实现100进制计数，逻辑电路图如下：
数字电子技术实验(实验7)
上海理工大学电工电子实验中心
实验七 任意进制计数器
一 实验目的
1.了解中规模集成电路的逻辑功能和各控制端的作用。 2.熟悉集成计数器74LS90的级联扩展。 3.掌握用集成计数器74LS90实现任意进制计数的方法。
二 预习要求
1.查找手册，熟悉74LS90的管脚排列及逻辑功能。 2.掌握用反馈归零法设计任意进制计数器的方法。 3.思考题： （1）欲构成二进制计数器，计数脉冲接至哪一个CP端？ （2）欲构成五进制计数器，计数脉冲接至哪一个CP端？ （3）欲构成二-五-十进制（8421码十进制）计数器，CP0、 CP1如何连接？