辐射发射实例

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

通信产品辐射发射超标问题的解决 Solution to the Out-of-limits of Radiated Emission of Communication Products

2003-11-27

作者:赵建平 / Zhao Jianping陈工羽 / Chen Gongyu雷新 / Lei Xin

摘要:文章从通信产品高速数字电路单板在EMC试验中辐射发射超标入手,讨论了辐射发射产生的原因,并结合理论与实践,详细描述了解决高速电路辐射发射超标的过程。

关键字:辐射发射;谐波;电磁干扰;电磁兼容;信号完整性;屏蔽

英文摘要:The EMC test of high-speed digital circuit board of communication products indicates that the radiated emission often exceeds general limits. The reason why radiated emission occurs is discussed, and the process of reducing the radiated emission of a high-speed circuit is described in detail, both theoretically and practically.

英文关键字:Radiated emission; Harmonic waves; EMI; EMC; Signal integrity; Shielding

1 问题的提出

通信技术的发展要求器件的速度愈来愈高,由此引起的电磁兼容问题就更加严重。本文以无线宽带接入系统的终端用户单元(SU)为例,来探讨通信产品的辐射发射超标问题。

无线宽带接入系统的终端用户单元由860小系统、8240小系统、FPGA(现场可编程门阵列)和基带中频单元组成,其中860小系统、8240小系统和FPGA电路在一块PCB(印刷电路板)上,称为网络接口板;基带中频电路单独为一块PCB,称为基带中频板。二者通过插座相连,传递信号和电源。设备外壳为注塑壳体,内层没有喷涂导电漆。笔者对该产品辐射发射指标进行了测试。

测试环境为电波暗室,测试设备为宽带天线、频谱分析仪和信号放大器,天线可以在1 m与4 m高度范围内升降,被测产品放置在一个可360°旋转的平台上,距离天线3 m。测量时转动平台,升降天线找到最大干扰,天线测量取水平和垂直两种极化。

按照接入设备的电磁兼容(EMC)测试要求,设备上电正常运行,测试仪器在30~1 000 MHz的频率范围内进行扫描,其中在30~230 MHz频率范围内要求电磁干扰(EMI)的准峰值低于40 dBuV/m,在230~1000 MHz频率范围内,EMI的准峰值低于47 dBuV/m。测试的结果是:在垂直方向上,412.5 MHz处超标4.08 dB,577.5 MHz处超标3.5 dB;在水平方向上,577.5 MHz处超标7.9 dB,参见图1。

(a) 垂直方向测试曲线

(b) 水平方向测试曲线

图1 SU的辐射发射测试结果

(注:采用欧洲标准EN55022,天线距被测设备3m)

考虑到中频板上有调制解调电路,其载波频率比较高(为349 MHz),为此将中频板的5 V和3.3 V工作电源断开,使中频板停止工作。再测试设备的电磁干扰时,仍然在上述两个频点处有超标,因而可以排除中频板产生上述频点干扰的可能。

2 原因分析

任何电磁兼容性问题都包含3个要素,即干扰源、敏感源和耦合路径,这3个要素中缺少一个,电磁兼容问题就不会存在。因此,在解决电磁兼容问题时,也要从这3个要素着手进行分析,再根据具体情况,采取适当的措施消除其中的一个。

首先从干扰源开始分析。在通信产品中,电路的工作时钟越来越高,信号的上升/下降沿越来越陡,由此带来的电磁兼容问题也愈加尖锐。数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿决定的频带宽,而不是数字脉冲的重复频率。根据经验公式,计算EMI发射带宽的公式可以表示为: f=0.35/Tr (1)

其中,f是频率(单位是GHz),Tr是信号上升/下降时间(单位是ns)。由此不难看出,一个具有2 ns 上升沿的时钟信号辐射能量的带宽可达160 MHz,其辐射带宽可达10倍频,即1.6 GHz。

在电工学中,周期电流、电压、信号等都可以用一个周期信号来表示,即f(t)=f(t+kT),T为周期函数的周期。如果给定的周期函数同时有满足狄里赫利条件,则可以将其展开成付立叶级数: f(t)=A0+A1mCOS(?棕1t+φ1)+A2mCOS(2?棕1t+φ2)+…+AkmCOS(k?棕1t+φk) =A0+ AkmCOS(k?棕1t+φk) (2)

将第1项A0称为直流分量,第2项称为一次谐波(或基波分量),其他各项统称为高次谐波,即2次、3次、4次……k次谐波。一个理想的方波信号包含了丰富的谐波分量。在实际的数字电路中,方波并不是理想的,它有一定的上升和下降时间。方波频谱包络线的衰减率不仅与方波的频率有关,而且还与方波脉冲的持续时间有关。方波脉冲的持续时间越短,高次谐波的干扰幅度越大。

因为终端网络接口板上没有412.5 MHz和577.5 MHz这两个频率信号,所以怀疑这两个频点可能是某些频率信号的谐波分量。高速电路中,时钟电流是第一辐射源。笔者对终端网络接口板上的各时钟信号进行了统计,如表1所示。

表1 终端网络接口板时钟源表

通过粗略计算,412.5 MHz信号近似等于83.3 MHz的5次谐波(83.3×5=416.5 MHz),而577.5 MHz 近似等于83.3 MHz的7次谐波(83.3×7=583.1 MHz)。

图2所示为8240时钟信号的产生原理图。8240外部有源晶振产生33 MHz的振荡频率,送入8240芯片,经内部PLL(锁相环)锁相倍频,输出83.3 MHz频率,作为SDRAM(同步动态随机读写存储器)的工作时钟,8240有4个引脚可以同时送出该83.3 MHz的时钟:SDRAM_CLK0~SDRAM_CLK3,而且可以在8240内部寄存器中设置开关。该单板在电路设计时,使用SDRAM_CLK0作为SDRAM工作时钟,另一路SDRAM_CLK3送至一测试点,方便调试时测量时钟信号,其余2路设置为关闭状态,不对外输出时钟。

图2 8240时钟信号的产生

3 初步试验

为了证实412.5 MHz和577.5 MHz这两个干扰频点是83.3 MHz时钟所致,笔者先尝试将8240的PLL 配置电路取消,即8240锁相环不工作,不对外输出83.3 MHz时钟,再进入电波暗室测试。结果发现,在30~1 000 MHz的扫描频段中无超标频点,获得的测试曲线都在标准规定的准峰值以下。因此,可以判断干扰源就是8240输出的83.3 MHz时钟信号。

相关文档
最新文档