.VHDL数字频率计（一）

VHDL数字频率计
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。

随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。

将使整个系统大大简化。

提高整体的性能和可靠性。

VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。

相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。

从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。

数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。

它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。

经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。

因此数字频率计在测量物理量方面应用广泛。

本设计用VHDL在CPLD器件上实现数字频率计测频系统，能够用十进制数码显示被测信号的频率，能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。

具有体积小、可靠性高、功耗低的特点。

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。

采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。

在不更改硬件电路的基础上，对系统进行各种改进还可以进一步提高系统的性能。

该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。

数字频率计是近代电子技术领域的重要测量工具之一，同时也是其它许多领域广泛应用的测量频率计是一种数字显示频率测量仪表。

数字频率计可以在规定的基准时间内把被测量脉冲数计下来换算成频率并以数字形式显示出来它即可测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变
化频率进行测量，诸如机械振动次数、物体转动速度、明暗变化的闪光次数、单位时间内经过传送带的产品数量。

等等。

这些物理量的变化情况可以由有关传感器先转变成周期变化的电信号，然后用数字频率计测量单位时间内的变化次数，再用数码管显示出来。

因此，字是一种应用范围较广的通用型数字仪器。

该装置电路简单，制作容易，运用数字电路知识。

即可完成设计任务。

工作原理及电路方框图
数字频率计实际上是一个脉冲计数器，即在单位时间内计脉冲个数就可以得到信号频率，频率是计核心由计数器和脉冲信号发生器闸门电路、锁存器、显示器等组成。

工作过程为。

单位时间内脉冲控制闸门电路被测信号在1s内通过闸门，经计数器在单位时间内脉冲结束，同时关闭闸门电路完成计数值锁存，之后将计数器清零为下一次锁存做准备锁存数据直接送到译码显示。

可控制计数锁存，译码显示系统使计数按照一定工作程序有条理地工作。

（如计数→显示→清零→准备→下次测量）如果在系统中不接锁存器，显示器上的数字就会随计数器状态不停地变化，只有在计数器停止时数字才会稳定所以在计数后必须接锁存器。

交变电信号或脉冲的频率是指单位时间内所产生的电振动的次数或脉冲个数。

用公式可表示为：
f=N/t
式中，f为频率；N为在t时间内电振动次数或脉冲个数；t为产生N次电振动或N个脉冲需要的时间。

为了采用数字技术实现对各种物理量频率的测量，除了用传感器将物理量变成电信号外，还需要把各种非矩形波的电振动信号通过波形变换电路（常用施密特电路）进行整形，将其变为规则的脉冲信号（数字信号），以便于计数器计数。

实现频率测量的另一必备环节是时基电路。

秘谓进基电路，就是产生时间标准信号的电路装置。

既然是时间标准，就要求准确稳定。

通常采用石英振荡器做成标准时间（例如1MHz或5MHZ）信号发生器。

振荡器的输出信号先要进行整形，再进行人声分频，以获得各种时基信号。

利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，用它去控制主控门的开门时间——取样时间。

在取样
时间里，主控门允许被测信号通往计数器计数。

控制电路的另一
作用是在每次取样过后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。

总之，控制电路的任务就是打开主控门计数，关上主控门显示，然后清零，此过程不断重复进行。

频率计的原理图如下图所示。

被测频率由A输入，经放大器放大和整形器整形后送往主控门。

晶体振荡器的输出选择开关，将所需用的时基信号（如1s）作为控制电路的触发信号。

控制电路输出接往主控门，该输出端仅在所选时间基准（即取样时间）内维持高电平，使主控门打开，被测信号在取样时间内通过主控门，进入计数器计数，计数数值由装在频率计面板上的显示器显示出来。

此即噗所测信号的频率值。

测量频率的原理波形如下示。

本频率计要求测量范围为.0.1~9999Hz，可测量1s和10s内的脉冲数，显示时间分“手动”和“自动”时，显示时间在0.5~5s之间连续可调；拨到“手动”时显示时间由“手动”按钮控制，输入被测信号幅度Vim<100mV
设计步骤和方法
单位时间脉冲电路
单位时间脉冲电路的目的是产生宽度为单位时间的正脉冲，控制闸门电路开启，并产生一定长度的低电平准备在次测量
多谐振荡即
上一页1234下一页
方波产生电路在数字电子技术中有非常广泛的应用，如计数、分频、定时和作为时序逻辑电路的时钟脉冲等，多谐振荡器的形式很多选择电路形式的原则是兼顾电路的参数要求和提高芯片的利用率及降低成本。

（方案一）
采用555振荡器构成振荡电路，成本低、易调节、应用广泛，采用555选时器时电源为5V，采用COMS555定时器时电源为3——18V如图（1——1）所示电路。

高电平时间为1s，完成开启闸门低电平时间需完成锁存，清0工作、假设为0.2s。

若C1＝10uF.则由555公式计算得：
R2=T/0.7C1=0.2s/0.7×10uF=28.6kΩ
取标称值R2＝30KΩ，
R1＝T/0.7C1-R2=1s/0.7×10uF-30KΩ=112.9KΩ
为了调节到时1s的精度，R1由82KΩ的固定电阻和50KΩR电位器串联而成。

多谐振荡器的3脚输出控制脉冲信号，俯冲的频率通过RP进行调节。

（方案二）
为了获得稳定的时基信号，以控制主控送上门的开启时间，所以采用石英晶体多谐振荡器来产生基信号，电路如图示，电路中所用的石英晶体频率f0＝1MHz,可调电阻R1＝R2＝1K，与非门选74LS00。

晶体振荡器电路
晶体振荡器有一个控制端VC，当VC为高电平时产生振荡，否则不振荡。

因为石英晶体产生的频率稳定且精度高，所以这部份采用方案二
分频电路
（方案一）
产生标准信号的方法是使用通用型集成电路，这类电路内含有多级二分频器和振荡单元，可以对基准信号进行任意分频，使用十分方便，信成电路CD4060就是常用的电路之一，它是一片14级的二进制串行计数\分频\振荡电路，它主要由两部分组成，一是14级的二分频器其最高分频数214且从第4 级开始至14级除无Q11输出外每级都有输出端子，典型计数时钏频率可达12MHz，另一部份是振荡器，外接不同的元件可组成Re振荡器，经的最高工作频率可达690KHz以上，下图是使用CD4060外接
钟表用石英晶体及电阻，电容器与振荡电路产生32.786KHz方波信号经CD4060内部的分频器可获得对32.786KHz方波信号进行24~214级分频后的时钟信号，即输出频率为2048~2Hz信号由于CD4060的内部分频器最高分频数为214所以啊后只能得到1/2s信号如果需要标准秒信号可以采用一给二分频器来完成这在信成电路很容易实现。

（方案二）
因要求时基脉冲的周期为1s和10s，而振荡器产生的脉冲信号周期为10-6s,因此必须对振荡器信号进行分频。

分频电路采用7级十分频计数器来完成，十进制计数器选用c180。

第六级分频输出f6＝1Hz,第七级输出f7=0.1Hz,取f6、f7为取样频率，把它们接到时基选择开关上，这样得到的两种取样信号周期分别为T6＝1s,T7=10s。

由于晶振电路采用ＴＴＬ与非门元件，其输出高电平不能驱动ＣＭＯＳ电路，故需在分频电路的输入端加一接口电路，以实现电平转换，电路如下图示
３、控制电路
（方案一）
控制电路需要完成计数值锁存和计数器清0两项工作但电路中只有一下降沿故控制电路需要创造一个上升沿和一个负脉冲分别实现锁存和计数器清0两项工作，锁存脉冲下降沿触发，输出一个负脉冲，上升沿将数据锁存，同时触发清0，脉冲将计数器清0 时序图如下所示，锁存脉冲和清0脉冲的宽度之和必须在秒脉冲低电平时间（0.2s）内这里选择20ms脉冲宽度。

单稳态电路采用74LS123,由74LS123脉冲宽度时间常数决定：
T＝0.45RC
设C＝4.7uF则R＝20uF/0.45×4.7uF≈9.5KΩ取标称值R＝10KΩ
由于锁存和清0脉冲的触发沿不同,故产生锁存的单稳由TR触发,TR接高电平,而产生清0脉冲的单稳态由TR触发,TR接地,具体电路如下图示
(方案二)
控制电路的作用主要是控制门的开启和关闭，现时也控制整机逻辑关系。

所以我选用６级环形计数器组成控制电路，即由６个Ｄ触发器构成环形计数器。

它可以循环移位１电平，也可以循环移位０电平，这里采用循环１电平。

控制电路逻辑图如图示
控制电路工作波形如下所示
其工作原理为：先用启动脉冲的ＦＦ６置１,其余触发器置０,然后接通时基信号，时基信号作为环形计数器的ＣＰ送入，控制电路开始工作。

环形计数器一旦启动，立即将Ｑ６端电平送到计数电路清０（Ｑ６接计数电路cr端）此时环形计数器的Ｑ６Ｑ５Ｑ４Ｑ３Ｑ２Ｑ１状态为１０００００，输入第一个时基脉冲后，状态变为０１００００,即Ｑ５端为高电平，将主控门打开，实测信号通过主控门进入计数器，计数开始计数经译码显示后，记下所测信号频率值。

当环形计数器转至其他状态时，主控门被关闭，计数器停止计数，数码管继续显示被测频率值，直至环形计数器状态变为１０００００时，计数器清０,数码管显示０.至此，频率计完成一次测量。

数码管显示测量结果时间是计数器取样计数时间的四倍，如：时基选择开关置１s挡，频率计计数时间为１s，数码管显示测量结果时间为４s。

上述电路采用三块C4043双Ｄ触发器构成。

C043外引线排列图如图示，逻辑功能见表示
C043逻辑功能表
CP D R S Q
↑ 0 0 0 0
↑ 1 0 0 1
↓ X 0 0 Q
X X 1 0 0
X X 0 1 1
X X 1 1 1
４、主控门电路
(方案一)
主控门电路的作用是被测信号通过,具体实现右认采用开关电路,如模拟开关,继电器,与门,或门等。

这里输入信号是TTL电平信号，故可选用与非门74LS
上一页1234下一页
00柳眉成闸门，在时间脉冲为高电平时，被测信号通过；低电平时闸门关闭，被测信号不能通过，如图示
主控门由一个与非门和一个反相器构成。

因为输入信号是经施密特电路整形后得到的，其得到的，其电平只有２.４Ｖ，故需在输入端加一接口电路，以实现电平转换驱动ＣＭＯＳ与非门。

主控门电路如图示，反相器选c033,与非门。

与非门选Ｃ066.
5.放大整形电路
为提高测量精度，在整形电路的输入端加一前置放大器。

对幅度较低的（≤１Ｖ）
被测信号加以放大后再送入整形器中整形，对副值大于１Ｖ的被测信号可直接送入整形器中整形。

另外，为防止被测信号过大损坏元器件。

在整形电路的输入端加一限幅电路，
由４个二极管２ＣＫ５组成双向先限幅器。

为保证ＡV≥Vom/Vim=14，所以采用普通共发射极放大电路即可．电路如图所示。

７.计数\译码\显示电路
（方案一）
计数器的形式较多，由于设计中计数器数值由七段LED显示，应采用十进制计数。

由于采用4位显示，至少使用4 个十进制计数器。

分档电路有Hz,KHz两档，可以使用秒脉冲，毫秒脉冲做闸门信号也可以加长计数器位数，显示时使用多路开关选择低位高位实现分档。

采用4片双十进制计数器74LS390构成8位十进制数年器，采用带锁存的4~2输入多路开关74LS399，实现量程转换功能，当开关置于低电平时，频率单位为KHz，开关置于高电平时频率单位为Hz。

译码驱动电路采用译码器驱动一体74LS48，配合共阴极LED显示数码管，完成译码显示。

方案二
由于频率计的测量范围要求是１～９９９９Ｈz,故采用４块以１８０十进制加法计数电路。

译码显示电路采用４块CC14547的七段译码和４共阴极数码管BS202组成。

CC14547 r的功能表如下表所示，因为CC14547可直接驱动共阴极数码管，故选用CC14547作译码显示驱动
器。

CC14547功能表
输入显示数字
ＢＩＤＣＢＡ
0 ＸＸＸＸ消隐
1 0 0 0 0 0
1 0 0 0 0 1
┇┇┇┇┇┇
1 1 0 0 1 ８
1 1 0 1 0 消隐
┇┇┇┇┇┇
1 1 1 1 1 消隐
方案比较
在以上方案中主要有TTL和COMS两种电路，这里值得注意的是TTL和COMS电路混合使用时，要电路的工作原理在两者之间需要接入接中电路，使其正常驱动，我做的频率计时考虑到设计电路时需求原则，第一要满足系统功能和性能的要求；二还要电路简单，成本低，体积小；三简单的电路对系统来说不肥是经济，同时还要可靠；电路兼容性好，可靠性高，系统集成度高，调试简单方便，生产工艺简单，操作简单耗电少，性价比高。

根据电路的设计要求和原则，所以我设计出的电路原理图如（附图一）所示。

三、整机电路图
由以上分析得到数字频率计的整机逻辑图见附图一所示。

误差分析和整机调试
1.误差分析
本频率计误差来自两个方面：（1）测量时间不稳定，取决天石英晶体振荡器的不稳定度。

（2）量化误差（±1个字误差），这是因为被测信号和测量的取样时间在时间关系上是随机的，计数器可能多计或少计一个数，若输入信号一定，则此误差不会超过±1。

2．调试
调试的原则是先局部后整机，在分别调试好单元电路的基础上再联机统调。

各单元电路调试方面如下：
{1}调试晶体振荡器，使其频率等于设计值。

{2}检查分频器。

可对各级分频器分别输入CP脉冲，用示波器观察各级的输出电压波形，看是否符合分频要求。

（3）检查计数、译码、显示部分。

将计数器、译码器、数码管连接在一起，给计数器输入方波信号，检查是否能正常计数、显示。

（4）检查控制电路。

输入CP脉冲，用示波器观察输出电压波形。

（5）检查放大整形电路。

主波信号输入低于1V的正弦波信号，用示波器观察整形器输出是否为方波信号。

按上述方法将各单元电路调试好后，即可将各单元电路连起来进行整机统调。

一般，只要各单元电路检查无误，则整机即可正常工作。

元件清单
名称标注材料
LED1—LED4 共阴极七段LED数码管
V1—V4 74LS48 BCD—七段显示译码/驱动
V5—V8 74LS399 四——二输入多路开关带锁存
V9—V12 74LS390 双下进制计数器
V13 74LS00 四二输入与非门
V14 74LS123 六反相器
V15 74LS04 滑动电阻器
RP 50k 1/8碳膜电阻
R1 82k 1/8碳膜电阻
R2 30k 1/8碳膜电阻
R3—R8 10k 1/8碳膜电阻
R9 4.8k 1/8碳膜电阻
R10 2k 1/8碳膜电阻
R11 5k 1/8碳膜电阻
C1,C4&nb
上一页1234下一页
sp;10uf 铝电解电容
C2,C3 47uf 铝电解电容
C5 0.4uF 铝电解电容
2CK1，2CK5 4N1007 三极管
上一页1234下一页
关于我们|致应届毕业生|会员协议|法律声明|友情链接|手机触屏版|官方微博|求职防骗中心|问题反馈
觉得【应届毕业生网】对应届生求职有帮助，记得分享给其他应届生，网址是“应届毕业生”的声母
Copyright &copy; 2006-2014 应届毕业生网
粤ICP备10056859号人才服务许可证:440106113007。