数字逻辑第二版(毛法尧)习题答案

数字逻辑课后习题答案
习题一
1.1 把下列不同进制数写成按权展开式:
⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3
⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4
⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3
⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-3
1.2 完成下列二进制表达式的运算:
1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：
⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10
⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10
⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)10
1.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：
⑴(29)10=(1D)16=(11101)2=(35)8
⑵(0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8
⑶(33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)8
1.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?
解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.
1.6 写出下列各数的原码、反码和补码：
⑴0.1011
[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011
⑵0.0000
[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000
⑶-10110
[-10110]原=110110; [-10110]反=101001; [-10110]补=101010
1.7 已知[N]补=1.0110,求[N]原,[N]反和N.
解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.1010
1.8 用原码、反码和补码完成如下运算：
⑴0000101-0011010
[0000101-0011010]原=10010101；
∴0000101-0011010=-0010101。

[0000101-0011010]反=[0000101]反+[-0011010]反=00000101+11100101=11101010 ∴0000101-0011010=-0010101
[0000101-0011010]补=[0000101]补+[-0011010]补=00000101+11100110=11101011 ∴0000101-0011010=-0010101
⑵0.010110-0.100110
[0.010110-0.100110]原=1.010000；
∴0.010110-0.100110=-0.010000。

[0.010110-0.100110]反=[0.010110]反+[-0.100110]反=0.010110+1.011001=1.101111
∴0.010110-0.100110=-0.010000;
[0.010110-0.100110]补=[0.010110]补+[-0.100110]补=0.010110+1.011010=1.110000
∴0.010110-0.100110=-0.010000
1.9 分别用“对9的补数”和“对10的补数”完成下列十进制数的运算：
⑴2550-123
[2550-123]9补=[2550]9补+[-123]9补=02550+99876=02427
∴2550-123=2427
[2550-123]10补=[2550]10补+[-123]10补=02550+99877=02427
∴2550-123=2427
⑵537-846
[537-846]9补=[537]9补+[-846]9补=0537+9153=9690
∴537-846=-309
[537-846]10补=[537]10补+[-846]10补=0537+9154=9691
∴537-846=-309
1.10 将下列8421BCD码转换成二进制数和十进制数:
⑴(0110,1000,0011)8421BCD=(1010101011)2=(683)10
⑵(0100,0101.1001)8421BCD=(101101.11100110)2=(45.9)10
1.11 试用8421BCD码、余3码、和格雷码分别表示下列各数：
⑴(578)10=(0101,0111,1000)8421BCD=(1000,1010,1011)余3码=(1001000010)2=(1101100011)Gray
⑵(1100110)2=(1010101)Gray=(102)10=(0001,0000,0010)8421BCD=(0100,0011,0101)余3码
习题二
2.1 分别指出变量（A,B,C,D ）在何种取值组合时，下列函数值为1。

C AB D B F )1(+= 如下真值表中共有6种 D D B A )B A )(B A B A (F )2(=++++=如下真值表中共有8种 D C B A CD )B A (D )C A A (F )3(++=++⋅+=如下真值表中除0011、1011、1111外共有13种：
2.2 用逻辑代数公理、定理和规则证明下列表达式：
⑴ C A B A C A AB ⋅+=+
证明:左边=C A B A C B B A C A A A )C A )(B A (⋅+=⋅++⋅+=++=右边 ∴原等式成立.
⑵ 1B A B A B A AB =⋅+++
证明:左边=1A A )B B (A )B B (A )B A B A ()B A AB (=+=+++=⋅+++=右边 ∴原等式成立.
⑶ C AB C B A C B A ABC A ++⋅=
证明:左边=C B A C AB C B A C B A )B B (C A )C C (B A C
A B A )C B A (A ⋅++⋅+=+++=+=++
=C AB C B A C B A ++⋅=右边
∴原等式成立.
⑷ C A C B B A C B A ABC ++=⋅⋅+
证明:右边==+++)C A )(C B )(B A (C B A ABC ⋅⋅+=左边 ∴原等式成立. ⑸ C A B A BC B A ABC ⋅+⋅=+⋅+
证明:左边=C A B A )C B )(B A ABC (⋅+⋅=+⋅+=右边
∴原等式成立.
2.3 用真值表检验下列表达式：
⑴ )B A )(B A (AB B A ++=+⋅
⑵ C A B A C A AB ⋅+=+
2.4 求下列函数的反函数和对偶函数：
⑴ C B C A F +=
)C B )(C A (F ++=
)C B ()C A (F '++=
⑵ )D C (A C B B A F +++=
)D C A )(C B )(B A (F +++=
)D C A )(C B )(B A (F '+++=
⑶ ]G )F E D C (B [A F ++=
]G )F E )(D C [(B A F ++++=
]G )F E )(D C [(B A F '++++=
2.5 回答下列问题：
⑴ 已知 X+Y=X+Z ，那么，Y=Z 。

正确吗？为什么？
答：正确。

因为X+Y=X+Z ，故有对偶等式XY=XZ 。

所以
Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z 。

⑵ 已知 XY=XZ ，那么，Y=Z 。

正确吗？为什么？
答：正确。

因为XY=XZ 的对偶等式是X+Y=X+Z ，又因为
Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z)
Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)
故Y=Z 。

⑶已知 X+Y=X+Z ，且 XY=XZ ，那么，Y=Z 。

正确吗？为什么？
答：正确。

因为X+Y=X+Z ，且 XY=XZ ，所以
Y= Y + XY= Y + XZ=(X+Y)(Y+Z)=(X+Z)(Y+Z)=Z+XY=Z+XZ=Z
⑷已知 X+Y=XZ ，那么，Y=Z 。

正确吗？为什么？
答：正确。

因为X+Y=XZ ，所以有相等的对偶式XY=X+Z 。

Y= Y + XY= Y +（X + Z ）=X+Y+Z
Z = Z +XZ =Z + ( X + Y ) =X+Y+Z
故Y=Z 。

2.6 用代数化简法化简下列函数：
⑴ B A B B A BCD B B A F +=+=++=
⑵ 1A A )B B (A )A 1(A B A AB B A A F =+=+++=⋅+++=
⑶ D B )C D B (A D B )D C D B (A D C A D B AD AB F ⋅+++=⋅+⋅++=⋅+⋅++= D B C A )D B (A ⋅+++=D B A D B C A A D B C A D B A ⋅+=⋅++=⋅++⋅=
2.7 将下列函数表示成“最小项之和”形式和“最大项之积”形式：
⑴ =)C ,B ,A (F C A B A +=∑m(0,4,5,6,7)= ∏M(1,2,3)（如下卡诺图1） ⑵ =)D ,C ,B ,A (F D C B BC D C AB B A ⋅+++=∑m(4,5,6,7,12,13,14,15)
= ∏M(0,1,2,3,8,9,10,11) （如下卡诺图2）
⑶ =)D ,C ,B ,A (F )D C B )(BC A (⋅++=∑m(0,1,2,3,4)
= ∏M(5,6,7,8,9,10,11,12,13,14,15) （如下卡诺图3）
2.8 用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式： ⑴ =)C ,B ,A (F )C AB )(B A (++=)B A (C C B C A +=+ ⑵ =)D ,C ,B ,A (F C B AC D C A B A ++⋅+⋅=AC C B B A ++⋅或=C B C A AB +⋅+ =)C B A )(C B A (++++
⑶ =)D ,C ,B ,A (F )B AD )(C B (D D BC ++++=D B +=)D B (+
2.9 用卡诺图判断函数)D ,C ,B ,A (F 和)D ,C ,B ,A (G 有何关系。

=)D ,C ,B ,A (F
=D AC D C D A D B +⋅+⋅+⋅
=)D ,C ,B ,A (G
=ABD D C A CD D B +⋅++
可见，G F =
2.10
卡诺图如
下图所
示，回答下面两个问题：
⑴ 若a b =,当a 取何值时能得到取简的“与－或”表达式。

从以上两个卡诺图可以看出,当a =1时, 能得到取简的“与－或”表达式。

⑵ a 和b 各取何值时能得到取简的“与－或”表达式。

从以上两个卡诺图可以看出,当a =1和b =1时,
能得到取简的“与－或”表达式。

2.11 用卡诺图化简包含无关取小项的函数和多输出函数。

⑴ =)D ,C ,B ,A (F ∑m(0,2,7,13,15)+ ∑d(1,3,4,5,6,8,10)
∴=)D ,C ,B ,A (F BD A +
⑵ ⎪⎪⎩⎪⎪⎨⎧==
=∑∑∑)
7,4,3,2(m )D ,C ,B ,A (F )10,8,7,6,5,2,1,0(m )D ,C ,B ,A (F )15,13,10,8,7,4,2,0(m )D ,C ,B ,A (F 321
∴⎪⎪⎩
⎪⎪⎨⎧+⋅+⋅=++⋅+⋅=+⋅++⋅=BCD A D C B A C B A )D ,C ,B ,A (F BCD A D C A D C A D B )D ,C ,B ,A (F BCD A D C B A ABD D B )D ,C ,B ,A (F 321
习题三
3.1 将下列函数简化,并用“与非”门和“或非”门画出逻辑电路。

⑴=)C ,B ,A (F ∑m(0,2,3,7)= BC C A +⋅=BC C A ⋅⋅ =∴+=F C
B C A F C B C A +++
⑵=)C ,B ,A (F ∏M(3,6)= ∑m(0,1,2,4,5,7)= AC C A B +⋅+=AC C A B ⋅⋅⋅ =C B A C B A +++++
⑶=)D ,C ,B ,A (F C B C A D C A B A +++=C B C A B A ++=C A C B B A ⋅⋅
=C B A C B A +++++
⑷=)D ,C ,B ,A (F CD B C A B A ++⋅=CD C A B A ++⋅=CD C A B A ⋅⋅⋅ =D A C A C B +++++
3.2 将下列函数简化,并用“与或非”门画出逻辑电路。

⑴ =)C ,B ,A (F C )B A B A (AB ++=C B C A B A ⋅+⋅+⋅
⑵ =)D ,C ,B ,A (F ∑m(1,2,6,7,8,9,10,13,14,15)= D C B D C A CD B C B A ⋅+⋅⋅++
3.3 分析下图3.48所示逻辑电路图,并求出简化逻辑电路。

解：如上图所示，在各个门的输出端标上输出函数符号。

则
,
C B BC )C B )(C B (Z Z Z ,
C B Z ,
C B Z 21321⋅+=++==+=+=,C A C B BC Z Z Z ,C B C B A Z A Z ,C B C B Z Z ,C A Z +⋅+=+=++=+=+===43756354
C B A C B A ABC )C A C B BC )(C B C B A (Z Z F 76⋅+⋅+=+⋅+++=⋅=
=A （B ⊙C ）+C （A ⊙B ）
真值表和简化逻辑电路图如下，逻辑功能为：依照输入变量ABC 的顺序，若A 或C 为1，其余两个信号相同，则电路输出为1，否则输出为0。

3.4 当输入变量取何值时，图3.49中各逻辑电路图等效。

解：∵
.B A B A F ,B A F ,B A F 321+===
∴当A 和B 的取值相同（即都取0或1）时，这三个逻辑电路图等效。

3.5 假定AB X =代表一个两位二进制正整数，用“与非”门设计满足如下要求的逻辑电路：
⑴ 2X Y =；（Y 也用二进制数表示）
因为一个两位二进制正整数的平方的二进制数最多有四位，故输入端用A 、B 两个变量，输出端用Y 3、Y 2、Y 1、Y 0四个变量。

⑴真值表： ⑵真值表：
∴Y 3=AB ，Y 2=B A ，Y 1=0，Y 0=B A + AB =B,逻辑电路为:
⑵3X Y =，（Y 也用二进制数表示）
因为一个两位二进制正整数的立方的二进制数最多有五位，故输入端用A 、B 两个变量，输出端用Y 4、Y 3、Y 2、Y 1、Y 0五个变量。

可列出真值表⑵
∴Y 4=AB ，Y 3=A AB B A =+，Y 2=0，Y 1= AB ,Y 0=B A + AB =B,逻辑电路如上图。

3.6 设计一个一位十进制数（8421BCD 码）乘以5的组合逻辑电路，电路的输出为十进制数（8421BCD 码）。

实现该逻辑功能的逻辑电路图是否不需要任何逻辑门？
解：因为一个一位十进制数（8421BCD 码）乘以5所得的的十进制数（8421BCD 码）最多有八位，故输入端用A 、B 、C 、D 四个变量，输出端用Y 7、Y 6、Y 5、Y 4、Y 3、Y 2、Y 1、Y 0八个变量。

真值表：
用卡诺图化
简：Y 7=0，Y 6=A ，Y 5=B ，Y 4=C ，Y 3=0，Y 2=D ，Y 1=0，Y 0=D 。

逻辑电路如下图所示，在化简时由于利用了无关项，本逻辑电路不需要任何逻辑门。

3.7 设计一个能接收两位二进制Y=y 1y 0,X=x 1x 0,并有输出Z=z 1z 2的逻辑电路,当Y=X 时,Z=11,当Y>X 时,Z=10,当Y<X 时,Z =01。

用“与非”门实现该逻辑电路。

解：根据题目要求的功能，可列出真值表如下：
用卡诺图化简：z 1=010100y y x y x y +++01010101x x y y x x y y +⋅⋅⋅
z 2=010100x x y x y x +++01010101x x y y x x y y +⋅⋅⋅
∴转化为“与非与非”式为：
逻辑电路为：
3.8 设计一个检测电路,检测四位二进制码中1的个数是否为奇数,若为偶数个1,则输出为1,否则为0。

解：用A、B、C、D代表输入的四个二进制码，F为输出变量，依题意可得真值表：
卡
诺
图
不
能
化简：
D
B
A
C
CD
A
A
B
+
B
+
=
+
+
+
+
F+
C
D
C
B
A
D
D
C
A
B
BC
A
ABCD
D
AB
D
C
用“与非”门实现的逻辑电路为：
用
异
或
门
实
现
的
电
路
为3.9 判断下列函数是否存在冒险,并消除可能出
现的冒险。

⑴ BC CD A AB F ++=1
⑵ BC A ACD C AB D C A F +++=2 ⑶ )C A )(B A (F ++=3
解:⑴不存在冒险;
⑵存在冒险,消除冒险的办法是添加一冗余项BD ;
即： BD BC A ACD C AB D C A F ++++=2
⑶也存在冒险,消除冒险的办法也是添加一冗余因子项)C B (+ . 即： )C A )(B A (F ++=3)C B (+ .
习题四
4.1 图4.55所示为一个同步时序逻辑电路,试写出该电路的激励函数和输出函数表达式。

解：输出函数：
3121y y x x Z =；
111y x Y +=；212y x Y ⊕=；
激励函数：
3121y y x x Z T ==； 111y x Y J +==； 212y x Y K ⊕==； 111y x Y D +==。

4.2 已知状态表如表4.45所示，作出相应的状态图。

解：状态图为：
4.3 已知状态图如图4.56所示，作出相应的状态表。

解：相应的状态表为：
4.4 图4.57
所示状态图表示一个同步时序逻辑电路处于其中某一个未知状态，。

为了确定这个初始状态，可加入一个输入序列，并观察输出序列。

如果输入序列和相应的输出序列为00/0、01/1、00/0、10/0、11/1，试确定该同步时序电路的初始状态。

解：为分析问题的方便，下面写出状态表： 当输入序列和相应的输出序列为00/0时，A 、B 、C 、D 都符合条件，但当序列为01/1时
要转为B 态或C 态，就排除了A 、D 态；
下一个序列为00/0时，B 、C 保持原态，接着序列为10/0时，B 态转为A 态，C 态转为D 态，但当最后一个序列为11/1时，只有D 态才有可能输出1，这就排除了B 态。

故确定该同步时序电路的初始状态为C 态。

即C （初态）→（00/0）→C →（01/1）→C →（00/0）→C →（10/0）→D →（11/1）→C 4.5 分析图4.58所示同步电路，作出状态图和状态表，并说明该电路的逻辑功能。

解：激励方程：
211Q Q J =；2121Q Q xQ K +=；22Q x J =；22Q K =; 输出方程： 2211Q Z ;Q Z ==。

∴各触发器的状态方程为：
11111n 1Q K Q J Q +=+=1
212121Q Q Q xQ Q Q Q ++=21Q Q x ；
22221
n 2
Q K Q J Q +=+=2222Q Q Q Q x +=0;
由图可见，该电路的逻辑功能为：在时钟脉冲作用下，输入任意序列x 均使电路返回00状态。

4.6 图4.59为一个串行加法器逻辑框图，试作出其状态图和状态表。

解: 状态图和状态表为: 4.7 作1010序列检测
器的状态图，已知输入、输出序列为输入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 输出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0
解：1010序列检测器的状态图如右。

4.8 设计一个代码检
测器，电路串行输入余3码，当输入非法数字时电路输出为0，否则输出为1，试作出状态图。

解：余3码的非法数字有六个，即0000，0001，0010，1101，1110，1111。

故其原始状态图为：
4.9简化表4.46所示的完全确定状态表。

解：表4.46所示的完全确定状态表的隐含表为：
考察给定的状态表，比较状态C和F。

不论输入x是1还是0，它们所产生的输出都相同。

当x=0时，所建立的次态也相同；但当x=1时，它们的次态不相同：
N（C，1）=A
N（F，1）=D
于是状态C，F能否合并，取决于状
态A，D能否合并。

对于状态A和D。

不论输入x是1
还是0，它们所产生的输出都分别相
同。

当x=1时，它们的次态为现态
的交错，但当x=0时，它们的次态
却不相同：
N（A，0）=E N（D，0）=B
因此，状态A，D能否合并，取决于状态B，E能否合并。

对于状态B和E。

不论输入x是1还是0，它们所产生的输出都分
别相同。

但当x=0时，它们的次态不同：
N（B，0）=A N（E，0）=D
当x=1时，它们所建立的次态也不相同：
N（B，1）=F N（E，1）=C
可以发现：状态CF、AD和BE能否各自合并，出现如上循环关系：
显然，由于这个循环中的各对状态，在不同的现输入下所产生
的输出是分别相同的，因而从循环中的某一状态时出发，都能保证
所有的输入序列下所产生的输出序列都相同。

所以，循环中各对状
态分别可以合并。

令
A={A，D}，B={B，E}C={C，F}
代入原始状态表中简化后，再令D、
E代替G、H，可得最小化状态表。

4.10简化表4.47所示的不完全确定
状态表。

解：由给定的不完全确定状态表画
出隐含表，可以得出全部相容状态
对有五个，为：
（A，B）、
（C，D）、（C，
E）、（A，D）、
（B，C）,
从这五个相容
状态对可以看
出它们本身就
是最大相容
类。

作出闭覆盖表寻找最小闭覆盖。

从闭覆盖表可以得出两种最小化方案及对应的最小化状态表：
从这两个方案可以看出，方案一相容类数目最少，是最佳方案。

4.11按照状态分配基本原则，将表4.48所示的状态表转换成二进制状态表。

解：给定的状态表中共有A、B、C、D
四个状态，其中B态和C态是可以合并
的最大相容类，可看成一个状态，如B
态。

则根据状态分配原则1)，A和B应
分配相邻代码；根据状态分配原则2)，
A和B，B和D应分配相邻代码；根据
状态分配原则3)，A和B、B和D应分配相邻代码，根据状态分配原则4)，状态B的代码应分配为00。

从分配二进制代码的卡诺图得代码分配结果：B为00；A为01；D为10。

C为11是不会出现的状态，可作无关项处理。

于是可得二进制状态表。

4.12 若分别用J-K、T和D触发器作同步时序电路
的存储电路，试根据表4.49所示的二进制状态表设
计同步时序电路，并进行比较。

解：下面画出了分别用J-K、T和D触发器作同步
时序电路的存储电路时的激励函数和输出函数卡诺
图：
∴各触发器的激励函数和输出函数的表达式如下：
x y J 12+=；x y K 12+=；2221y x xy y x J ⊕=+⋅=；x K 1=；
212212y x y y x y x y T ⊕+=++=；)y y (x y y x xy xy y y x T 211221121++=++=；
1122y x y y D +=；
12121y xy y x y x D ++⋅==12121212y xy y y x y xy )y y (x +⋅=++=)y y (x 12⊕
12y y Z =
各逻辑电路为：
由此可见，使用JK 触发器线路较为简单，门电路较少，成本较低。

4.13 设计一个能对两个二进制数X =x 1,x 2,┅,x n 和Y =y 1, y 2,┅, y n 进行比较的同步时序电路，其中，X ，Y 串行地输入到电路的x ，y 输入端。

比较从x 1， y 1开始，依次进行到x n ， y n 。

电路有两个输出Z x 和Z y ，若比较结果X ＞Y ，则Z x 为1，Z y 为0；若X ＜Y ，则Z y 为1，Z x 为0；若X =Y ，则Z x 和 Z y 都为１。

要求用尽可能少的状态数作出状态图和状态表，并作尽可能的逻辑门和触发器来实现。

解：两个数进行比较时，先比较高位，然后比较低位。

若x i = y i =0或1，两个输出Z x 和 Z y =1，还应比较低一位，若还相等，则两个输出不变。

，若所有的位的数都相等，最后输出Z x 和 Z y =1，表示比较结果X =Y 。

比较过程中若出现某一位数不等，则比较结束。

x i ＞ y i 时输出Z x =1，Z y =0，比较结果X ＞Y ；x i ＜y i 时输出Z x =0，Z y =1，比较结果X ＜Y 。

因题意要求要求用尽可能少的状态数作出状态图和状态表，并作尽可能的逻辑门和触发
器来实现，故采用Moore 型电路，用两个D 触发器，这两个触发器的输出就是电路的输出，其中y 2表示Z y ，y 1表示Z x 。

用A 、B 、C 三个状态分别表示X =Y 、X ＜Y 、X ＞Y 。

令A=11,B=01,C=10,得二进制状态表。

.采用D 触发器，经卡诺图化简得激励方程：
2i 2i 12y y y x y D ++=;1i 1i 21y x y y y D ++=
所设计的同步时序逻辑电路为：
习题五
5.1 分析图5.35所示的脉冲异步时序电路。

解：各触发器的激励方程和时钟方程为:
1K J 11==；1K ,Q J 232==；1K ,Q Q J 3323== CP CP 1=；132Q CP CP ==
∴各触发器的状态方程为：
11n 1Q Q =+ （CP 的下降沿触发）；
321n 2Q Q Q =+ （Q 1的下降沿触发）； 321n 3Q Q Q =+ （Q 1的下降沿触发）
该电路是一能自启动的六进制计数器。

5.2 已知某脉冲异步时序电路的状态表如表5.29所示，试用D 触发器和适当的逻辑门实现该状态表描述的逻辑功能。

解：表5.29所示为最小化状态表。

根据状态分配原则，无“列”相邻（行相邻在脉冲异步时序电路中不适用。

），在“输出” 相邻中，应给AD 、AC 分配相邻代码。

取A 为逻辑0，如下卡诺图所示，状态赋值为：A=00，B=11；C=01；D=10。

于是，二进制状态表如下，根据D
触发器的激励表可画出CP 2、D 2、CP 1、D 1、Z 的卡诺图，得到激励函数和输出函数，以及画出所设计的脉冲异步时序电路。

得激励方程和输出方程： 22x CP =；
32212x x Q x D ++=； 3221x x Q CP +=； 31211x Q x Q D +=；
)Q Q (x Q x Q x Z 2132313+=+=。

5.3 设计一个脉冲异步时序电路，该电路有三个输入端x 1、x 2和x 3，一个输出端Z 。

仅当输入序列x 1-x 2-x 3出现时，输出Z 产输出脉冲，并且与输入序列的最后一个脉冲重叠。

试作出该电路的原始状态图和状态表。

解：
5.4 分析图5.36所示的电平异步时序电路。

解：（一）写出激励函数和输出函数表达式： 1112122y x y y x x Y ++=；
1221121y x y x x x Y ++=；
12y x Z =
（二）作状态流程表。

(三) 作时间图。

设输入状态12x x 的变化序列为00→01→11→10→00→10→11→01，初始总态为（12x x ，
12y y ）=（00，00）。

从本题的状态流程表推演出总响应序列为
(三)电路功能：当输入状态12x x 的变化序列为01→11→10→00时，电路输出高电平1，其余情况输出低电平0。

因此，该电平异步时序电路为01→11→10→00序列检测器。

5.5 某电平异步时序电路有输入x 1和x 2及输出Z 。

当输入x 1为0，输入x 2从0跳变到1时，输出Z 为1；当输入x 1为1，输入x 2从1跳变到0时，输出Z 也为1；当输入x 1和x 2相同时，输出Z 则为0；当为其他情况时，输出Z 保持不变。

试建立该电路的原始流程表。

5.6
将表
5.30所
示原始
流程表
简化为
最简流
程表。

解：从隐含表得相容状态对有：（1，3）、（2，4）、（2，5）、（4，5）、（5，6）。

作合并图得最大相容类为（1，3）、（2，4，5）、（5，6）。

用a代表（1，3），b代表（2，4），c代表（5，6）得最小化流程表：
5.7判断图5.37电平异步时序电路是否存在竞争。

习题六
6.1 用两个四位二进制并行加法器实现两位十进制数8421BCD 码到余3码的转换.。

6.2 用两块四位数值比较器蕊片实现两个七位二进制数的比较.。

6.3 用三输入八输出译码器和必要的逻辑门实现下
列逻辑函数表达式：
z xy y x )z ,y ,x (F 1+=；y x )z ,y ,x (F 2+=y x xy )z ,y ,x (F 3+=
解：z xy y x )z ,y ,x (F 1+==610m m m z xy z y x z y x ++=++
=610610m m m m m m z xy z y x z y x =++=++；
y x )z ,y ,x (F 2+==x yz +x y z +x y z +x y z + xyz +xy z
=763210763210m m m m m m m m m m m m =+++++ y x xy )z ,y ,x (F 3+==xy z +xyz +x y z +x y z
=76107610m m m m m m m m =+++ 逻辑电路如上：
6.4用四路选择器设计下列组合逻辑电路：
⑴全加器；
⑵三变量多数表决电路。

6.5 用四位二进制同步可逆计数器和必要的逻辑门构成模12加法计数器。

6.6 用两块双向移位寄存器蕊片实现模8计数器。

6.7用ROM 设计一个三位二进制平方器。

6.8 用PLA 实现四位二进制并行加法器。

解：根据P195图6.2四位并行加法器逻辑电路，可得各输出函表达式：
=1F 011C B A +011C B A +011C B A +011C B A ， =1C A 1B 1 +A 1C 0 + B 1C 0, 0101111C B C A B A C ++=;
设1P 1 =011C B A ; 1P 2 =011C B A ; 1P 3 =011C B A ; 1P 4 =011C B A ; 1P 5 = A 1B 1;
1P 6 = A 1C 0; 1P 7 = B 1C 0; 1P 8 =11B A ; 1P 9 =01C A ; 1P 10 =01C B ; 2F =122C B A +122C B A +122C B A +122C B A ，
=2C A 2B 2+A 2C 1 + B 2C 1; 1212222C B C A B A C ++=;
设2P 1 =122C B A ; 2P 2 =122C B A ; 2P 3 =122C B A ; 2P 4 =122C B A ; 2P 5 = A 2B 2;
2P 6 = A 2C 1; 2P 7 = B 2C 1; 2P 8 =22B A ; 2P 9 =12C A ; 2P 10 =12C B ;
3F =233C B A +233C B A +233C B A +233C B A ，
=3C A 3B 3+A 3C 2 + B 3C 2 ; 2323333C B C A B A C ++=;
设3P 1 =233C B A ; 3P 2 =233C B A ; 3P 3 =233C B A ; 3P 4 =233C B A ; 3P 5 = A 3B 3;
3P 6 = A 3C 2; 3P 7 = B 3C 2; 3P 8 =33B A ; 3P 9 =23C A ; 3P 10 =23C B ;
4F =344C B A +344C B A +344C B A +344C B A ，==44FC C A 4B 4+A 4C 3 + B 4C 3;
设4P 1 =344C B A ; 4P 2 =344C B A ; 4P 3 =344C B A ; 4P 4 =344C B A ;
4P 5 = A 4B 4; 4P 6 = A 4C 3; 4P 7 = B 4C 3;
6.9 用PLA 实现图6.33所示的时序逻辑电路。

解：D 触发器激励函数表达式为：
Q x x x x x Q x x x D 32121321++=+⊕=；
输出函数表达式为：
Z =Q x x x x x Q x x x 32121321++=+⊕
设 P 1=21x x ；P 2=21x x ；P 3=Q x 3，则根据激励函数和输出函数表达式，可画出用PLA 实现的时序逻辑电路。

D
Q 1n =+
习题十 逻辑器件
10.1、什么是晶体二极管的静特性和动特性？
答：二极管在导通和截止这两种稳定状态下的特性称为二极管的静态特性；
二极管在导通和截止两种工作状态间转换过程的特性称为二极管的动态特性。

10.2、晶体二极管作开关时，同理想开关相比有哪些主要不同？
答：主要是当加在晶体二极管上的正向电压小于死区电压（硅管为0.5V ）或加反向电压时，二极管相当于处于断开的开关，但有电流流过二极管，不过这电流很小，可以忽略；当加在晶体二极管上的正向电压大于导通电压时，二极管充分导通，有一定的管压降（硅管为0.7V ），不过在此后在一个很大的范围内，管压降不随电流变化。

10.3、试述晶体三极管截止、放大、饱和三种工作状态的特点。

说明晶体三极管的饱和条件和截止条件。

答：
习题解答
1-3：（1）（1110101）2＝（117）10＝（165）8＝（75）16 （2）（0.110101.2＝（0.828125）10＝（0.65）8＝（0.D4）16 （3）（10111.01）2＝（23.25）10＝（27.2）8＝（17.4）16
1-7：［N ］原＝1.1010；［N ］反＝1.0101；N ＝-0.1010
1-10：（1）（011010000011）8421BCD ＝（683）10＝（1010101011）2 （2）（01000101.1001）8421BCD ＝（45.9）10＝（101101.1110）2
2-2：略 2-3：略
2-4：（1）()();'()()F A C B C F A C B C =++=++
（2）()()();'()()()F A B B C A CD F A B B C A CD =+++=+++ （3）[()()];'[()()]F A B C D E F G F A B C D E F G =++++=++++ 2-6：（1）F ＝A ＋B （2）F ＝1 （3）F ＝A BD +
2-7：（1）F （A ，B ，C ）＝ABC ABC ABC ABC ABC ++++=∑m(0,4,5,6,7);
F （A ，B ，C ）＝()()()A B C A B C A B C ++++++=∏M(1,2,3)
（2）F （A ，B ，C ，D ）＝∑m(4,5,6,7,12,13,14,15);
F （A ，B ，C ，D ）＝∏M(0,1,2,3,8,9,10,11)
（3）F （A ，B ，C ，D ）＝∑m(0,1,2,3,4);
F （A ，B ，C ，D ）＝∏M(5,6,7,8,9,10,11,12,13,14,15) 2-8：(1) F （A ，B ，C ）＝()AC BC A B C +=+
（2）F （A ，B ，C ，D ）＝()()AB AC BC A B C A B C ++=++++ （3）F （A ，B ，C ，D ）＝B D B D +=+
2-11：（1）F （A ，B ，C ，D ）＝A BD +, ∑d(1,3,4,5,6,8,10)=0;
(2) 123(,,,)(,,,)(,,,)F A B C D BD ABCD ABCD ABD
F A B C D BD ABCD ACD A CD F A B C D ABCD ABCD ABC
=+++=+++=++,
3-1:（1）F （A ，B ，C ）＝AC BC AC BC +=⋅
F （A ，B ，C ）＝()()A C B C A C B C ++=+++
（2）F （A ，B ，C ）＝∏M(3,6)＝B AC AC B AC AC ++=⋅⋅
F （A ，B ，C ）＝∏M(3,6)＝()()A B C A B C A B C A B C ++++=+++++ （4）F （A ，B ，C ，D ）＝AB A C BCD AB ++=
F （A ，B ，C ，D ）＝0AB A C BCD A B A B ++=+=++
3-3：F （A ，B ，C ）＝[()()][()()]A B C B C A C B C B C ABC ABC ABC +++⋅+++=++
3-7：
(2)根据真值表，列出逻辑函数表达式，并化简为“与非”式。

00 01 11 10 10110101101101001110100111010Z y y x x y x y y x x y y x x y y x x y x y y x x y y x x =++++=⋅⋅⋅⋅10102101001110100111011010110Z y y x x y x y y x x y y x x y y x x y x y y x x y y x x =++++=⋅⋅⋅⋅
（3）根据逻辑函数表达式画出逻辑电路图。

（略）
3-9：（2）存在冒险，增加冗余项BD 。

4-2： 状态图如下：
4-5：(1)列出电路的输出函数和激励函数表达式：
111122********* Z Q J Q Q J xQ Z Q K Q Q xQ K Q =====+=
状态图如下：
01
4-9：作隐含表，分别用状态a ，b ，c ，d ，e 表示(A,D)，(B,E)，(C,F)，G ，H 。

可得简化后的
4-13：(1)作原始状态图和状态表
(2)状态简化
用A 代替A 、D ，可得简化后的状态表
(3)状态编码
根据状态分配原则可以确定：A 的编码为10；B 的编码为01；C 的编码为01，得到二进制状
（4）列出激励函数和输出函数表达式
1112112211112x y D Q x y Q xy
Z Q Q x Q y D Q Q x y Z Q Q Q x Q y
=+=++=+=++
（5）画逻辑图（略）
5-1：(1)列出电路的激励函数和输出函数表达式：
1111
J K CP
CP ==⎧⎨
=
⎩ 22321
,1
J Q K CP Q ⎧==⎪⎨
=⎪⎩ 323331
,1
J Q Q K CP Q ⎧==⎪⎨
=⎪⎩
(3)作状态图表如下：
(4)功能描述：由状态图可知，此电路为一带自启动能力的六进制计数器。

6-1：8421BCD 码加3即可得到余3码，即加0011，用两个74283实现。

6-3：0161016(,,)F x y z xyz xyz xyz m m m m m m =
++=++=
1012367012367(,,) F x y z x yz x yz xyz xyz xyz xyz
m m m m m m m m m m m m =+++++=+++++=
10167
0167(,,) F x y z x yz x yz xyz xyz m m m m m m m m =+++=+++=
6-4：(1)设计全加器
1111
11i i i i i i i i i i i i i i i i i i i i i i
S A B C A B C A B C A B C C A B C A B C A B ------⎧=+++⎪⎨
=++⎪⎩ 而四路选择器的输出表达式为：101000112103W
A A D A A D A A D A A D =+++
将上式与全加器输出函数比较可知： 欲使i W S =，则11011231,,,i i i i D C D C D C D C ----==== 欲使i W
C =，则0112130,,,1i i
D D C D C D --====
由此可得实现给定逻辑功能的逻辑电路。

(2)设计三变量多数表决电路
(,,)F A B C ABC ABC ABC ABC =+++
而四路选择器的输出表达式为101000112103W A A D A A D A A D A A D =+++
比较可知：0
1230,,,1D D C D C D ====
由此可以实现三变量多数表决功能的逻辑电路。

6-5：
0000 0001 0010 0011 0100 0101
1011 1010 1001 1000 0111 0110 其中， M ＝1, 加法计数； M ＝0, 减法计数 加法计数：Cr ＝MQ D Q C
减法计数：D C B A LD M Q Q Q Q =++++ DCBA ＝1100
M
CP
6-9：题目：
Z
CP
解：
Z
D
Q
Q CP
3
x 2x 2x 1x 1
x
一．填空 1 . 2.略
3.时序逻辑电路，组合逻辑电路
4.1.0111，1.1000，-0.0111
5.16 ，log 2n
6.RS=0 P 105
7.6
8.3
9.30
10.2n , 2n
-1,1 11.A,1,1
12.cp 脉冲来且输入信号D=0 二．解析题 1.
如上图的卡诺图可知 F=BD+BC
现态 次态/输出
X=0 X=1 A A/0 B/0 B
A/0
C/0
C A/1 C/0 如上图可作出状态表
3.解：（方法：隐含表中见课本P127）
从隐含表中可知，最大等级类有（B,E）,(A,D),(F,C),（G）,(H)
设a代表(A,D),b代表(B,E),c代表(C,F),d代表((G),e代表((F)
则简化组完全确定状态表如下图:
现态
次态/输出
X=0 X=1
a b/0 a/0
b a/1 c/0
c c/0 a/1
d e/1 d/1
e c/1 b/1
4.
.
C
5.
T 0 1 1 0
二．分析题 1. 解：依题意可知
可化卡诺图化简F 1,F 2
AB 00 01 11 10 0
1
1 1
1 1
可知
可知F2=AB+BC+AC
根据表达式可列出真值表为：
A B C F1 F2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
逻辑功能为：
当且仅当ABC输入相同的脉冲时，F1,F2输出的值相同ROM图如下
41 C 四，设计题
1.依题意可写出真值表为：
A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
根据真值表可化为卡诺图为： 则化简可得F=AB+AC F 的两次取反可得。