89C51单片机扩展存储器的设计-PPT课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10
〔1〕74LS138 74LS138是3-8译码器，有3个数据输入端,经
译码产生8种状
态。其引脚如图8-3所示，真值表如表8-1所示。 由表8-1可
见，当译码 器的的输输入入为 定编码时，其输
出仅有一 为某某一一固固
定的引脚输个固固
的为高电平。而
输出为低出为为低低电电平
的引脚就作平为，，某其其一余余存电平图储平8-器3 芯片的片选端的控11制
9
2．译码法 使用译码器对89C51的高位地址进行译码，将译码器的译码输 出作为存储器芯片的片选信号。是最常用的地址空间分配的 方法，它能有效地利用存储器空间，适用于多芯片的存储器 扩展。 常用的译码器芯片有74LS138〔3-8译码器〕74LS139〔双2-4 译 码器〕74LS154〔4-16译码器〕。假设全部高位地址线都参加译 码，称为全译码；假设仅局部高位地址线参加译码，称为部分译 码。
能 信号。其中包括： 〔1〕PSEN*信号作为外扩程序存储器的读选通控制信号。
6
〔2〕RD*和WR*信号作为外扩数据存储器和I/O接口的读、写 选通控制信号。
〔3〕ALE信号作为低8位地址的锁存控制信号。 〔4〕EA*信号作为内、外程序存储器的选择控制信号。 可看出，尽管89C51单片机有4个并行的I/O口，共32条口线， 但由于系统扩展的需要，真正作为数字I/O使用的，就剩下P1 口和P3口的局部口线了。
图8-1822源自译码选通法扩展,如图8-19所示。
图8-19
23
各62128芯片的地址分配见表8-8。
24
8.5 EPROM和RAM的综合扩展 8.5.1 综合扩展的硬件接口电路 例8-2 采用线选法扩展2片8KB的RAM和2片8KB的EPROM。RAM
选 6264，EPROM选2764。扩展接口电路见图8-20。〔P152〕
7
2. 地址空间分配和外部地址锁存器
1.
存储器地址空间分配
在外扩的多片存储器芯片中，AT89C51必须进行两种选择：
一是必须选中该存储器芯片〔或I/O接口芯片〕，这称为“片
选〞，只有被“选中〞的存储器芯片才能被AT89C51读出或写
入数据。为了片选的需要，每个存储器芯片都有片选信号引脚;
二是在“片选〞的根底上再选择该芯片的某一单元，称为“单
图8-4
表8-2
13
下面以74LS138为例，介绍如何进行地址分配。 例 要扩8片8KB的RAM 6264，如何通过74LS138把64KB空间分
配给各个芯片？
64KB地址空间的分配如图8-5所示。
图8-5
14
8.2.2 外部地址锁存器
地址锁存器芯片: 74LS373、74LS573等。 1. 锁存器74LS373 带有三态门的8D锁存器,其引脚及内部结构如图8-7和图 8-8。 89C51与74LS373的连接如图8-9所示。
16
3. 程序存储器EPROM的扩展
1.
常用EPROM芯片
典型芯片是27系列产品，例如， 2764
〔8KB×8〕、27128〔16KB×8〕、27256
〔32KB×8〕、27512〔64KB×8〕。 “27〞后
面的数字表示其位存储容量。
17
EPROM芯片 27系列EPROM芯片的引脚如图8-11所示，参数见表8-4〔P143， 略〕。图8-11中的引脚功能如下： A0～A15：地址线引脚，数目决定存储容量来定，用来进行单
第8讲 89C51单片机扩 展存储器的设计
1．以P0口作为低8位地址/数据总线 AT89C51由于受引脚数目的限制，数据线和低8位地址线复用。 为了将它们别离出来，需要外加地址锁存器，从而构成与一般 CPU相类似的片外三总线，见图8-2。
5
图8-2
2. 以P2口的口线作为高位地址线 P2口的全部8位口线用作高位地址线，再加上P0口经地址锁存 器提供的低8位地址，便形成了完整的16位地址总线〔见图82〕，使寻址范围到达64KB。 3. 控制信号线 除了地址线和数据线之外，还要有系统的控制总线。这些信号 有的就是单片机引脚的第一功能信号，有的那么是P3口第二功
25
图8-20
〔1〕控制信号及片选信号 地址线直接接到IC1和IC3的片选CE*端， 直接接到IC2和IC4的片 选CE*端。当P2.6=0，P2.5=1时，IC2和IC4的片选端CE*为低电平；当P2.6= P2.5=0时，IC1和IC3的片选端CE*为低电平。每次同时选中两个芯片，具体对 哪个芯片进行读写操作还要通过PSEN*、WR*和RD*控制线来控制。 〔2〕各芯片地址空间分配
表8-1 74LS138译码器真值表
输入
G1 G2A* G2B*
CBA
输出
Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*
12
〔2〕74LS139 74LS139是双2-4译码器。两个译码器完全独立，分别有各自的 数据输入端、译码状态输出端以及数据输入允许端。其引脚如 图8-4所示，真值表如表8-2所示〔见P138〕。
图8-7
引脚说明如下: D7～D0:8位数据输
入线。 Q7 ～Q0:8位数据输
出线。 G:数据输入锁存选
通信号。 OE*: 数据输出允许
信号
图8-8 15
图8-9
74LS373功能如表8-3所示
表8-3 74LS373功能表 OE* G D Q 0111 0100 0 0 × 不变 1 × × 高阻态
元选择〞。
8
常用的存储器地址空间分配方法有两种：线选法和地址译 码法。 1．线选法 直接利用系统的高位地址线作为存储器芯片〔或I/O接口芯 片〕的“片选〞控制信号。为此，只需要把用到的高位地 址线与存储器芯片的“片选〞端直接连接即可。 优点是电路简单，不需要另外增加地址译码器硬件电路， 体积小，本钱低。 缺点是可寻址的芯片数目受到限制，只适用于外扩芯片数 目不多的单片机系统的存储器扩展。
元选择。 D7～D0：数据线引脚； CE*：片选输入端； OE* ：输出允许控制端；
PGM*：编程时，加编程脉冲的输入端； Vpp：编程时，编程电压〔+12V或+25V〕输入端； Vcc：+5V，芯片的工作电压；
GND：数字地；
NC：无用端；
18
8-4所示为27系列EPROM芯片的技术参数，其中VCC是芯片供电 电压，Vpp是编程电压，Im为最大静态电流，Is为维持电流， TRM为最大读出时间。
19
3. 使用多片EPROM的扩展电路 AT89C51扩展4片27128。
图8-14 20
8.4.1 常用的静态RAM〔SRAM〕芯片 典型型号有:6116、6264、62128、62256。+5V电源供电，双
列 直插封装，6116为24引脚封装，6264、62128、62256为28引
脚 封装。(P148) 各引脚功能:
26
例8-3 采用译码器法扩展2片8KB EPROM，2片8KB RAM。EPROM选 用2764，RAM选用6264。共扩展4片芯片。扩展接口电路见图8-2 〔P153〕
图8-21
27
A0～A14：地址输入线。 D0 ～D7：双向三态数据线。 CE*：片选信号输入。对于6264芯片，当26脚(CS)为高电平 时,且CE*为低电平时才选中该片。
OE*：读选通信号输入线。 21
WE*：写允许信号输入线，低电平有效。
8.4.3 AT89C51与RAM的接口电路设计 图8-18为线选法扩展外部数据存储器的电路。(对应存储空间 表8-7，P150)
〔1〕74LS138 74LS138是3-8译码器，有3个数据输入端,经
译码产生8种状
态。其引脚如图8-3所示，真值表如表8-1所示。 由表8-1可
见，当译码 器的的输输入入为 定编码时，其输
出仅有一 为某某一一固固
定的引脚输个固固
的为高电平。而
输出为低出为为低低电电平
的引脚就作平为，，某其其一余余存电平图储平8-器3 芯片的片选端的控11制
9
2．译码法 使用译码器对89C51的高位地址进行译码，将译码器的译码输 出作为存储器芯片的片选信号。是最常用的地址空间分配的 方法，它能有效地利用存储器空间，适用于多芯片的存储器 扩展。 常用的译码器芯片有74LS138〔3-8译码器〕74LS139〔双2-4 译 码器〕74LS154〔4-16译码器〕。假设全部高位地址线都参加译 码，称为全译码；假设仅局部高位地址线参加译码，称为部分译 码。
能 信号。其中包括： 〔1〕PSEN*信号作为外扩程序存储器的读选通控制信号。
6
〔2〕RD*和WR*信号作为外扩数据存储器和I/O接口的读、写 选通控制信号。
〔3〕ALE信号作为低8位地址的锁存控制信号。 〔4〕EA*信号作为内、外程序存储器的选择控制信号。 可看出，尽管89C51单片机有4个并行的I/O口，共32条口线， 但由于系统扩展的需要，真正作为数字I/O使用的，就剩下P1 口和P3口的局部口线了。
图8-1822源自译码选通法扩展,如图8-19所示。
图8-19
23
各62128芯片的地址分配见表8-8。
24
8.5 EPROM和RAM的综合扩展 8.5.1 综合扩展的硬件接口电路 例8-2 采用线选法扩展2片8KB的RAM和2片8KB的EPROM。RAM
选 6264，EPROM选2764。扩展接口电路见图8-20。〔P152〕
7
2. 地址空间分配和外部地址锁存器
1.
存储器地址空间分配
在外扩的多片存储器芯片中，AT89C51必须进行两种选择：
一是必须选中该存储器芯片〔或I/O接口芯片〕，这称为“片
选〞，只有被“选中〞的存储器芯片才能被AT89C51读出或写
入数据。为了片选的需要，每个存储器芯片都有片选信号引脚;
二是在“片选〞的根底上再选择该芯片的某一单元，称为“单
图8-4
表8-2
13
下面以74LS138为例，介绍如何进行地址分配。 例 要扩8片8KB的RAM 6264，如何通过74LS138把64KB空间分
配给各个芯片？
64KB地址空间的分配如图8-5所示。
图8-5
14
8.2.2 外部地址锁存器
地址锁存器芯片: 74LS373、74LS573等。 1. 锁存器74LS373 带有三态门的8D锁存器,其引脚及内部结构如图8-7和图 8-8。 89C51与74LS373的连接如图8-9所示。
16
3. 程序存储器EPROM的扩展
1.
常用EPROM芯片
典型芯片是27系列产品，例如， 2764
〔8KB×8〕、27128〔16KB×8〕、27256
〔32KB×8〕、27512〔64KB×8〕。 “27〞后
面的数字表示其位存储容量。
17
EPROM芯片 27系列EPROM芯片的引脚如图8-11所示，参数见表8-4〔P143， 略〕。图8-11中的引脚功能如下： A0～A15：地址线引脚，数目决定存储容量来定，用来进行单
第8讲 89C51单片机扩 展存储器的设计
1．以P0口作为低8位地址/数据总线 AT89C51由于受引脚数目的限制，数据线和低8位地址线复用。 为了将它们别离出来，需要外加地址锁存器，从而构成与一般 CPU相类似的片外三总线，见图8-2。
5
图8-2
2. 以P2口的口线作为高位地址线 P2口的全部8位口线用作高位地址线，再加上P0口经地址锁存 器提供的低8位地址，便形成了完整的16位地址总线〔见图82〕，使寻址范围到达64KB。 3. 控制信号线 除了地址线和数据线之外，还要有系统的控制总线。这些信号 有的就是单片机引脚的第一功能信号，有的那么是P3口第二功
25
图8-20
〔1〕控制信号及片选信号 地址线直接接到IC1和IC3的片选CE*端， 直接接到IC2和IC4的片 选CE*端。当P2.6=0，P2.5=1时，IC2和IC4的片选端CE*为低电平；当P2.6= P2.5=0时，IC1和IC3的片选端CE*为低电平。每次同时选中两个芯片，具体对 哪个芯片进行读写操作还要通过PSEN*、WR*和RD*控制线来控制。 〔2〕各芯片地址空间分配
表8-1 74LS138译码器真值表
输入
G1 G2A* G2B*
CBA
输出
Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*
12
〔2〕74LS139 74LS139是双2-4译码器。两个译码器完全独立，分别有各自的 数据输入端、译码状态输出端以及数据输入允许端。其引脚如 图8-4所示，真值表如表8-2所示〔见P138〕。
图8-7
引脚说明如下: D7～D0:8位数据输
入线。 Q7 ～Q0:8位数据输
出线。 G:数据输入锁存选
通信号。 OE*: 数据输出允许
信号
图8-8 15
图8-9
74LS373功能如表8-3所示
表8-3 74LS373功能表 OE* G D Q 0111 0100 0 0 × 不变 1 × × 高阻态
元选择〞。
8
常用的存储器地址空间分配方法有两种：线选法和地址译 码法。 1．线选法 直接利用系统的高位地址线作为存储器芯片〔或I/O接口芯 片〕的“片选〞控制信号。为此，只需要把用到的高位地 址线与存储器芯片的“片选〞端直接连接即可。 优点是电路简单，不需要另外增加地址译码器硬件电路， 体积小，本钱低。 缺点是可寻址的芯片数目受到限制，只适用于外扩芯片数 目不多的单片机系统的存储器扩展。
元选择。 D7～D0：数据线引脚； CE*：片选输入端； OE* ：输出允许控制端；
PGM*：编程时，加编程脉冲的输入端； Vpp：编程时，编程电压〔+12V或+25V〕输入端； Vcc：+5V，芯片的工作电压；
GND：数字地；
NC：无用端；
18
8-4所示为27系列EPROM芯片的技术参数，其中VCC是芯片供电 电压，Vpp是编程电压，Im为最大静态电流，Is为维持电流， TRM为最大读出时间。
19
3. 使用多片EPROM的扩展电路 AT89C51扩展4片27128。
图8-14 20
8.4.1 常用的静态RAM〔SRAM〕芯片 典型型号有:6116、6264、62128、62256。+5V电源供电，双
列 直插封装，6116为24引脚封装，6264、62128、62256为28引
脚 封装。(P148) 各引脚功能:
26
例8-3 采用译码器法扩展2片8KB EPROM，2片8KB RAM。EPROM选 用2764，RAM选用6264。共扩展4片芯片。扩展接口电路见图8-2 〔P153〕
图8-21
27
A0～A14：地址输入线。 D0 ～D7：双向三态数据线。 CE*：片选信号输入。对于6264芯片，当26脚(CS)为高电平 时,且CE*为低电平时才选中该片。
OE*：读选通信号输入线。 21
WE*：写允许信号输入线，低电平有效。
8.4.3 AT89C51与RAM的接口电路设计 图8-18为线选法扩展外部数据存储器的电路。(对应存储空间 表8-7，P150)