带通滤波电路设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
参照教材10.3.3有源带通滤波电路的设计。这是一个通带频率范围为100HZ-10KHZ的带通
滤波电路，在通带内我们设计为单位增益。根据题意，在频率低端f=10HZ时，幅频响应至
少衰减26dB。在频率高端f=100KHZ时，幅频响应要求衰减不小于16dB。因此可以选择一个
二阶高通滤波电路的截止频率fH=10KHZ,—个二阶低通滤波电路的fL=100HZ,有源器件仍选
由图(1)所示带通滤波电路的幅频响应与高通、低通滤波电路的幅频响应进行比较，
不难发现低通与高通滤波电路相串联如图(2)，可以构成带通滤波电路，条件是低通滤波
电路的截止角频率W大于高通电路的截止角频率W,两者覆盖的通带就提供了一个带通响 应。
必须满足W<W
低通
1
WHw
高通
f
"w
►
带通
O
O
VL
WH
w
3.
择运放LF142,将这两个滤波电路串联如图所示，就构成了所要求的带通滤波电路。
由教材巴特沃斯低通、高通电路阶数n与增益的Байду номын сангаас系知Avfi=1.586，因此，由两级串联的带
通滤波电路的通带电压增益（Avf1）2=（1.586）2=2.515,由于所需要的通带增益为0dB,因
此在低通滤波器输入部分加了一个由电阻R1、R2组成的分压器。
较合适。因此，选择低通级电路的电容值为1000pF,高通级电路的电容值为
1
0.1卩F,然后由式WC丄可计算出精确的电阻值。
RC
1
对于低通级由于已知c=1000pF和fh=11kHz,由式Wc——算得R3=14.47kQ,先RC
选择标准电阻值R3=14.0kQ.对于高通级可做同样的计算。由于已知C=0.1yF
三.元件参数的选择和计算
在选用元件时，应当考虑元件参数误差对传递函数带来的影响。现规定选择电阻 值的容差为1%电容值的容差为5%由于每一电路包含若干电阻器和两个电容 器，预计实际截止频率可能存在较大的误差(也许是+10%。为确保在100Hz
和10kHz处的衰减不大于3dB.现以额定截止频率90Hz和1kHz进行设计。 前已指出，在运放电路中的电阻不宜选择过大或较小。一般为几千欧至几十千欧
和fL=90Hz，可求出R7=R418kQ
带通滤波电路设计
1.
(1)信号通过频率范围f在100Hz至10kHz之间;
(2)滤波电路在1kHz的幅频响应必须在土1dB范围内，而在100Hz至10kHz滤波 电路的幅频衰减应当在1kHz时值的土3dB范围内；
(3)在10Hz时幅频衰减应为26dB，而在100kHz时幅频衰减应至少为16dB。
2.
滤波电路，在通带内我们设计为单位增益。根据题意，在频率低端f=10HZ时，幅频响应至
少衰减26dB。在频率高端f=100KHZ时，幅频响应要求衰减不小于16dB。因此可以选择一个
二阶高通滤波电路的截止频率fH=10KHZ,—个二阶低通滤波电路的fL=100HZ,有源器件仍选
由图(1)所示带通滤波电路的幅频响应与高通、低通滤波电路的幅频响应进行比较，
不难发现低通与高通滤波电路相串联如图(2)，可以构成带通滤波电路，条件是低通滤波
电路的截止角频率W大于高通电路的截止角频率W,两者覆盖的通带就提供了一个带通响 应。
必须满足W<W
低通
1
WHw
高通
f
"w
►
带通
O
O
VL
WH
w
3.
择运放LF142,将这两个滤波电路串联如图所示，就构成了所要求的带通滤波电路。
由教材巴特沃斯低通、高通电路阶数n与增益的Байду номын сангаас系知Avfi=1.586，因此，由两级串联的带
通滤波电路的通带电压增益（Avf1）2=（1.586）2=2.515,由于所需要的通带增益为0dB,因
此在低通滤波器输入部分加了一个由电阻R1、R2组成的分压器。
较合适。因此，选择低通级电路的电容值为1000pF,高通级电路的电容值为
1
0.1卩F,然后由式WC丄可计算出精确的电阻值。
RC
1
对于低通级由于已知c=1000pF和fh=11kHz,由式Wc——算得R3=14.47kQ,先RC
选择标准电阻值R3=14.0kQ.对于高通级可做同样的计算。由于已知C=0.1yF
三.元件参数的选择和计算
在选用元件时，应当考虑元件参数误差对传递函数带来的影响。现规定选择电阻 值的容差为1%电容值的容差为5%由于每一电路包含若干电阻器和两个电容 器，预计实际截止频率可能存在较大的误差(也许是+10%。为确保在100Hz
和10kHz处的衰减不大于3dB.现以额定截止频率90Hz和1kHz进行设计。 前已指出，在运放电路中的电阻不宜选择过大或较小。一般为几千欧至几十千欧
和fL=90Hz，可求出R7=R418kQ
带通滤波电路设计
1.
(1)信号通过频率范围f在100Hz至10kHz之间;
(2)滤波电路在1kHz的幅频响应必须在土1dB范围内，而在100Hz至10kHz滤波 电路的幅频衰减应当在1kHz时值的土3dB范围内；
(3)在10Hz时幅频衰减应为26dB，而在100kHz时幅频衰减应至少为16dB。
2.