电子钟设计

电子钟设计
设计课题: 数字电子钟的设计
姓名:
学院: 工学院
专业: 电子信息工程
班级: 06级〔1〕班
学号:
日期2008年12月22日——2009年1月3日指点教员: 马德贵
安徽农业大学工学院机电工程系
目录
1．设计的义务与要求 (1)
2.方案论证与选择 (1)
3.单元电路的设计和元器件的选择 (5)
3.1 六进制电路的设计 (6)
3.2 十进制计数电路的设计 (6)
3.3 六十进制计数电路的设计 (6)
3.4双六十进制计数电路的设计 (7)
3.5时间计数电路的设计 (8)
3.6 校正电路的设计 (8)
3.7 时钟电路的设计 (8)
3.8 整点报时电路的设计 (9)
3.9 主要元器件的选择 (10)
4.系统电路总图及原理 (10)
5.阅历体会 (10)
参考文献 (11)
附录A：系统电路原理图 (12)
附录B：元器件清单 (13)
数字电子钟的设计
1. 设计的义务与要求
数字钟是一种用数字电路技术完成时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的运用寿命，因此失掉了普遍的运用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制造数字钟。

而且经过数字钟的制造进一步的了解各种在制造中用到的中小规模集成电路的作用及适用方法。

且由于数字钟包括组合逻辑电路和时叙电路。

经过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与运用方法。

1.1设计目的
1. 时间以12小时为一个周期；
2. 显示时、分、秒；
3. 具有校时功用，可以区分对时及分停止独自校时，使其校正到规范时间；
4. 计时进程具有报时功用，事先间抵达整点前10秒停止蜂鸣报时；
5. 为了保证计时的动摇及准确须由晶体振荡器提供表针时间基准信号。

1.2 设计要求
1. 画出电路原理图〔或仿真电路图〕；
2. 元器件及参数选择；
3. 编写设计报告写出设计的全进程，附上有关资料和图纸，有心得体会。

2. 方案论证与选择
2.1 数字钟的系统方案
数字钟实践上是一个对规范频率〔1H Z〕停止计数的计数电路。

由于计数的起始时间不能够与规范时间〔如北京时间〕分歧，故需求在电路上加一个校时电路，同时规范的1H Z时间信号必需做到准确动摇。

通常运用石英晶体振荡器电路构成数字钟。

图1 数字电子钟方案框图
2.2 晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率动摇准确的32768H Z的方波信号，可保证数字钟的走时准确及动摇。

不论是指针式的电子钟还是数字显示的电子钟都运用了晶体振荡器电路。

普通输入为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是经过CMOS非门构成的电路，本次设计采用了后一种。

如图〔b〕所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2完成整形功用，将振荡器输入的近似于正弦波的波形转换为较
为非门提供偏置，使电路任务于缩小区域，即非理想的方波。

输入反应电阻Ｒ
１
门的功用近似于一个高增益的反相缩小器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功用，同时提供了一个180度相移，从而和非门构成一个正反应网络，完成了振荡器的功用。

由于晶体具有较高的频率动摇性及准确性，从而保证了输入频率的动摇和准确。

图2 CMOS 晶体振荡器〔仿真电路〕
2.3 时间计数电路
普通采用十进制计数器如74HC290、74HC390等来完成时间计数单元的计数功用。

本次设计中选择74HC390。

由其外部逻辑框图(如图3)可知，其为
双2-5-10异步计数器，并每一计数器
均有一个异步清零端〔高电平有效〕。

图3 74HC390外部功用图
秒个位计数单元为十进制计数器，无需进制转换，只需将Ｑ
Ａ与ＣＰ
Ｂ
〔下
降沿有效〕相连即可。

ＣＰ
Ａ
〔下降没效〕与１ＨZ秒输入信号相连，Ｑ３可作为
向上的进位信号与十位计数单元的ＣＰ
Ａ
相连。

秒十位计数单元为六进制计数器，需求进制转换。

将十进制计数器转换为
六进制计数器的电路衔接方法如图4所示，其中Ｑ
２
可作为向上的进位信号与分
个位的计数单元的ＣＰ
Ａ
相连。

图4 十进制-六进制转换电路
分个位和分十位计数单元电路结构区分与秒个位和秒十位计数单元完全相
反，只不过火个位计数单元的Ｑ
３
作为向上的进位信号应与分十位计数单元的Ｃ
Ｐ
Ａ相连，分十位计数单元的Ｑ
２
作为向上的进位信号应与时个位计数单元的Ｃ
Ｐ
相连。

Ａ
时个位计数单元电路结构仍与秒或个位计数单元相反，但是要求，整个时计数单元应为十二进制计数器，不是10的整数倍，因此需将个位和十位计数单元兼并为一个全体才干停止十二进制转换。

应用１片74HC390完成十二进制计数功用的电路如图5所示。

图5 十二进制计数器电路
另外，图5所示电路中，尚余－个二进制计数单元，正好可作为分频器2Ｈ
输入信号转化为1ＨZ信号之用。

Z
2.4 译码驱动及显示单元电路
选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。

由CD4511把输出去的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阴的方法衔接的。

计数器完成了对时间的累计并以8421BCD码的方式保送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。

2.5 校时电路
数字钟应具有分校正和时校正功用，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门完成的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器发生的1H Z或2H Z〔不可太高或太低〕信号；输入端那么与分或时个位计时输入端相连。

当开关打向下时，由于校正信号和0相与的输入为0，而开关的另一端接高电平，正常输入信号可以顺利经过与或门，故校时电路处于正常计时形状；当开关打向上时，状况正好与上述相反，这时校时电路处于校时形状。

实践运用时，由于电路开关存在颤抖效果，所以普通会接一个RS 触发器构成开关消颤抖电路，所以整个较时电路就如图6。

图6 带有消抖电路的校正电路
2.6 整点报时电路
电路应在整点前10秒钟内末尾整点报时，即事先间在59分50秒到59分59秒时期时，报时电路报时控制信号。

事先间在59分50秒到59分59秒时期时，分十位、分个位和秒十位均坚持不变，区分为5、9和5，因此可将分计数器十位的Q Ｃ和Q Ａ 、个位的Q Ｄ和Q Ａ
1
234
5611
12
8
U1
74HC30D
IO1
IO2IO3
IO4
IO5
IO6
秒计数器十位的QC 和QA 相与，从而产生报时控制信号。

分计数器十位
的Qc 和QA
分计数器个位的QD 和QA
秒计数器十位的QC 和QA
5V
VCC
X1
4V_0.5W
5V
VCC 数字钟设计－整点报时电路部分
图7 整点报时电路
3. 单元电路的设计与元器件选择
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分红许多独立的电路。

3.1 六进制电路的设计
由74HC390、7400、数码管与4511组成，电路如图8。

U5
SEVEN_SEG_COM_K
将十进制计数器转换为
图8 六进制电路
六进制的连接方法
3.2 十进制电路的设计
由74HC390、7400、数码管与4511组成，电路如图9。

SEVEN_SEG_COM_K
图9 十进制电路
3.3 六十进制电路的设计
由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图
10。

图10 六十进制电路
3.4 双六十进制电路的设计
由2个六十进制衔接而成，把分个位的输入信号与秒十位的Qc 相连，使其发生进位，电路图如图11。

U1A
74HC00D
12
3
U1B
74HC00D 45
6
U3A
74HC390D
1QA 3
1QB 51QC 61QD
7
1INA 1
1INB
4
1CL R
2
U3B
74HC390D
2QA 13
2QB 112QC 102QD
9
2INA 152INB
12
2CL R
14
U2
DA 7DB 1DC 2DD 6
OA 13
OD 10OE
9OF 15OC 11OB 12OG
14
~EL 5
~BI 4~L T
3
4511BD
U5
DA 7DB 1DC 2DD 6
OA 13
OD 10OE
9OF 15OC 11OB 12OG
14
~EL 5
~BI 4~L T
3
4511BD
5V
VCC
V1 100k Hz 5V
U4
SEVEN_SEG_COM_K
A B C D E F G
Com
U1C
74HC00D 910
8
U1D
74HC00D
1213
11
U6
SEVEN_SEG_COM_K
A B C D E F G
Com
U7
SEVEN_SEG_COM_K
A B C D E F G
Com
U8A
74HC390D
1QA 3
1QB 51QC 61QD
7
1INA 11INB
4
1CL R 2
U9
DA 7DB 1DC 2DD 6
OA 13
OD 10OE
9OF 15OC 11OB 12OG
14
~EL 5
~BI 4~L T
3
4511BD
U10A
74HC00D
12
3
U11B
74HC00D 45
6
5V
VCC
U12B
74HC390D 2QA 13
2QB 112QC 102QD
9
2INA 152INB
12
2CL R
14
U13
DA 7DB 1DC 2DD 6
OA 13OD 10OE
9OF 15OC 11OB 12OG
14
~EL 5
~BI 4~L T
3
4511BD
U14
SEVEN_SEG_COM_K
A B C D E F G Com
U15C
74HC00D 910
8
U16D 74HC00D
1213
11
5V
VCC
图11 双六十进制电路
3.5 时间计数电路的设计
由1个十二进制电路、2个六十进制电路组成，因下面已有一个双六十电路，只需把它与十二进制电路相连即可，详细电路见图12。

图12 时间计数电路
3.6 校正电路的设计
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两局部，电路如图13。

3.7 时钟电路的设计
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输入2Hz的方波信号，电路如图14。

U1
74HC51D
8
6
1
12
13
9
10
11
2
3
4
5
U2A
74HC00D
1
2
3
U2B
74HC00D
4
5
6
U2C
74HC00D
9
10
8
U2D
74HC00D
12
13
11
U3A
74HC00D
1
2
3
U3B
74HC00D
4
5
6
5V
VCC
R3
10Mohm
R4
R2
10Mohm
R1
10Mohm
J1
Key = A
J2
Key = B
IO1
IO2
IO3
IO4
IO5
IO6
时计数器
分计数器
正常输入信号
校正信号
正常输入信号
校正信号
小时校正电路
分钟校正电路
分校正时锁定
小时信号输入
注意：分校时时，不会进位到小时。

数字钟设计－校时电路部分
图中采用基本RS触发器构成开关消抖动电路，
其中与非门选用74HC00；对J1和J2，因为校正
信号与0相与为0，而开关的另一端接高电平，正
常输入信号可以顺利通过与或门，故校时电路处
于正常计时状态，当开关打向上时，情况正好与
上述相反，这时电路处于校时状态。

图13 校正电路
图14 时钟电路
3.8 整点报时电路
由74HC30D和蜂鸣器组成，事先间在59:50到59:59时，蜂鸣报时，电路如图15。

5V
数字钟设计－整点报时电路部分
图15 整点报时电路
3.9主要元器件的选择
1．共阴八段数码管6个；
2．CD4511集成块6块；
3．CD4060集成块1块；
4．74HC390集成块3块；
5．74HC51集成块1块；
6．74HC00集成块4块；
7．74HC30集成块1块；
4. 系统电路总图及原理
将设计的各个单元电路停止级联，失掉数字电子钟系统电路原理图见附录A。

5．阅历体会
经过这次对数字电子钟的设计作，让我了解了电路设计的基本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先停止软件模拟仿真再停止实践的电路制造。

但是最后的成品却不一定与仿真时完全一样，由于，再实践接线中有着各种各样的条件制约着。

而且，在仿真中无法成功的电路接法，在实践中由于芯片自身的特性而可以成功。

所以，在设计时应思索两者的差异，从中找出最适宜的设计方法。

经过这次学习，让我对各种电路都有了大约的了解，所以说，坐而言不如立而行，关于这些电路还是应该自己入手实践
操作才会有深入了解。

参考文献：
[1] 赵建领. 51系列单片机开发宝典[M]. 北京: 电子工业出版社, 2007.
[2] 边春元等. C51单片机典型模块设计及运用[M]. 北京: 机械工业出版社,2020.
[3] 彭为等. 单片机典型系统设计实例精讲[M]. 北京: 电子工业出版社, 2006.
[4] 徐爱钧等. Keil C51 V7.0单片机初级言语编程与μVision2运用实际[M].北京:电子工业出版社，2020.
[5] 李朝青. 单片机&DSP中心数字IC技术手册(第2版)[M]. 北京：北京航空航天大学出版社，2005.
[6] 中国电子网. :// 21ic .
[7] 51单片机学习网. :// 51bs51 .
[8] 电子电路图网.:// cndzz .
[9] 周志敏等. 集成稳压电源电路图集[M]. 北京: 中国电力出版社, 2020.
[10] 楼然苗等.单片机课程设计指点[M].北京:北京航空航天大学出版社，2007
[11] 高不祥.全国大先生电子设计竞赛培训系列教程——数字系统与自动控制系统设计[M].北京:电子工业出版社，2007.
[12] 全国大先生电子设计竞赛委员会.全国大先生电子设计竞赛获奖作品选编〔2005〕[M].北京:北京理工大学出版社，2007
[13] 黄智伟等.全国大先生电子设计竞赛系统设计[M].北京.北京航空航天大学出版社，2020.
[14] 闻新等. MCS-51/52单片机原理与运用[M].北京.迷信出版社，2020.
附录A：系统电路原理总图
附录B：元器件清单。