加法器(问题)
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 CI ∑ CO 9
F0 F1 F2 F3
4 1 13 10
返回目录
2011-7-14
常见问题
1、74LS283四位二进制加法器的管脚是 如何排列的？ Vcc B3 A3 F3 A4 B4 F4 CO4 答：
16 15 14 13 12 11 10 9
74LS283
1 2 3 4 5 6 7 8
F2 B2 A2
F1 A1 B1 CI0 GND
返回目录
2011-7-14
2、利用74LS283实现十进制加法器的思路如何？ 答：如果将4位十六进制转为十进制，关键是将大于九的数 进行修正，其表达式为
C=CO4+F4F3+F4F2
Cn-1 An Bn & ≥1 =1 =1 Sn
Cn
若令 Pn = An ⊕ Bn Gn = An • Bn 则
&
Gn
Pn
S n = Pn ⊕ Cn−1 Cn = Pn • Cn−1 + Gn 其中Pn称为进位传递函数；Gn称为进位产生函数。
2011-7-14
返回目录
2）集成加法器 加法器由全加器构成，n位二进制数相加需要n个全加器并行工作， 按照进位方式的不同，有串行进位加法器和超前进位加法器两种。 串行进位加法器，它的进位是从低位向高位逐位传递的，这种结构 电路连接简单，但是速度较慢。为了提高工作速度，集成加法器通 常采用超前进位方式，同时确定每一位的进位，缩短信号的传递时 间。 本实验中使用的集成加法器74LS283就是一个4位二进制超前进位 全加器，其逻辑符号如图所示。A0、A1、A2、A3和B0、B1、B2、B3 分别为加数和被加数，F0、F1、F2、F3为和数，CI为低位进位，CO 位本位进位。
电路整体思路பைடு நூலகம்图所示
被加数 A 加 法 加数 B 器 F 加六补偿电路 和
进位
修正信号产生电路
返回目录
2011-7-14
3、实验中发现设计的十进制加法器的显示结果总是多加1，一 般是什么问题？ 答：(1)74LS283的低位进位端没有接地。 （2）修正电路接成加7。 （3）加数的A1与高电平错误短接。 4、实验中修正电路根据表达式，用与门或门很容易实现，只 用与非门可否实现修正电路？ 答：可以，如图所示。
返回目录
2011-7-14
实验原理
1）全加器 全加器是实现两个一位二进制数及低位进位数相加，求得和数 并向高位进位的逻辑电路。 全加器的和Sn的表达式为 全加器的进位Cn的表达式为 S = A ⊕ B ⊕ C n n n n −1 其内部逻辑电路如图所示。 Cn = ( An ⊕ Bn ) • Cn−1 + An • Bn
CO4 F4 F2 F4 F1
2011-7-14
1 & & &
C
返回目录
全加器
返回目录
2011-7-14
实验目的
掌握集成全加器的逻辑功能和应用方法。
掌握利用集成全加器设计运算电路 的方法。
返回目录
2011-7-14
实验内容
利用74LS283实现十进制加法器。 （1） (6)10+(3)10=？
（2） (9)10+(8)10=？ 提高： 利用74LS283实现并联加/ 减法器。设SW端为控制端。
F0 F1 F2 F3
4 1 13 10
返回目录
2011-7-14
常见问题
1、74LS283四位二进制加法器的管脚是 如何排列的？ Vcc B3 A3 F3 A4 B4 F4 CO4 答：
16 15 14 13 12 11 10 9
74LS283
1 2 3 4 5 6 7 8
F2 B2 A2
F1 A1 B1 CI0 GND
返回目录
2011-7-14
2、利用74LS283实现十进制加法器的思路如何？ 答：如果将4位十六进制转为十进制，关键是将大于九的数 进行修正，其表达式为
C=CO4+F4F3+F4F2
Cn-1 An Bn & ≥1 =1 =1 Sn
Cn
若令 Pn = An ⊕ Bn Gn = An • Bn 则
&
Gn
Pn
S n = Pn ⊕ Cn−1 Cn = Pn • Cn−1 + Gn 其中Pn称为进位传递函数；Gn称为进位产生函数。
2011-7-14
返回目录
2）集成加法器 加法器由全加器构成，n位二进制数相加需要n个全加器并行工作， 按照进位方式的不同，有串行进位加法器和超前进位加法器两种。 串行进位加法器，它的进位是从低位向高位逐位传递的，这种结构 电路连接简单，但是速度较慢。为了提高工作速度，集成加法器通 常采用超前进位方式，同时确定每一位的进位，缩短信号的传递时 间。 本实验中使用的集成加法器74LS283就是一个4位二进制超前进位 全加器，其逻辑符号如图所示。A0、A1、A2、A3和B0、B1、B2、B3 分别为加数和被加数，F0、F1、F2、F3为和数，CI为低位进位，CO 位本位进位。
电路整体思路பைடு நூலகம்图所示
被加数 A 加 法 加数 B 器 F 加六补偿电路 和
进位
修正信号产生电路
返回目录
2011-7-14
3、实验中发现设计的十进制加法器的显示结果总是多加1，一 般是什么问题？ 答：(1)74LS283的低位进位端没有接地。 （2）修正电路接成加7。 （3）加数的A1与高电平错误短接。 4、实验中修正电路根据表达式，用与门或门很容易实现，只 用与非门可否实现修正电路？ 答：可以，如图所示。
返回目录
2011-7-14
实验原理
1）全加器 全加器是实现两个一位二进制数及低位进位数相加，求得和数 并向高位进位的逻辑电路。 全加器的和Sn的表达式为 全加器的进位Cn的表达式为 S = A ⊕ B ⊕ C n n n n −1 其内部逻辑电路如图所示。 Cn = ( An ⊕ Bn ) • Cn−1 + An • Bn
CO4 F4 F2 F4 F1
2011-7-14
1 & & &
C
返回目录
全加器
返回目录
2011-7-14
实验目的
掌握集成全加器的逻辑功能和应用方法。
掌握利用集成全加器设计运算电路 的方法。
返回目录
2011-7-14
实验内容
利用74LS283实现十进制加法器。 （1） (6)10+(3)10=？
（2） (9)10+(8)10=？ 提高： 利用74LS283实现并联加/ 减法器。设SW端为控制端。