PCB布线产生的寄生电感对DC-DC效率的影响
PCB过孔的寄生电容和电感
PCB过孔的寄生电容和电感的计算和使用一、PCB过孔的寄生电容和电感的计算PCB过孔本身存在着寄生电容，假如PCB过孔在铺地层上的阻焊区直径为D2,PCB 过孔焊盘的直径为D1,PCB板的厚度为T,基板材介电常数为ε,则PCB过孔的寄生电容数值近似于：C=1.41εTD1/(D2-D1)PCB过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度尤其在高频电路中影响更为严重。
举例，对于一块厚度为50Mi l的PCB，如果使用的P CB过孔焊盘直径为20Mil（钻孔直径为10Mils），阻焊区直径为40Mil,则我们可以通过上面的公式近似算出PCB过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF这部分电容引起的上升时间变化量大致为：T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps从这些数值可以看出，尽管单个PC B过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用PCB过孔进行层间的切换，就会用到多个PCB过孔，设计时就要慎重考虑。
实际设计中可以通过增大PCB过孔和铺铜区的距离（Anti-pad）或者减小焊盘的直径来减小寄生电容。
PCB过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，PCB 过孔的寄生电感带来的危害往往大于寄生电容的影响。
它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。
我们可以用下面的经验公式来简单地计算一个P CB过孔近似的寄生电感：L=5.08h[ln(4h/d)+1]其中L指PC B过孔的电感，h是PCB过孔的长度，d是中心钻孔的直径。
DCDC电源EMC设计
DCDC电源EMC设计与测试分析1、引言DC-DC变换器是航天器在地面测试和在轨运行的各个阶段将一次电源母线电压变换成各分系统及电子设备所需的电压，供航天器上负载使用的重要装载设备。
我国在1986年制订了国军标GJB-151-86，对电子设备包括DC-DC变换器的EMC（电磁兼容性）做出了规定。
由于航天器上装载有很多电子仪器设备，如通信、遥测与遥控设备等，这些设备对EMI （电磁干扰）很敏感，超标的EMI会使这些设备产生错误信号和指令，严重影响航天器的整体安全、稳定工作。
因此，DC-DC变换器的EMC设计很重要。
2、航天器DC-DC变换器EMC技术要求航天器DC-DC变换器通常要求进行的EMC测试项目见表1，各测试项目的要求是以GJB151A-97为基础，并参考了我国通信卫星对设备级产品EMC要求。
表1 航天器DC-DC变换器EMC要求测试项目2.1 辐射发射控制要求（RE102）辐射发射是检验设备以电磁辐射的形式向空间发射的干扰强度是否超过限制值，RE102是电场辐射发射试验。
受试设备（EUT）的RE102（10kHz～18GHz）应不超过图1的要求。
EUT工作频率较低，试验频率上限可到1GHz或其最高工作频率的10倍，取较大者。
图1 RE102无意电场辐射发射限制曲线2.2 传导发射控制要求（CE102）电流往往会借助电源线产生电磁辐射，CE102是检验设备以射频传导的方式发射的干扰强度是否超过限制值。
本要求适用于航天器上的所有设备电源导线。
EUT的CE102(10kHz～10MHz)电平应满足图2要求。
图2 CE102电源线传导发射限制曲线2.3 辐射敏感度要求（RS103）辐射敏感度检验设备能否抵抗外界的电磁干扰，RS103是关于电场干扰的。
当按规定的强度对EUT进行RS103（2MHz～18GHz）试验时，EUT工作级和性能级应分别满足相应级别的敏感度判断准则要求，试验频率上限到1GHz或EUT最高工作频率的10倍。
耦合电感拓展了DCDC转换器的应用
耦合电感拓展了DCDC转换器的应用引言最近，电感厂商纷纷开始发布批量生产的耦合电感。
耦合电感由两个缠绕在同一磁芯上的单独电感组成，其封装与单电感在长宽尺寸上相似，只会稍微高一点，但可以产生相同的电感值。
耦合电感的价格一般也会比两个单电感的价格低。
耦合电感的绕组可以为串联、并联，也可以作为一个变压器。
本文重点介绍利用耦合电感满足常见应用需求的四种 DC/DC 转换器拓扑结构。
彻底了解耦合电感的各种规范，是充分利用它们所具有优势的一个基本要求。
大多数耦合电感都具有相同的匝数—即1：1 匝数比—但有些更新的耦合电感拥有更高的匝数比。
耦合电感的耦合系数K 一般约为 0.95，远低于自定义变压器至少为 0.99 的系数。
耦合电感的互感系数让其在一些回描应用中显得有些没有效率，同时还会引起非理想（例如：圆形而非三角形）电感波形。
另外，根据其绕组实际为串联还是并联，耦合电感的电流规格也不同。
例如，绕组为串联时，等效电感就会因为互感而超过额定电感的2倍。
饱和及 RMS 电流额定值一定适用于同时流过两个绕组的电流，除非产品说明书中另有说明。
理解这些规范以后，我们便可以对现实应用中的一些耦合电感例子进行研究。
更小尺寸且更高效的 SEPIC尽管DC/DC单端初级电感转换器 (SEPIC) 拓扑不是什么新东西，但的确直到最近它才开始流行起来，然而，对于能够对高低输入电压之间的输出电压（例如：12V未校准插墙式电源）进行调节的转换器需求一直都存在。
虽然我们可以将任何升压转换器/控制器配置为一个SEPIC，但其在最近才得到普遍的使用。
两个因素促进了SEPIC 的人气大增：(1) IC 制造厂商已经开始制造更多具有电流模式控制功能的升压控制器，旨在简化补偿；(2) 电感制造厂商已经开始制造许多可以最小化转换器总PCB 体积的单封装耦合电感。
改用耦合电感以后，许多具有两个单独电感应用的电源体积可以缩减三分之一。
图1 显示了使用 TI TPS61170 和 Wuerth 744877220 的一个 SEPIC。
寄生电容电感电阻-概述说明以及解释
寄生电容电感电阻-概述说明以及解释1.引言1.1 概述寄生电容、电感和电阻是电路中常见的元件，它们在电子设备和电路中起着重要的作用。
在实际的电路设计和应用中，我们经常会遇到这些寄生元件的存在，它们虽然不是设计时的主要元件，但却会对电路的性能和稳定性产生一定的影响。
寄生电容指的是电容器的容量存在于电路中的其他不相关元件之间，如电路板中的导线之间或电路元件之间的绝缘介质。
这些寄生电容会对电路的频率特性、干扰抗性以及能耗等方面产生影响。
而寄生电感则是指电阻线圈的电感性质存在于电路中的其他元件之间，如电路导线本身或电路中的线圈元件。
寄生电感会对电路的频率响应、电磁干扰以及传输效率等方面产生影响。
寄生电阻则是指电路中电路元件或导线的电阻特性对电路性能产生的影响。
这些寄生元件的存在使得实际电路的性能与理论设计存在一定的差别。
因此，在电路设计中，为了更准确地预测电路的行为和性能，必须考虑和计算这些寄生元件的影响。
在实际应用中，我们需要通过一系列的测试和测量来确定电路中这些寄生元件的值，并将其纳入到电路设计和分析中。
本文将着重介绍寄生电容、电感和电阻的概念，探讨它们的影响因素和作用机制，并分析其在实际应用中的应用场景和未来的发展展望。
通过深入理解和认识这些寄生元件，我们能够更好地设计和优化电子电路，提高电路的性能和可靠性。
1.2文章结构文章结构部分的内容可以包括以下几点：文章结构部分应该明确说明本文的章节组成和内容安排。
本文将围绕寄生电容、寄生电感和寄生电阻展开详细介绍和分析。
第一大纲部分介绍文章的引言部分，包括概述、文章结构和目的。
第二正文部分将分为三个小节：2.1 寄生电容的概念，2.2 寄生电感的概念，2.3 寄生电阻的概念。
在这些小节中，将详细介绍每个概念的定义、原理和特点，并探讨它们在电路中的作用和影响。
第三结论部分将总结影响因素，并分析寄生电容、寄生电感和寄生电阻在不同应用场景下的具体应用和局限性。
浅析影响DC-DC转换器效率的主要因素
浅析影响DC-DC转换器效率的主要因素本文详细介绍了开关电源(SMPS)中各个元器件损耗的计算和预测技术，并讨论了提高开关调节器效率的相关技术和特点，以选择最合适的芯片来达到高效指标。
本文介绍了影响开关电源效率的基本因素，可以以此作为新设计的准则。
我们将从一般性介绍开始，然后针对特定的开关元件的损耗进行讨论。
一、效率估计能量转换系统必定存在能耗，虽然实际应用中无法获得100%的转换效率，但是，一个高质量的电源效率可以达到非常高的水平，效率接近95%.绝大多数电源IC的工作效率可以在特定的工作条件下测得，数据资料中给出了这些参数。
Maxim的数据资料给出了实际测试得到的数据，其他厂商也会给出实际测量的结果，但我们只能对我们自己的数据担保。
图1给出了一个SMPS降压转换器的电路实例，转换效率可以达到97%，即使在轻载时也能保持较高效率。
采用什么秘诀才能达到如此高的效率?我们最好从了解SMPS损耗的公共问题开始，开关电源的损耗大部分来自开关器件(MOSFET和二极管)，另外小部分损耗来自电感和电容。
但是，如果使用非常廉价的电感和电容(具有较高电阻)，将会导致损耗明显增大。
选择IC时，需要考虑控制器的架构和内部元件，以期获得高效指标。
例如，图1采用了多种方法来降低损耗，其中包括：同步整流，芯片内部集成低导通电阻的MOSFET，低静态电流和跳脉冲控制模式。
我们将在本文展开讨论这些措施带来的好处。
图1. MAX1556降压转换器集成了低导通电阻的MOSFET，采用同步整流，可以达到95%的转换效率，效率曲线如图所示。
二、降压型SMPS损耗是任何SMPS架构都面临的问题，我们在此以图2所示降压型(或buck)转换器为例进行讨论，图中标明各点的开关波形，用于后续计算。
图2.通用降压型SMPS电路和相关波形，对于理解SMPS架构提供了一个很好的参考实例。
降压转换器的主要功能是把一个较高的直流输入电压转换成较低的直流输出电压。
PCB布局对电子产品EMC性能的影响
环测威官网：/在PCB中接地•公共代码干扰对PCB内部信号的影响印刷电路板（PCB）内部印刷线具有相对于参考接地板的寄生参数，当功能信号在PCB内传输时，电路中同一网络中的同一等电位节点不再具有等电位。
PCB内部的电流i从源端开始，通过一系列载流子返回信号源，形成信号。
更重要的是，我倾向于沿着具有低阻抗的路径流动，因此我通常保持不变的阻抗稳定性。
图1显示了共模干扰转换为PCB内差模干扰的过程。
我ð是指PCB流内的差模电流而我COM是指共模电流，要么从外部PCB开始，并通过参考接地板流入PCB或PCB，并返回到PCB的内部的内部通过参考地开始板。
高频我COM有两条路径：第一是从点甲到点乙内PCB从GND开始; 第二个是从端口S 1开始从A点到B点到PCB内由电容C.接地阻抗ŽAB 导致Δ的产生üAB，所以当正常信号被传递到IC 2，变形将发生的信号和共模干扰被转化成差模干扰，从而产生影响基于亦即式正常信号Ù 2 = û1 -ΔüAB。
因此，只要我COM进入PCB的内部通过I / O端口或空间辐射，差模滤波器电容在PCB的信号线只能按干扰旁路到GND。
该结果的先决条件是GND被认为是信号回流的低阻抗，并且电流总是朝向低阻抗方向流动。
•EMC设计实施的关键：PCB中的接地阻抗由高频信号产生EMC的原因在于信号参考电平GND不能保持其低阻抗特性。
随着参考电平阻抗Z GND的增加，信号传输质量也会降低。
为了解决高频干扰的问题，在EMC设计中使用了常用的方法，例如与“接地”紧密连接的滤波器，接地和屏蔽。
滤波器可视为对地电容，有两种结构，一种是将X电容连接到信号参考地，另一种是通过Y 电容或PCB内部的不同接地连接使信号连接到金属壳。
屏蔽可以视为PCB地面向太空扩环测威官网：/展的结果。
滤波器或屏蔽的目的是使高频共模干扰通过低阻抗旁路，以避免流入正常工作信号。
版图中有信号线有关的寄生
版图中有信号线有关的寄生
关于信号线：
1.根据电路在最坏情况下的电流值来决定金属线的宽度以及接触孔的排列方式和数目，以避免电迁移。
电迁移效应：所谓电迁移效应是指当传输电流过大时，电子碰撞金属原子，导致原子移位而使金属断线。
在接触孔周围，电流比较集中，电迁移效应更加容易发生。
2. 避免天线效应
天线效应——长金属线（面积较大的金属线）在刻蚀的时候，会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行的），这时如果该金属直接与管子栅（相当于有栅电容）相连的话，可能会在栅极形成高电压会影响栅极氧化层的质量，降低电路的可靠性和寿命。
天线效应的解决方法：
在晶体管的栅极处，用另外一层更高一层的金属来割断本层的大面积金属，如下图：
3.芯片金属线存在寄生电阻和寄生电容效应
寄生电阻会使电压产生漂移，导致额外噪声的产生；
寄生电容耦合会使信号之间互相干扰。
关于寄生电阻：
a.镜像电流源内部的晶体管在版图上应该放在一起，然后通过连线引到各个需要供电的模块。
b.加粗金属线
c.存在对称关系的信号的连线也应该保持对称，使得信号线的寄生电阻保持相等。
.信号连线对称的图例
关于寄生电容
a.避免时钟线与信号线的重叠
b.两条信号线应该避免长距离平行，信号线之间交叉对彼此的影响比二者平行要小；
c.输入信号线和输出信号线应该避免交叉；
d.对于易受干扰的信号线，在两侧加地线保护；
e.模拟电路的数字部分，需要严格隔离开。
电路板与零件之寄生可能造成最大损坏之处
电路板布线设计（三）电路板与零件之寄生可能造成最大损坏之处电路板布线会产生主要的寄生组件为电阻、电流及电感。
本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的例子加以说明。
电路板布线所产生的主要寄生组件分别是电阻、电容以及电感。
举例而言，电路板电阻的形成是从零件到零件的走线结果。
电路板中不必电路板布线会产生主要的寄生组件为电阻、电流及电感。
本文量化了高复杂度电路板寄生组件、电路板电容，并列举电路板性能的例子加以说明。
电路板布线所产生的主要寄生组件分别是电阻、电容以及电感。
举例而言，电路板电阻的形成是从零件到零件的走线结果。
电路板中不必要的电容可能会随走线、焊点以及平行走线而产生。
电感的产生则由于周边形成回路电感、互感应以及贯孔。
从电路图转成实际电路板时，所有的寄生组件都有机会干扰电路的性能。
本文量化了最棘手的电路板寄生组件、电路板电容，并列举可清楚看到电路板上性能的例子来说明。
非必要电容带来的困扰在本系列文章中曾讨论过如何不慎在电路板内形成电容。
在此重复该概念：两条相邻的平行走线会形成布线电容。
电容值可用(图一)中所示的公式计算。
注:两条走线相邻布置，即可在一块电路板上形成电容。
因为此种电容，在一条走在线快速的电压变化可在另一条走在线引起电流信号。
图一两条走线相邻布置可在一块电路板上形成电容当高阻抗模拟走线贴近数字走线时，这种电容可能会在敏感的混合讯号电路中造成问题。
例如 (图二)中的电路就可能会面临这类问题。
注:以三个8位数字电位计和三个运算放大器组成之输出电压达 6万5536阶之16位数字模拟转换器。
如果 VDD 在这个系统内是 5V，这个数字模拟转换器的分辨率或 LSB的大小就是 76.3μV。
图二线与线太靠近，容易在电路板中产生寄生电容(图二)电路的动作，使用三个８位数字电位计和三个CMOS运算放大器来组成一个16位数字模拟转换器。
图二的左侧，有两个数位电位计（U3a and U3b）接到VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）的非反向输入端。
版图设计中的寄生参数分析
版图设计中的寄生参数分析1．引言正如我们了解的，工艺层是芯片设计的重要组成部分。
一层金属搭在另一层金属上面，一个晶体管靠近另一个晶体管放置，而且这些晶体管全部都是在衬底上制作的。
只要在工艺制造中引入了两种不同的工艺层，就会产生相应的寄生器件，这些寄生器件广泛地分布在芯片各处，更糟糕的是我们无法摆脱它们。
寄生器件是我们非常不希望出现的，它会降低电路的速度，改变频率响应或者一些意想不到的事情发生。
既然寄生是无法避免的，那么电路设计者就要充分将这些因素考虑进去，尽量留一些余量以便把寄生参数带来的影响降至最低。
2．寄生参数的种类寄生参数主要包括了电容寄生、电阻寄生，和电感寄生。
2．1 寄生电容图1所呈现的是在不同金属层之间以及它们与衬底之间产生的电容情况：图(1) 无处不在的寄生电容由上图我们可以看到寄生电容无处不在。
不过需要了解的是即使寄生电容很多，但是如果你的电路设计对电容不十分敏感的时候，我们完全可以忽略它们。
但当电路的设计要求芯片速度很快的时候，或者频率很高时，这些寄生的电容就显得格外重要了。
一般来说，在一个模拟电路中，只要频率超过20MHz 以上，就必须对它们给予注意，否则，它有可能会毁掉你的整个芯片。
减少寄生电容可以从以下几个方面入手：(1)导线长度如果你被告知某个区域的寄生参数要小，最直接有效的方法就是尽量减小导线长度，因为导线长度小的话，与它相互作用而产生的电容例如金属或者衬底层的电容就会相应地减小，这个道理显而易见。
(2)金属层的选择另一种解决的办法则是你的金属层选择。
起主要作用的电容通常是导线与衬底之间的电容，图2则说明了衬底电容对芯片的影响。
Noisy Quiet图(2) 衬底电容产生的噪声影响如上所示，电路1和电路2都对地产生了一个衬底电容，衬底本身又有一个寄生电阻，这样一来电路1的噪声就通过衬底耦合到电路2上面，这是我们不希望看到的。
(设法使所有的噪声都远离衬底）因此我们改变一下金属层，通常情况下，最高金属层所形成的电容总是最小的。
DCDC基础知识实践篇PCB设计与抗噪对策
PCB设计与抗噪对策
前言 1
・为了提高DC/DC的EMC性能，首先需要优化PCB布板， 然后在此基础采取适当的抗噪对策或是更换适当的元件来满足所需的规格。
优化PCB layout
抗噪（EMI）对策
缓冲回路 贴片磁珠（铁芯） 退耦 3引脚电容
对应频率
阻抗
2
CHIP PKG
GND
Cbulk
VIN +
Cdec
U1 GND
Cdec D1
RT
R2
C3
C2
R4
R3 C1 R1
CO VO
L1
通 过 Via 连
接背面
拉开距离⇒ 防 止 SW 噪 音 辐 射 干扰。
BD9060HFP PCB Layout 例
上图是斩波型DCDC的PCB Layout 例，同步整流型DCDC也可做相同考虑。
基准GND
基 准 GND 与 电 源 GND 通过过孔在接地层汇合。
问题例
最短走线
I(I N)
IC
10
将 走 线 延 长 2cm
I(I
左右
N)
IC
V(Vo) I(IN)
V(SW)
・上述例子是退耦电容的位置远离IC所产生的工作不稳定现象。 为了降低噪音，同时也为了稳定工作，所以有必要优化Layout。
追加峰值在100MHz附近的贴片磁珠与π型滤波器可以减少输出端 的高频噪音。
※贴片磁珠有10mΩ的DC阻抗，低电压时请注意。
Z
X
R
抗噪对策
Π型滤波器
16
IC
分开接地
此处的阻抗最小化
・输入输出中使用的π型滤波器按如下进行Layout。 ①布线时阻抗最小化（最短）。 ②为了防止噪音通过L，需在L两端分别连接电容。 （通过via在接地层汇合等）
印刷电路板布线产生的寄生元件寄生电阻、寄生电容、寄生电感对电路性能影响PCB
印刷电路板布线产生的寄生元件寄生电阻、寄生电容、寄生电感对电路性能影响PCB寄生元件危害最大的情况印刷电路板布线产生的主要寄生元件包括:寄生电阻、寄生电容和寄生电感。
例如:PCB的寄生电阻由元件之间的走线形成;电路板上的走线、焊盘和平行走线会产生寄生电容;寄生电感的产生途径包括环路电感、互感和过孔。
当将电路原理图转化为实际的PCB时，所有这些寄生元件都可能对电路的有效性产生干扰。
本文将对最棘手的电路板寄生元件类型-寄生电容进行量化，并提供一个可清楚看到寄生电容对电路性能影响的示例。
图1在PCB上布两条靠近的走线，很容易产生寄生电容。
由于这种寄生电容的存在，在一条走线上的快速电压变化会在另一条走线上产生电流信号。
图2用三个8位数字电位器和三个放大器提供65536个差分输出电压，组成一个16位D/A转换器。
如果系统中的VDD为5V，那么此D/A转换器的分辨率或LSB大小为76.3mV。
图3这是对图2所示电路的第一次布线尝试。
此配置在模拟线路上产生不规律的噪声，这是因为在特定数字走线上的数据输入码随着数字电位器的编程需求而改变。
寄生电容的危害大多数寄生电容都是靠近放置两条平行走线引起的。
可以采用图1所示的公式来计算这种电容值。
在混合信号电路中，如果敏感的高阻抗模拟走线与数字走线距离较近，这种电容会产生问题。
例如，图2中的电路就很可能存在这种问题。
为讲解图2所示电路的工作原理，采用三个8位数字电位器和三个CMOS运算放大器组成一个16位D/A转换器。
在此图的左侧，在VDD和地之间跨接了两个数字电位器(U3a和U3b)，其抽头输出连接到两个运放(U4a和U4b)的正相输入端。
数字电位器U2和U3通过与单片机(U1)之间的SPI接口编程。
在此配置中，每个数字电位器配置为8位乘法型D/A转换器。
如果VDD为5V，那么这些D/A转换器的LSB大小等于19.61mV。
这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。
PCB过孔的寄生电容和电感的计算和使用
PCB过孔的寄生电容和电感的计算和使用一、PCB过孔的寄生电容和电感的计算PCB过孔本身存在着寄生电容，假如PCB过孔在铺地层上的阻焊区直径为D2,PCB过孔焊盘的直径为D1,PCB板的厚度为T,基板材介电常数为ε,则PCB过孔的寄生电容数值近似于：C=1.41εTD1/(D2-D1)PCB过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度尤其在高频电路中影响更为严重。
举例，对于一块厚度为50Mil 的PCB，如果使用的PCB过孔焊盘直径为20Mil（钻孔直径为10Mils），阻焊区直径为40Mil,则我们可以通过上面的公式近似算出PCB过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF这部分电容引起的上升时间变化量大致为：T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps从这些数值可以看出，尽管单个PCB过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用PCB过孔进行层间的切换，就会用到多个PCB过孔，设计时就要慎重考虑。
实际设计中可以通过增大PCB过孔和铺铜区的距离（Anti-pad）或者减小焊盘的直径来减小寄生电容。
PCB过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，PCB过孔的寄生电感带来的危害往往大于寄生电容的影响。
它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。
我们可以用下面的经验公式来简单地计算一个PCB过孔近似的寄生电感：L=5.08h[ln(4h/d)+1]其中L指PCB过孔的电感，h是PCB过孔的长度，d是中心钻孔的直径。
从式中可以看出，PCB过孔的直径对电感的影响较小，而对电感影响最大的是PCB 过孔的长度。
仍然采用上面的例子，可以计算出PCB过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。
电源DC-DC转换内阻与效率
电源内阻：扼杀DC-DC转换效率的元凶摘要：DC-DC转换器常用于采用电池供电的便携式及其它高效系统，在对电源电压进行升压、降压或反相时，其效率高于95%。
电源内阻是限制效率的一个重要因素。
本文描述了电源内阻的对效率的影响、介绍了如何计算效率、实际应用中需要注意的事项、设计注意事项、并给出了一个实际应用示例。
DC-DC转换器非常普遍地应用于电池供电设备或其它要求省电的应用中。
类似于线性稳压器，DC-DC转换器能够产生一个更低的稳定电压。
然而，与线性稳压器不同的是，DC-DC转换器还能够提升输入电压或将其反相至一个负电压。
还有另外一个好处，DC-DC转换器能够在优化条件下给出超过95%的转换效率。
但是，该效率受限于耗能元件，一个主要因素就是电源内阻。
电源内阻引起的能耗会使效率降低10%或更多，这还不包括DC-DC转换器的损失！如果转换器具有足够的输入电压，输出将很正常，并且没有明显的迹象表明有功率被浪费掉。
幸好，测量输入效率是很简单的事情(参见电源部分)。
较大的电源内阻还会产生其它一些不太明显的效果。
极端情况下，转换器输入会进入双稳态，或者，输出在最大负载下会跌落下来。
双稳态意指转换器表现出两种稳定的输入状态，两种状态分别具有各自不同的效率。
转换器输出仍然正常，但系统效率可能会有天壤之别(参见如何避免双稳态)。
只是简单地降低电源内阻就可以解决问题吗？不然，因为受实际条件所限，以及对成本/收益的折衷考虑，系统可能要求另外的方案。
例如，合理选择输入电源电压能够明显降低对于电源内阻的要求。
对于DC-DC 转换器来讲，更高的输入电压限制了对输入电流的要求，同时也降低了对电源内阻的要求。
从总体观点讲，5V至2.5V的转换，可能会比3.3V至2.5V的转换效率高得多。
必须对各种选择进行评价。
本文的目标就是提供一种分析的和直观的方法，来简化这种评价任务。
如图1所示，任何常规的功率分配系统都可划分为三个基本组成部分：电源、调节器(在此情况下为DC-D C转换器)和负载。
用超薄型功率电感提升DCDC 转换器的性能
用超薄型功率电感提升DC/DC转换器的性能关键词：数据转换电感摘要：村田公司提供了一系列非常适合小型移动终端产品中DC/DC转换使用的功率电感，包括绕线型LQH3NP_G0系列和叠层型LQM2HP_J0系列，并已投放市场。
这些器件不但尺寸小，厚度薄，而且额定电流非常大随着电子移动终端的功能不断增多，其需要的工作电压也随之变得多样化。
像手机，数码相机，PDA等诸多以电池供电的产品，它们的LCD背光驱动，功放模块和IC 的电源电路均需要不同的输出电压。
这样，需要一个DC到DC的转换器来将电池电源的电压转换成不同的多个电压给上述功能块供电。
因此，为了减小功耗，延长电池寿命，高效率的电压转换器被广泛地使用，而影响转换器效率的关键因素是功率电感器。
同时，电子移动终端变得越来越来小，越来越薄，因而DC/DC转换器也需更小，更薄。
但随着转换频率越来越高，功能越来越多，对小而薄型功率电感的额定电流的要求也越来越高。
这样，大大加快了电感制作新技术的发展，包括材料，设计和生产工艺。
基于此，村田公司提供了一系列非常适合小型移动终端产品中DC/DC转换使用的功率电感，包括绕线型LQH3NP_G0系列和叠层型LQM2HP_J0系列，并已投放市场。
这些器件不但尺寸小，厚度薄，而且额定电流非常大。
绕线型磁屏蔽结构LQH3NP_G0的尺寸为3.0×3.0×0.9mm，厚度低于1mm，其外部结构如图1所示。
目前市场上大多数功率电感主要采用铁氧体盖包裹达到磁屏蔽的效果，而LQH3NP_G0系列采用了磁屏蔽结构，它的绕线部分采用磁性粉末和树脂涂覆(见图2)。
结构上要简单的多。
因此也最大限度的使用了绕线空间，从而通过其紧凑的设计实现小尺寸和低厚度。
绕线电感额定电流的定义方法有两种:一种是直流偏置特性，即电感值随电流的变化特性；另外一种是温升特性，即主要由绕线直流电阻导致的热量产生。
LQH3NP_G0系列的直流偏置特性和温升特性通过优化结构和磁屏蔽的设计规格有明显提高。
pcb走线寄生电感计算
pcb走线寄生电感计算在PCB设计中，走线是非常重要的部分之一，走线的长度和形状会对信号的传输和电路的性能产生影响。
其中一种影响就是导致寄生电感的产生。
寄生电感是指在电流变化的时候，由于走线的长度和走线的形状而产生的电感现象。
它会带来一些问题，例如信号的失真或者电路的共模噪声等。
因此，在PCB设计中，我们需要考虑和计算寄生电感，然后采取适当的措施来降低或者抵消它。
计算寄生电感通常可以使用以下公式：L = (μ₀ * μᵣ * N² * A) / l其中，L是寄生电感的值，μ₀是真空中的磁导率，约等于4π×10⁻⁷H/m，μᵣ是走线材料的相对磁导率，N是走线的匝数，A是走线的截面积，l是走线的长度。
在计算寄生电感时，需要注意的是选择适当的单位来确保计算结果的准确性。
在计算时，可以根据走线的尺寸和材料来选择合适的值。
另外，还有一些实际的设计考虑因素需要被纳入计算。
例如：1. 走线的宽度和厚度：走线的宽度和厚度会影响走线的截面积和长度。
一般来说，较宽和较厚的走线会产生较低的寄生电感。
因此，可以通过增加走线的宽度和厚度来降低寄生电感。
2. 走线的形状和布局：不同形状和布局的走线会产生不同的寄生电感。
例如，直线走线相比于弯曲走线会产生较低的寄生电感。
因此，在布局和设计时，可以尽量选择较为直线的走线来降低寄生电感。
3. 走线之间的距离：走线之间的距离也会影响寄生电感。
较远的走线之间的寄生电感较低。
因此，在布局和设计时，可以尽量保持走线之间的距离，以降低寄生电感。
4. 地平面：在PCB设计中，一个良好的地平面或者地层规划也可以降低寄生电感。
地层的存在可以提供一个“屏蔽效应”，减少了走线之间的干扰和耦合。
总结起来，计算和降低寄生电感在PCB设计中是非常重要的。
通过合理的走线布局、适当的走线宽度和厚度、良好的地平面规划等手段，可以有效地降低寄生电感对电路性能和信号传输的影响。
PCB设计如何影响电源EMC性能？
PCB设计如何影响电源EMC性能？
各位电子工程师想必都知道，设计时，间距对于高电压产品必须要考虑到线间距。
能满足相应安规要求的间距当然最好，但很多时候对于不需要认证，或没法满足认证的产品，间距就由经验决定了。
多宽的间距合适？必须考虑生产能否保证板面清洁、环境湿度、其他板边缘的环路面积无论是输入或是输出、功率环路或信号环路，应尽可能的小。
功率环路发射电磁场，将导致较差的EMI特性或较大的输出噪声；同时，若被控制环接收，很可能引起异常。
关键走线因di/dt 作用，必须减小动态节点处信号线对于整个控制部分，布线时应考虑将其远离功率部分。
若因其他限制两者靠得较近，不应将控制线与功率线并行，否则可能导致电源工作异常、震荡。
铺铜有的时候铺铜是完全没有必要的，甚至应该避免。
若铜面积足够大且其电压不断变化，一方面它可能作为天线,向周围辐射电磁波；另一方面它又很容易拾起噪声。
映射对于一个回路，可以在PCB的一面进行铺铜，它会根据PCB另一面的布线自动映射，使这个回路的阻抗最小。
这就好像一组不同阻抗值的阻抗并联，输出整流地线地线的布线必须非常小心，否则可能引起EMS、EMI性能和其他性能变差。
对于功率地和信号地，应单点连接；不应有存在地环路。
Y电容输入输出经常会接入Y电容，有时因某些原因，可能无法将其挂在输入电容地上，此时切记，一定要接在静态节点，如高压端。
其他实际电源PCB设计时，可能还要考虑其他一些问题，例如“总结为打造高稳定的产品，在硬件设计中需要的设计细节是很多的，本文仅是介绍硬件中的最为常见的电源设计。
为使整体产品或系统拥有稳定、可靠的供电，大部分工程师会选择电源模块作为系统供电的基础。
PCB布局对MEI的影响
PCB布局对EMI的影响当今几乎所有的电子系统中都用到了开关模式DC-DC转换器，该器件功率转换效率较高，得到了普遍应用。
然而，它也有噪声大和不稳定的缺点，很难通过EMI认证。
这些问题大部分源自元件布局(不包括元件质量差的情况)和电路板布板。
一个完美的专业设计可能会因为电路板的寄生效应而遭到淘汰。
良好的布板不但有助于通过EMI认证，还可以帮助实现正确的功能。
为理解这一问题，需要回顾EMI规范，确定一个典型DC-DC转换器的潜在EMI来源。
我们选择降压转换器作为一个例子(可直接应用于升压转换器，也可以方便的应用于其他结构)。
本文给出DC-DC转换器的基本布板指南，以及一个实际例子。
EMI规范描述了频域通过测试/失效模板，分为两个频率范围。
在150kHz至30MHz低频段，测量线路的交流传导电流。
在30MHz至1GHz高频段，测量辐射电磁场。
电路节点电压产生电场，而磁场由电流产生。
存在问题最大的是阶跃波(例如，方波)，产生的谐波能够达到很高频率。
为了确定EMI辐射源，我们先研究图1a中降压转换器1的原理图。
开关电源工作时，晶体管Q1和Q2作为开关，而不是工作在线性模式。
晶体管的电流和电压均类似于方波，但是相位不一致，以降低功耗。
图1a. 在该降压转换器原理图中，互补驱动信号控制开关晶体管Q1和Q2，使其工作在开关状态下，以达到较高的效率。
在图1b中，开关节点电压VLX以及晶体管电流I1和I2为方波，具有高频分量。
电感电流I3是三角波，也是可能的噪声源。
这些波形能够实现较高的效率，但是从EMI的角度看，却存在很大问题。
图1b. 降压转换器的电流和电压波形。
开关晶体管电流I1和和I2，以及开关节点电压VLX接近方波，是可能的EMI辐射源。
一个理想的转换器不会产生外部电磁场，只在输入端吸收直流电流。
开关动作限制在转换器模块内部。
电路设计人员和布板工程师应负责保证达到这一目标：LX节点产生电场辐射，所有其他节点的电压保持不变。
高速信号过孔寄生电容寄生电感对传输的影响
高速信号过孔寄生电容寄生电感对传输的影响过孔对信号传输的影响一、过孔的基本概念过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。
简单的说来，PCB上的每一个孔都可以称之为过孔。
从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。
如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。
盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。
埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。
上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层.第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。
由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。
以下所说的过孔，没有特殊说明的，均作为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区。
这两部分的尺寸大小决定了过孔的大小。
很显然，在高速,高密度的PCB 设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。
但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。
比如，如果一块正常的6层PCB板的厚度（通孔深度）为50Mil，那么，一般条件下PCB厂家能提供的钻孔直径最小只能达到8Mil。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB布线产生的寄生电感对DC-DC效率的影响
引言
由于计算机工业朝着能在1V下提供高达200A电流的DC-DC转换器进发，因此，PCB布线技术需要满足这个极具挑战性的新兴转换器的要求。
为了比较各种布线缺陷的影响，我们重点研究电路中寄生电感的影响，尤其是那些与开关MOSFET的源、漏、栅极相关的寄生电感。
我们构建了一个用于测试DC-DC转换器的PCB，该转换器可输入12V DC并将其转换为1.3V，输出电流高达20A。
我们使用插件板（plug-in board）进行组装，可以随时分别或同时改变每个MOSFET电极处的电感（图1）。
我们选择将电感数值作为专门设计的2英寸插件板总体电感的百分比，而非实际数值，因为布线人员只知道特定迹线的长度而未必知道其电感的数值。
试验设计
我们使用转换器效率来度量这些寄生电感的影响。
这是因为效率是测量DC-DC转换器性能的标准指标。
试验分为如下部分：
调节MOSFET漏、源和栅极的各个电感值的比例系数，用测量其转换效率的结果来观察对同步整流器的影响。
通过上述任意两项的组合，以了解它们之间的相互关系。
电感测试板具有43nH的电感量，一般被设置为0%、25%、50%和100%。
在我们进行的试验中，电感测试板上的寄生电阻影响很小，可忽略。
由于寄生电感的有害影响与频率有关，所以我们是在三种预置开关频率下进行试验：300kHz、600kHz和1MHz。
这样我们就可以认识到在未来将设计从正常开关频率转移至更高频率时对设计有何重要性。
大家都知道在功率电路中，所有迹线的长度必须保持最短，以避免电压和电流的振铃现象、降低电路板的总EMI，并避免对电路中较稳定组件造成负面影响（特别是对模拟控制电路和相关组件）。
另外，参考资料显示控制MOSFET的源极电感对于源极电流下降时间的增。