(完整版)数字电路全部实验汇总,推荐文档

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
根据真值表,画出卡诺图:
AB 00 01 11 10
CI
0
0
1
0
1
1
1
0
1
0
S
AB 00 01 11 10
CI
0
0
0
1
0
7
创建时间:2010-12-6 19:04:00
1
0
1
1
1
降维后 :
组合
AB S1 端 CO 端
C0
00 01 11 10
3
创建时间:2010-12-6 19:04:00
逻辑电路如下:
A1 3
2
74LS00AN A12
11
B13
74LS00AN
9
8
B10
74LS00AN
4 6
5
74LS00AN
A 端输入 TTL 门信号,B 端输入高电平,输出波形如下:
A 端输入 TTL 门信号,B 端输入低电平,输出波形如下:
4
创建时间:2010-12-6 19:04:00
CI
CI
CI
CI
0
CI
1
CI
逻辑电路为:
实验三 触发器及其应用
一、实验目的: ①熟悉基本 D 触发器的功能测试。 ②了解触发器的两种触发方式(脉冲电平触发和脉冲边沿触发)及
8
创建时间:2010-12-6 19:04:00
触发特点。 ③熟悉触发器的实际应用。 二、实验设备: ①数字电路实验箱 ②函数信号发生器 ③数字万用表 ④74LS00、74LS74 三、实验原理:
A
B
C
D
F
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
画出卡诺图:
AB 00 01 11 10 CD
5
创建时间:2010-12-6 19:04:00
00
0000
01
0010
11
0010
10
0010
降维卡诺图:
AB 00 01 11 10
C
0
0
0
D0
1
0
0
1
0
根据降维卡诺图得到如下表达式: F ABC D ABC
挥员同时发出命令时,两名操纵员中有一人按下发射按钮,即可 产生一个点火信号发射导弹,试用以上仪器设计组合逻辑电路, 完成点火信号的控制,写出函数式,列出真值表,画出实验电路。
2. 设计一个一位全加器。 四、实验步骤与结果 1.点火信号控制电路 组合逻辑电路采用正逻辑。A、B、C、D 为四个输入变量(A、B 为指挥员,C、D 为操作员),F 表示输出变量(1 表示发射,0 表示 不发射)。真值表为:
班级:12 电
创建时间:2010-12-6 19:04:00
实验一 门电路逻辑功能及测试 一、实验目的: 1.加深了解 TTL 逻辑门电路的参数意义。 2.掌握各种 TTL 门电路的逻辑功能。 3.掌握验证逻辑门电路功能的方法。 4.掌握空闲输入端的处理方法。 二、实验设备: THD—4 数字电路实验箱,数字双踪示波器,函数信号发射器, 74LS00 二输入端四与非门,导线若干。 三、实验步骤及内容: 1.测试门电路逻辑功能。 选用双四输入与非门 74LS00 一只,按图接线,将输入电平按表 置位,测输出电平
1
创建时间:2010-12-6 19:04:00
A1 3
B2
74LS00AN
4 6
5
74LS00AN
A 端输入 TTL 门信号,B 端输入高电平,输出波形如下:
A 端输入 TTL 门信号,B 端输入低电平,输出波形如下:
1、 用 74LS00 实现或逻辑 A B A B A 1 B 1 逻辑电路如下
AB(C D) 组合逻辑电路为:
6
创建时间:2010-12-6 19:04:00
2. 一位全加器 组合逻辑电路中 A、B、C 为输入端,S1、C0 为输出端,其中 A 为 被加数,B 为加数,C 为前级加法器的进位,S1 为和的个位,C0 表 示是否进位。真值表为:
A
B
C
S1
C0
0
0
0
0
0ຫໍສະໝຸດ Baidu
0
0
1
实验二 数据选择器及其应用
一、实验目的 1. 通过实验的方法学习数据选择器的电路结构和特点。 2. 掌握数据选择器的逻辑功能及其基本应用。 二、实验设备 1. 数字电路实验箱 2. 示波器 3. 74LS153、74LS00 及基本电路 三、实验内容 1. 某导弹发射场有正、副指挥员各一名,操作员两名。 当政副指
2
创建时间:2010-12-6 19:04:00
A1 3
2
74LS00AN
4
6
5
U1c
74LS00AN
B9 8
10
74LS00AN
A 端输入 TTL 门信号,B 端输入高电平,输出波形如下:
A 端输入 TTL 门信号,B 端输入低电平,输出波形如下:
2、 用 74LS00 实现异或逻辑
A B AB BA AB BA ABB ABA
用与非门实现与逻辑、或逻辑和异或逻辑。用 74LS00 实现与逻 辑。 用 74LS00 实现或逻辑。用 74LS00 实现异或逻辑。 2.按实验要求画出逻辑图,记录实验结果。 3.实验数据与结果 将 74LS00 二输入端输入信号分别设为信号 A、B
用 74LS00 实现与逻辑 AB AB 1 逻辑电路如下:
数字电子技术 实验报告
实验一 门电路逻辑功能及测试 ........................1 实验二 数据选择器与应用 ................................4 实验三 触发器及其应用 ....................................8 实验四 计数器及其应用 ....................................11 实验五 数码管显示控制电路设计..........17 实验六 交通信号控制电路 ..............................19 实验七 汽车尾灯电路设计 ..............................25
触发器是一个具有记忆功能的二进制信息存储器件,是构成多种 时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元 电路。在数字系统和计算机中有着广泛的应用。触发器具有两个稳 定状态,即“0”和“1”,,在一定的外界信号作用下,可以从一个 稳定状态翻转到另一个稳定状态。触发器有集成触发器和门电路组 成的触发器。触发方式有电平触发和边沿触发两种。 D 触发器在时钟脉冲 CP 的前沿(正跳变 0→1)发生翻转,触发器的 次态 取决于 CP 的脉冲上升沿到来之前 D 端的状态,即 =D。 因此,它具有置 0、置 1 两种功能。由于在 CP=1 期间电路具有维持 阻塞作用,所以在 CP=1 期间,D 端的数据状态变化,不会影响触发 器的输出状态。 和 分别是决定触发器初始状态 的直接置 0、置 1 端。当不需要强迫置 0、置 1 时, 和 端都应置高电平(如接 +5V 电源)。74LS74,74LS175 等均为上升沿触发的边沿触发器。图 一为 74LS74 的引脚图和逻辑图。D 触发器应用很广,可用做数字信 号的寄存,移位寄存,分频和波形发生器等。
相关文档
最新文档