Cadence原理图绘制流程
cadence PCB 画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用DesignEntryCIS，点击Ok进入CaptureCIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Projectmanager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1PageProperties，在PageSize中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1."olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选NewPart，或是NewPartFromSpreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
(完整版)cadence PCB 画图(傻瓜教程快速入门)
cadence 画 PCB 板傻瓜教程（转帖）复制于某网站,谢谢。
拿出来分享吧,希望对初学者能有帮助,可以很快了解 Cadence 的使用，谢谢共享者。
一．原理图1.建立工程与其他绘图软件一样，OrCAD 以Project 来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开 cadence 软件—》一般选用 Design Entry CIS，点击Ok 进入Capture CIS。
接下来是 File--New--Project，在弹出的对话框中填入工程名、路径等等，点击 Ok 进入设计界面。
2.绘制原理图新建工程后打开的是默认的原理图文件 SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和 Protel 类似。
点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击 SCHEMATIC1 文件夹，右键点击 PAGE1，选择Schematic1 Page Properties，在 Page Size 中可以选择单位、大小等； 2）添加原理图库：File--New--Library，可以看到在 Library 文件夹中多了一个 library1.olb 的原理图库文件，右键单击该文件，选择 Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的 olb 库文件，选 New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片 Datasheet 中的引脚描述表格中直接拷贝、粘贴即可（pdf 格式的 Datasheet 按住Alt 键可以按列选择），可以批量添加管脚，方便快捷。
cadence软件画版图操作
cadence软件画版图操作cadence软件操作1、原理图设计电路的原理图设计和许多的电路设计软件是类似的，这⾥⼤致介绍⼀下基本的操作。
⾸先是新建⼀个cell的原理图：library manager》file》new》cellview》这⾥设置元件名以及类型。
这⾥也可以选择其他类型。
其中⽐较重要的就是schematic和layout，后⾯也会提到。
这要记住如何新建。
这⾥使⽤的tool是Composer-schematic，⽽后⾯的版图设计采⽤virtuoso即可设计版图。
新建完成后会⾃动打开编辑器。
通过编辑，可以得到所需的电路。
这⾥看⼀下设计的基本界⾯。
和Multisim等电路软件类似，左侧是菜单栏，⽤于执⾏操作。
其中重要的有四个：导⼊元件、连线、标记、输⼊输出。
分别在图中的倒数第7、6、4、3，掌握这⼏个就可以绘制基本的原理图。
其中注意该软件的通⽤快捷键：q，在使⽤esc退掉其他指令后，选中某个⽬标，按q即可得到设计的属性。
对于新⼿⽽⾔，不能修改错误是难受的。
在q内可以修改所有设置的值。
2、前仿真前仿真，⾸先要有原理图。
步骤和前⾯的操作基本⼀致。
只不过加⼊了激励信号。
由于使⽤的是模拟仿真器，所以只能采⽤模拟信号源。
（数模混合仿真有时间再记录）注意，如果想要仿真⾃⼰的原理图，需要封装。
⼀⽅⾯可以将原理图内部的标识隔离，⼀⽅⾯⽅便区分顶层和⼦模块。
封装就是在design》create cellview》from cellview即可。
注意要区分保存和检查。
保存并未导⼊⼯程，在后⾯的操作中如果提⽰某个⽂件不⼀致，很有可能就是只是保存⽽没有检查。
在原理图设计界⾯的菜单栏第⼀项tools》analog environment可以进⼊仿真界⾯。
图中配置在使⽤模拟信号仿真时可以不更改。
分析⽤于选择仿真时间。
观察点就是选择要呈现的波形。
右下⾓的红绿灯可以⽤于开始仿真。
3、板图设计先看⼀下界⾯：常⽤功能：shift+z：缩⼩ctrl+z：放⼤（⼀般采⽤右键框选可以放⼤特定的区域）shift+k：清除尺⼦q：属性o：通孔选择p：路径连接shift+f：版图视图ctrl+f：元件视图其他的功能可以在左侧菜单栏⼀⼀验证，这⾥不再多说。
Cadence原理图绘制流程.
第一章设计流程传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。
设计人员只需要了解本阶段的基本知识及设计方法即可。
但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。
为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。
通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。
细化并调整以上原理图设计阶段的流程，并结合我们的实际情况，原理图设计阶段应该包括如下几个过程：1、 阅读相关资料和器件手册在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。
2、 选择器件并开始建库在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。
3、 确认器件资料并完成详细设计框图为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。
4、 编写相关文档这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。
5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。
6、使用Concept-HDL绘制原理图7、检查原理图及相关文档确保其一致性。
以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。
此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
第二章Concept-HDL的使用运行Concept-HDL后将会出现类似如下界面。
Cadence软件学习：绘制原理图
Cadence软件学习：绘制原理图基本操作：1、 Place Part（P）：放置元件2、 Place wire（W）：连接相连的pin脚3、 Place Auto wire：自动连线4、 Place bus（B）：总线连接5、 Place junction（J）：交叉点连接，两条wire相交有两种连接关系：连或不连，加J为连6、Place bus entry（E）：可以理解为总线入口，有bus必有entry7、 Place net alias（N）：相当于wire，用于连接距离远的Pin 脚，仅限于同一page电气连接8、 Place power（F）：放置电源9、 Place ground（G）：放置地10、 Place off-page connector：类似alias，但alias仅用于同一页面，而off-page用于不同页面之间的电气连接11、Place no connect（X）：用于无电气连接的pin脚，不放会报错12、 Place text（T）：放置文本常用操作：1、按住Ctrl滚动鼠标滚轮放大缩小原理图（以鼠标指针为中心）；直接滚动鼠标滚轮上下移动；按住Shift滚动左右移动2、改变原理图尺寸大小：options->Schematic Page Properties->Page Size3、旋转器件：放置器件前直接按R可旋转，放置后选中按R旋转4、选中单个或者多个器件，按住Ctrl，鼠标左键在选择器件上按住拖动可复制所选器件5、连线时改变连线角度需先按shift键6、元件镜像：选定后V键（垂直）和H键（水平）7、鼠标右键选End mode结束当前操作8、连线时，终点如不是管脚脚，双击结束9、管脚之间不要直接相连，通过线连接以防出错（软件设置不允许连接的方法：Options/Preferences->Miscellaneous->Wire Drag 打钩去掉）10、总线命名规则：后期处理：1、浏览原理图：选中 .dsn , edit->browse可以浏览parts、nets等，主要检查是否有漏掉的信息，双击可以打开原理图并高亮显示所选内容2、元件替换和更新：右键需要修改的元件，选择Replace cache 或Update CacheReplace cache：用于替换Update Cache：用于更新1、 Cleanup Cache：右键Design Cache选择Cleanup Cache 用于检测Design Cache与原理图是否一致，并删除多余的内容2、移动：默认连线与移动元件一同移动，按住Alt 移动仅元件移动3、自动编号：右键.dsn 选Annotate 。
cadence学习笔记1--原理图的创建、查看等系列操作(持续更新)
1、亲手操作教程内容2、OrCAD Capture CIS进行原理图设计3、Cadece PCB Editor 进行PCB布局布线4、光绘文件（Artwork）制作，如何生成Gerber文件OrCAD Capture CIS与OrCAD Capture的区别元件的管理非常方便一、原理图的创建、重命名、删除1、cadence原理图的创建第一种方法：首先先选中原理图文件，然后点击菜单栏上的Design--New Schematic Page输入原理图名称第二种方法：先选中原理图文件，然后右键单击，选择New Page输入原理图名称2、删除原理图文件第一种方法：首先选择你要删除的原理图文件，然后点击菜单栏上的Edit---Delete,点击Delete之后，就会弹出下面的对话框。
点击确定之后，原理图2就删除了。
第二种方法:首先选择你要删除的原理图文件，然后鼠标右键点击Delete，如下图所示弹出如下所示,点击确定，原理图即删除。
3、cadence原理图的重命名第一种方法：选择需要更改原理图文件名的文件，然后点击菜单栏中的Design---Rename在弹出的对话框中，输入名称，点击OK即可。
第二种方法：选择需要更改原理图文件名的文件，然后右键点击Rename弹出对话框，在弹出的对话框中，输入名称，点击OK即可。
二、原理图的放大、缩小方法一: 直接按下快捷---i /o方法二：选择需要放大、缩小的原理图，然后选择菜单栏上的View---Zoom----In 放大Out 缩小方法三：按住键盘上的CTRL键，鼠标上的滑轮，向前滑动，原理图放大；向后滑动，原理图缩小。
如果原理图放的很大，可以移动滚动条进行原理图的上下左右的滚动。
也可以利用快捷键进行滚动条的移动，按住CTRL+PAGEUP，原理图向左移动；按住CTRL+PAGEDOWN，原理图向右移动；按住PAGEUP，原理图向上移动；按住PAGEDOWN，原理图向下移动。
（完整版）OrCADCaptureCIS（Cadence原理图绘制）
（完整版）OrCADCaptureCIS（Cadence原理图绘制）OrCAD Capture CIS(Cadence原理图绘制)1.新建原理图 (2)1,打开软件 (2)2，设置标题栏 (2)3，创建⼯程⽂件 (4)4,设置颜⾊ (4)2.制作原理库 (6)1,创建元件库 (6)2，修改元件库位置，新建原理图封库 (6)3，原理封装库的操作 (7)3.绘制原理图 (9)1.加⼊元件库，放置元件 (9)2.原理图的操作 (10)3. browse命令的使⽤技巧 (12)4.元件的替换与更新 (13)4.导出⽹表 (14)1.原理图器件序号修改 (14)2.原理图规则检查 (15)3.显⽰DRC错误信息 (16)4.创建⽹表 (17)5.⽣成元件清单(.BOM) (18)设计⽬的：创建如图RS232转换RS422原理图1.新建原理图1,打开软件2，设置标题栏Options-------DesignTemplate创建完原理图⼯程后，也可以修改标题栏Options--------Schematic Page Properties3，创建⼯程⽂件File------New------Projet4,设置颜⾊Options--------Preferences2.制作原理库1,创建元件库File-------New----Library2，修改元件库位置，新建原理图封库点击如图位置⿏标右击，点击Save As另存为。
New Part新建⼀个封装库。
3，原理封装库的操作Place------Pin 放置管脚选中管脚，按住键盘Ctrl同时⿏标拖动器件完成管脚的复制选中管脚⿏标右击Edit Properties 编辑选中管脚信息，如下图Place------Rectangle 放置矩形Place------line 放置线Place------Text 放置⽂字Place------ellipse 放置椭圆Options-----Part Properties 原理封装库属性Options-----Package Properties 原理封装库信息View------- Package 显⽰这个封装库的所有部分快捷键I-----放⼤O----缩⼩Delete-------删除最终根据操作完成MAX3221ECAE原理图库的编辑3.绘制原理图1.加⼊元件库，放置元件1.打开原理图⼯程，打开原理图2.Place-------Part（快捷键P）添加封装注：软件⾃带库路径，如下图所⽰常⽤到的电容电阻库2.原理图的操作1.快捷键I-----放⼤O----缩⼩Delete-------删除W-------放置⾛线R----旋转⽅向按住Alt键拖动器件可以切断⽹络连接Edit-----Mirror-----Horizontally ⽔平⽅向镜像Edit-----Mirror------ vertically垂直⽅向镜像Edit-----Mirror---------Both整体镜像Edit-----Properties显⽰修改PCB封装信息2.选中器件，按住键盘Ctrl同时⿏标拖动器件完成器件的复制3.放置⾛线 1.⿏标左键双击终⽌布线2.画线时按住键盘Shift 任意⾓度⾛线4.放置电源5.放置地6.放置空⽹络7.放置节点8.相同原理图放置⽹络连接（快捷键N）9. 放置总线10. 总线⼊⼝（F4连续放置总线⼊⼝⽹络等⾃动递增）11. 不同原理图页⾯的⽹络连接12. 放置⽂字13.Options--------Preferences3. browse命令的使⽤技巧1.选中.dsn⽂件如图2.Edit----Browse-----Parts显⽰修改器件信息Edit----Browse-----Nets显⽰修改⽹络信息Edit----Browse-----DRC markers显⽰DRC错误信息Edit----Browse-----off-page connectors显⽰不同原理图页⾯的⽹络连接4.元件的替换与更新1.选中打开原理图⼯程中Design cache,如图⿏标右击Cleanup Cache清除原理图中不存在的元件封装库2.⿏标右击Design cache下所需要更新替换的封装库Replace Cache-------替换元件封装库，如图所⽰Update Cache--------更新封装库最终经过以上操作完成如图所⽰原理图绘制4.导出⽹表注:导⽹表之前的注意事项：1.原理图器件序号修改2.原理图规则检查3.PCB封装库是否正确⽆误，属性是否正确4.⽹络管脚顺序是否准确5.如果建⽴⽹络表时出现错误，查看“Sessions log”中错误信息1.原理图器件序号修改1.选中.dsn⽂件如图2.Tools-------Annotate第⼀步：清除所有器件序号第⼆步：重新增加器件序号2.原理图规则检查Tools-----Design Rules Check3.显⽰DRC错误信息Edit----Browse-----DRC markers4.创建⽹表Tools------Create Netlist如果建⽴⽹络表时出现错误，查看“Sessions.log与netlist.log”中错误信息5.⽣成元件清单(.BOM) 注：⽣成清单前请先创建⽹表1，先选中如图.dsn⽂件2，Tools---------Bill of Materials按照公司规范进⾏元件清单处理：10KMCSY清单.xlsx。
cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）
cadence学习笔记1--原理图的创建、查看等系列操作（持续更新）1、亲手操作教程内容2、OrCAD Capture CIS进行原理图设计3、Cadece PCB Editor 进行PCB布局布线4、光绘文件（Artwork）制作，如何生成Gerber文件OrCAD Capture CIS与OrCAD Capture的区别元件的管理非常方便一、原理图的创建、重命名、删除1、cadence原理图的创建第一种方法：首先先选中原理图文件，然后点击菜单栏上的Design--New Schematic Page输入原理图名称第二种方法：先选中原理图文件，然后右键单击，选择New Page输入原理图名称2、删除原理图文件第一种方法：首先选择你要删除的原理图文件，然后点击菜单栏上的Edit---Delete,点击Delete之后，就会弹出下面的对话框。
点击确定之后，原理图2就删除了。
第二种方法:首先选择你要删除的原理图文件，然后鼠标右键点击Delete，如下图所示弹出如下所示,点击确定，原理图即删除。
3、cadence原理图的重命名第一种方法：选择需要更改原理图文件名的文件，然后点击菜单栏中的Design---Rename在弹出的对话框中，输入名称，点击OK即可。
第二种方法：选择需要更改原理图文件名的文件，然后右键点击Rename弹出对话框，在弹出的对话框中，输入名称，点击OK即可。
二、原理图的放大、缩小方法一: 直接按下快捷---i /o方法二：选择需要放大、缩小的原理图，然后选择菜单栏上的View---Zoom----In 放大Out 缩小方法三：按住键盘上的CTRL键，鼠标上的滑轮，向前滑动，原理图放大；向后滑动，原理图缩小。
如果原理图放的很大，可以移动滚动条进行原理图的上下左右的滚动。
也可以利用快捷键进行滚动条的移动，按住CTRL+PAGEUP，原理图向左移动；按住CTRL+PAGEDOWN，原理图向右移动；按住PAGEUP，原理图向上移动；按住PAGEDOWN，原理图向下移动。
Cadence绘制PCB流程
Cadence绘制PCB流程使用软件版本号：Cadence 16.6一、SCH原理图设计1.1原理图设计1.2标注、DRC电气规则检测1.3网络表netlist生成 （设置元件封装）二、PCB绘制2.1零件库开发零件库开发包括：1、创建焊盘 2、创建零件封装2.1.1 pad结构和零件文件类型在Allegro系统中，建立一个零件（Symbol）之前，必须先建立零件的管脚（Pin）。
元件封装大体上分两种，表贴和直插。
针对不同的封装，需要制作不同的Padstack。
首先介绍Pad焊盘的结构，详见下图:pad焊盘结构1. Regular Pad，规则焊盘。
● Circle 圆型● Square 正方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● Shape形状（可以是任意形状）。
2. Thermal relief，热风焊盘。
● Null（没有）● Circle 圆型● Square 方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● flash形状（可以是任意形状）。
3. Anti pad，隔离PAD。
起一个绝缘的作用，使焊盘和该层铜之间形成一个电气隔离，同时在电路板中证明一下焊盘所占的电气空间。
● Null（没有）● Circle 圆型● Square 方型● Oblong 拉长圆型● Rectangle 矩型● Octagon 八边型● Shape形状（可以是任意形状）。
4. SOLDERMASK：阻焊层，作用：为了避免相邻铜箔导线短路和减缓铜箔氧化，在PCB板覆盖绿油解决问题。
如果将绿油覆盖待焊盘上，则焊盘无法焊接。
所以提出阻焊层概念，即在覆盖绿油位置 为焊盘开个窗口，使绿油不覆盖窗口（该窗口的大小必须大于焊盘尺寸）。
可以理解成去阻焊层（即使用模具上绿油时，将焊盘位置遮挡，其他位置上绿油）(1)负片时，Allegro使用Thermal Relief和Anti-Pad；(VCC和GND层)(2)正片时，Allegro使用Regular Pad。
cadence PCB 画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用DesignEntryCIS，点击Ok进入CaptureCIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Projectmanager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1PageProperties，在PageSize中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1."olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选NewPart，或是NewPartFromSpreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
原理图绘制步骤
原理图绘制步骤
1. 打开绘图软件，创建一个新文档或选择一个已有的文档。
2. 确定需要绘制的电路图的元件和连接方式。
3. 在绘图软件的工具栏中选择合适的元件图形，如电阻、电容、电感、晶体管等。
4. 先画出电路图中的主要元件，按照电路的连接顺序逐步添加。
5. 对每个元件进行标注，如电阻的阻值、电容的容值、晶体管的型号等。
6. 使用连接线将元件连接起来，注意按照电路正确的连接方式进行连接。
7. 为了增加可读性，可以为连接线添加箭头、标记电压节点等。
8. 检查电路图是否准确，并进行必要的修改和调整。
9. 添加电源、接地符号和其他辅助元件。
10. 完成电路图绘制后，保存文件并根据需要进行打印或导出。
Cadence原理图绘制流程.
第一章设计流程传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。
设计人员只需要了解本阶段的基本知识及设计方法即可。
但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。
为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。
通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。
细化并调整以上原理图设计阶段的流程，并结合我们的实际情况，原理图设计阶段应该包括如下几个过程：1、 阅读相关资料和器件手册在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。
2、 选择器件并开始建库在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。
3、 确认器件资料并完成详细设计框图为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。
4、 编写相关文档这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。
5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。
6、使用Concept-HDL绘制原理图7、检查原理图及相关文档确保其一致性。
以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。
此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
第二章Concept-HDL的使用运行Concept-HDL后将会出现类似如下界面。
cadence原理图设计实例教程
器件放置
• 也可以按下步骤放置uA741：
➢ 执行P1ace/Part命令 ➢ 在 Part中输“ *741* ” ， ➢ 点击Part Search, ➢ 点击Begin Search, ➢ 在Library 库中寻找到
uA741/opamp.olb ➢ 单击“OK” ➢ 执行前面的步骤，单击
“OK”，放置器件，断开放 置
放置电容符号
➢ 执行P1ace/Part命令 ➢ 在 “Libraries”列表框中选
择“ANALOG” ➢ 在 “Part”列表框中选择
“ C” ➢ 单击“OK” ➢ 将电阻C移至合适位置，
（按键盘中的R键，器件旋 转）按鼠标左键放置 ➢ 按ESC键（或鼠标右键点 end mode）结束绘制元器
器件封装调用
在Link Footprint to Component 栏内点OK,对于没有 定义的管脚封装图,出现MAXECO提示说明,确定
器件封装调用
在Link Footprint to Component 栏内点OK,对于没有定义的管脚封 装图, 点Link existing footprint to component来查找连接封装。
Place net name
放置分页图纸间的接口
原理图绘制
(二) 原理图绘制
以声控开关为例（电源是直流12V，负载为发光二极管）见下 图:
放置集成块运放uA741
• 执行P1ace/Part命令 • 在 “Libraries”列表
框中选择“OPAMP” 库 • 在 “Part”列表框中 选择“uA741” • 单击“OK” • 将集成块移至合适位 置，按鼠标左键 • 按ESC键或鼠标右键点 end mode以结束绘 制元器件状态
cadence-PCB-画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）复制于某网站,谢谢。
拿出来分享吧,希望对初学者能有帮助,可以很快了解Cadence的使用，谢谢共享者。
一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用Design Entry CIS，点击Ok进入Capture CIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
cadence原理图设计
本文简要介绍了cadence原理图的设计过程，希望能对初学者有所帮助。
一．建立一个新的工程在进行一个新的设计时，首先必须利用Project Manager 对该设计目录进行配置，使该目录具有如下的文件结构。
下面举例说明：启动Project ManagerOpen: 打开一个已有Project .New :建立一个新的Project . 点击New 如下图:cadence 将会以你所填入的project name 如：myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib点击下一步Available Library：列出所有可选择的库。
包括cadence 自带库等。
Project Library：个人工程中将用到的所有库。
如myproject_lib点击下一步点击下一步点击Finish完成对设计目录的配置。
为统一原理图库，所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。
其中： libcdma 目录为IS95 项目所用的器件库。
libcdma1 目录为IS95 项目之后所用的器件库。
每台机器上只能存放一套共享的原理图库，一般指定放在D：盘的根目录下，即：D：libcdma , D：libcdma1 ...* 注意：设计开始时，应该首先将机器上的库与共享的原理图库同步。
下面介绍如何将共享库加入到自己的工程库中。
点击 Edit 编辑cds.lib 文件。
添入以下语句:define libcdma d:libcdmadefine libcdma1 d:libcdma1则库libcdma , libcdma1 被加入Availiable Library 项内。
如下图：点击Add依次将库libcdma , libcdma1 加入右边自己的工程库中。
另：可通过右端Up, Down键排列库的优先级。
Cadence从原理图到PCB
Cadence从原理图到PCB的流程图：一．原理图1．建立工程2．绘制原理图3. 生成网络表（Net List）：在画板的时候需要导入网络表，在这之前可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate;再进行DRC检测。
DRC之后可以尝试去生成网络表了，在工程管理界面下，选Tools--Create Netlist，二．PCB1. 打开PCB Editor，在弹出的对话框中选择Allegro PCB Design GXL（legacy），然后点击Ok进入PCB编辑器。
接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数。
File-new 在弹出的对话框中的Drawing Type选择Board（wizard），然后确定文件名，Browse存盘路径等，最后点Ok进入向导。
注意：板子的路径应该和前面生成网表的路径保持一致。
2．导入网络表接上一个步骤，将网络表导入到刚建好的PCB中。
在此之前还有一个很重要的工作要做，就是指定PCB封装的路径。
点击Setup--User Preferences，在弹出对话框中的Categories中选中Design_paths，分别为padpath和psmpath指定路径，即将PCB元件封装路径添加到padpath和psmpath中，以告知Allegro从指定的路径寻找封装。
元件的PCB封装需要自己做或是直接用别人做好的，封装准备好后往PCB 中导入网络表，点击File--Import--Logic，在Import directory中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击Import Cadence即可导入网络表。
3.叠层设计，规则设定，布局布线暂时简单描述下元件的放置，布局，布线，具体的叠层设计，设计规则等后面再详细补充3.1 元件放置成功导入网络表之后，放置元件。
点击菜单Place--Quickplace，在弹出的对话框中使用默认设置，点击Place按钮即可完成元件的放置。
原理图绘制的一般流程步骤
原理图绘制的一般流程步骤下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!1. 确定设计要求和目标明确电路的功能和性能要求。
确定输入和输出信号的类型和规格。
完整word版cadence PCB 画图傻瓜教程快速入门
cadence画PCB板傻瓜教程（转帖）复制于某网站,谢谢。
拿出来分享吧,希望对初学者能有帮助,可以很快了解Cadence的使用，谢谢共享者。
一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用Design Entry CIS，点击Ok进入Capture CIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
cadence-PCB-画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）复制于某网站，谢谢。
拿出来分享吧，希望对初学者能有帮助,可以很快了解Cadence的使用，谢谢共享者。
一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用Design Entry CIS,点击Ok进入Capture CIS。
接下来是File-—New——Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等,用法和Protel类似.点击上侧工具栏的Project manager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等.1) 修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size中可以选择单位、大小等;2）添加原理图库：File--New--Library,可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save,改名存盘;（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装,很可能在原理图里面布线的时候通不过，没法对齐，连不上线!）3) 添加新元件：常用的元件用自带的（比如说电阻、电容的）,很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件,对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择）,可以批量添加管脚，方便快捷。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章设计流程传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。
设计人员只需要了解本阶段的基本知识及设计方法即可。
但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。
为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。
通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。
细化并调整以上原理图设计阶段的流程，并结合我们的实际情况，原理图设计阶段应该包括如下几个过程：1、 阅读相关资料和器件手册在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。
2、 选择器件并开始建库在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。
3、 确认器件资料并完成详细设计框图为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。
4、 编写相关文档这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。
5、 完成EPLD 内部逻辑设计，并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。
6、使用Concept-HDL绘制原理图7、检查原理图及相关文档确保其一致性。
以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。
此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
第二章Concept-HDL的使用运行Concept-HDL后将会出现类似如下界面。
为了方便使用，Concept-HDL的各主要功能提供了如下几种访问方式：菜单项、工具栏、右键菜单、命令行、快捷键，本章将以Concept-HDL的菜单项为线索逐一讲述Concept-HDL的各项功能，并说明各种访问方式的对应关系。
Color工具条命令行窗口Markers工具条Group工具条图2－1 Concept-HDL的主界面Concept-HDL主要用于完成原理图的输入、检查同时负责输出网表文件等用于和其他工具交互的文件。
其默认的主菜单按照功能划分为File、Edit、View、Component、Wire、Text、Block、Group、Display、PSpice、Tools、Window、Help等13项。
其主要功能说明如图2－2所示，在本章中主要讲述和原理图绘制相关的基本功能，一些本身相对复杂的工具将会在第三章中分别介绍。
图2－2：Concept-HDL 主菜单功能说明下面从File 菜单开始逐一进行介绍。
一、 File 菜单File 菜单如右图所示，其中各项功能意义如下：✧ New ：此功能会新建一个名为UNNAMED 的Cell 的原理图，并在新窗口中打开，在进行层次话设计的时候有可能用到这项功能。
他的作用和Standard 工具条中的按钮相同，他与FILE->Edit Page/Symbol ->Add New Page 的功能是不同的，后者是在当前Cell 中增加一页而不是增加一个Cell 。
此功能的快捷键为CTRL ＋N 。
此功能使用了命令行中的vpadd 和edit 命令，在命令行中输入vpadd命令后，再输入edit UNNAMED ，会有相同的效果。
✧ Open ：此菜单的作用是在新窗口中打开某个Cell 。
点击此菜单后会弹出如图2－4所示的View Open 对话框。
此按钮功能请参见File->View Search Stack选中此项则在新窗口中打开，否则会在当前窗口中打开选中此项则在打开相应内容后不关闭View Open对话框，否则此对话框会被自动关闭图2－4View Open对话框此功能可以用于在复杂的层次结构中快速的打开所要查看或编辑的原理图。
Standard工具条中的按钮和此菜单的作用相同，快捷键为CTRL+O。
在命令行中输入_!Open或者Edit都可以弹出此对话框。
或者直接按如下语法输入直接打开指定原理图：Edit [<library>] cell [ .type] [ .version] [.page]✧Close：此菜单的功能是关闭当前绘画窗口，作用与主菜单最右侧的按钮相同，其命令行方式为vpdelete，如果当前绘画窗口为主窗口（Window菜单中标号为1的窗口为主窗口），则会禁止关闭。
✧Save：此菜单的作用是保存当前绘画窗口所显示的内容，当绘画窗口所编辑的Cell名为UNNAMED时，此菜单项不可选，请使用File->Save As。
此菜单作用与Standard工具条中的按钮相同，快捷键为CTRL+S。
其命令行形式为write。
✧Save As：此菜单的作用是将当前绘画窗口内容另存，点击此按钮会出现如图2－5所示的ViewSave As对话框。
此按钮功能请参见File->View Search Stack输入新的名称会自动建立一个新的Cell。
图2－5 View Save As对话框此菜单可以将当前窗口的内容以新的Cell名称或新的一个页码来保存，对于使用File->New 菜单新建的Cell名为UNNAMED的Cell，只能用此菜单为其制定新的Cell名并保存。
此菜单的命令行形式为_!saveas [<library>] cell [ .type] [ .version] [.page]。
另外如果仅仅想修改当前绘图窗口中的Cell名、页码等信息可以使用diagram命令，他们具有相同的语法格式。
✧Save All：此菜单的作用是保存所有做过修改的设计。
他的功能与Standard工具条中的按钮相同。
✧Save Hierarchy：此菜单一般情况下与File->Save All功能相同。
但是会打开一个DOS界面的窗口，遍历设计中的所有页面并保存。
✧Revert：此菜单用于恢复当前设计。
它的作用是将当前窗口中的设计用最后一次存盘的内容替换，其命令行形式为get。
✧Recover：此菜单用于在系统或者Concept-HDL非正常退出的情况下恢复未保存的工作。
点击此菜单后将会弹出标准的打开文件窗口，这时应该在工程的Temp目录下打开相应的UNDOn.log 文件。
一般情况下在Temp目录下会有多个类似xxnedtmp3的目录，其最后一个数字不同，恢复时应该选择数字第二大的目录下的UNDO文件，如图2－6所示。
如果在非正常关闭前曾经编辑过多个窗口，那么会有多个UNDOn.log文件，每个文件都需要通过File->Recover来打开后保存（使用File->Save As进行保存）。
此菜单命令行格式为Recover <undo_log_file >。
图2－6恢复文件窗口✧Remove：用于删除指定的设计，可以删除以下几个设计的组成部分Cell、View、Version和Page。
点击此菜单会出现图2－7所示的View Remove对话框。
图2－7 View Remove 对话框在命令行中输入Remove也会出现此对话框，如果不希望出现此对话框，而直接删除相应设计可以使用Remove [<library>.] cell [.view] [.version] [.page]的语法形式。
此命令无法删除在画图窗口中已被修改和正在显示的部分。
✧Edit Page/Symbol：此项菜单具有四项子菜单，如右图所示。
其功能如下：Next：显示下一页原理图。
与Standard工具栏中的功能相同。
快捷键为[Page Down]。
Previous：显示前一页原理图。
与Standard工具栏中的功能相同。
快捷键为[Page Up]。
Go to：直接跳到第几页显示，会出现如图2－9所示界面。
图2－9 Go to Page/Symbol对话框在进行层次话设计的时候可以选中下面的CheckBox，从而在整个设计中进行定位，而不仅限于当前Cell内。
选中CheckBox的情况下，其命令行形式为gotosheetn，或者简单的使用goto n来实现跳转。
（命令行大多数情况下不需要输入完整的命令，在没有歧异时仅需要输入前几个字母即可）Add New Page：此菜单的功能是新增一页原理图。
与Standard工具栏中的功能相同。
新增页的编号是当前显示页编号加一，因此只有最后一页原理图和编号不连续的原理图后可以新增页。
✧Edit Hierarchy：此菜单项有两项子菜单，如右图所示。
用来在层次话设计时在不同层间转换。
Descend：查看下一级设计，与Standard工具栏的作用相同，选择此命令后需要用鼠标左键点击相应的模块。
Ascend：查看上一级设计，与Standard工具栏的作用相同，其命令行形式为upedit。
✧Return：此项功能与资源管理器以及IE中的Back功能类似，用于返回当前绘图窗口上一次显示的页面。
它与Standard工具栏中的作用相同，其命令行形式为return。
✧Change Suite：此菜单用于改变Concept-HDL的解决方案。
点击此菜单后会出现如图2-11所示的Product Choices对话框。
图2－11 Product Choices 对话框✧ View Search Stack ： 此菜单用于调整当前设计所使用的库以及其访问顺序。
点击此菜单后会出现类似图2－12的Search Stack 对话框。
其命令行形式为searchstack 。
图2－12 Search Stack 对话框✧ Export Physical ： 此菜单的功能是输出与Allegro 和SPECCTRAQuest 进行交互的相关文件，在完成原理图设计后，通过此菜单进入到布局布线阶段。
点击此菜单后会出现Export Physical 对话框，如图2－13所示。
✧ Import Physical ： ✧ Import IFF ：图2－13 Export Physical 对话框✧ Plot Setup ：此项菜单功能为进行打印设置，点击此菜单后会出现如图2-16所示对话框，此对话框为Concept Options 对话框(Tools->Options)中的一页。