(06)Intel 80486微处理器体系结构 2.2.2
合集下载
精品课件-- Intel系列微处理器
(2) 双核/多核技术（Dual/Multi Core Technology） 双核微处理器指一个微处理器内部集成有两个独立的内核（core），每个 内核有自己的高速缓存和控制器，均能独立读取并执行指令，实现了指令级的 并行工作。但在实际工作中并非任何时候都是两个CPU在同时工作。 (3)睿频加速技术（Turbo Boost Technology） 睿频加速技术是Intel新一代的能耗管理方案。在不超过散热设计功耗 （Thermal Design Power, TDP）的前提下，尽量提高CPU性能。
Intel系列微处理器
1
2.1 Intel系列微处理器概述
2.1.1 8086/8088微处理器 2.1.2 80286微处理器 2.1.3 80386/80486微处理器 2.1.4 64位微处理器及多核技术
2.2 80486微处理器的体系结构
2.2.1 80486微处理器的体系结构特点 2.2.2 80486微处理器的内部结构 2.2.3 80486的工作方式 2.2.4 80486的常用引脚功能
图2-10 浮点寄存器
20
2.2.3 80486的工作方式 80486有三种工作方式：实地址方式，保护虚地址方式和虚拟8086方式。
上电复位时自动进入实地址方式。
图2-11 80486微处理器三种工作方式的转换
21
Biblioteka Baidu
Intel系列微处理器
1
2.1 Intel系列微处理器概述
2.1.1 8086/8088微处理器 2.1.2 80286微处理器 2.1.3 80386/80486微处理器 2.1.4 64位微处理器及多核技术
2.2 80486微处理器的体系结构
2.2.1 80486微处理器的体系结构特点 2.2.2 80486微处理器的内部结构 2.2.3 80486的工作方式 2.2.4 80486的常用引脚功能
图2-10 浮点寄存器
20
2.2.3 80486的工作方式 80486有三种工作方式：实地址方式，保护虚地址方式和虚拟8086方式。
上电复位时自动进入实地址方式。
图2-11 80486微处理器三种工作方式的转换
21
Biblioteka Baidu
第2章80x86计算机组织PPT课件
➢系统带的调试程序Debug：举例 ➢Turbo Debug程序：Tdebug
➢Masm for windows集成实验环境
机器语言、汇编语言和高级语言
• 机器语言：二进制指令代码组成，机器可直接 识别并执行、不必依赖任何软件
• 汇编语言：一种符号语言，它几乎和机器语言 一一对应，使用助记符。是面向机器，便于记 忆的语言。
AF
PF
CF
• 条件码标志：
OF、SF、ZF、CF、AF、PF
• 控制标志位：DF • 系统标志位：TF、IF、IOPL（80286）
条件码标志
• OF：溢出标志。运算时如操作数超出机器表示范围 称为溢出。此时OF位置1；否则置0。
• SF：符号标志。记录运算结果的符号，结果为负时 置1，否则置0。
• 假如X单元中存放着Y，而Y又是一个地址，则 可用(Y)=((X))来表示Y单元的内容
• 举例： (0004H)=1234H，而(1234H)=2FlEH， 则也可记作 ((0004H))=2F1EH
5．存储器的特性
• 它的内容取之不尽 • 存入新的信息后，原来保存的内容就自
动丢失
2.4.2 实模式存储器寻址
• 存储器地址
– 分配给每一个字节单元的编号。地址从0开始 编号，顺序地每次加1
– 每一个字节单元有唯一一个地址：物理地址
• 8086/8088：
➢Masm for windows集成实验环境
机器语言、汇编语言和高级语言
• 机器语言：二进制指令代码组成，机器可直接 识别并执行、不必依赖任何软件
• 汇编语言：一种符号语言，它几乎和机器语言 一一对应，使用助记符。是面向机器，便于记 忆的语言。
AF
PF
CF
• 条件码标志：
OF、SF、ZF、CF、AF、PF
• 控制标志位：DF • 系统标志位：TF、IF、IOPL（80286）
条件码标志
• OF：溢出标志。运算时如操作数超出机器表示范围 称为溢出。此时OF位置1；否则置0。
• SF：符号标志。记录运算结果的符号，结果为负时 置1，否则置0。
• 假如X单元中存放着Y，而Y又是一个地址，则 可用(Y)=((X))来表示Y单元的内容
• 举例： (0004H)=1234H，而(1234H)=2FlEH， 则也可记作 ((0004H))=2F1EH
5．存储器的特性
• 它的内容取之不尽 • 存入新的信息后，原来保存的内容就自
动丢失
2.4.2 实模式存储器寻址
• 存储器地址
– 分配给每一个字节单元的编号。地址从0开始 编号，顺序地每次加1
– 每一个字节单元有唯一一个地址：物理地址
• 8086/8088：
体系结构与80X86CPU课件
❖ 寄存器是CPU内部的元件，寄存器拥有非常高的读写速度， 所以在寄存器之间的数据传送非常快。
2024/2/7
16
寄存器用途
1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。
2024/2/7
17
CPU（8086）的结构
例如：
STATE: IN AL, 0DAH;
TEST AL, 02H;
JZ STATE
❖ 全零标志ZF（Zero Flag）：若运算结果为0，则ZF＝1；否则ZF＝0。
例1：MOV AL, 4
SUB AL, 4
例2：XOR AX, AX
执行后，ZF=?
执行后，ZF=1
2024/2/7
27
CPU（8086）的结构
指令系统中有两条专门的指令可以置“1”或置“0” IF标志位：
STI 使IF置“1”，即开放中断。
CLI 使IF清“0”，即关闭中断
❖ 方向标志DF（Direction Flag）：用于串操作指令中的地址增量修改 （DF＝0）还是减量修改（DF＝1）。
STD (SeT Direction) ， CLD (Clear Direction)。
❖ 进位标志CF（Carry Flag）：
它反映：
加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。 减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。
2024/2/7
16
寄存器用途
1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。
2024/2/7
17
CPU（8086）的结构
例如：
STATE: IN AL, 0DAH;
TEST AL, 02H;
JZ STATE
❖ 全零标志ZF（Zero Flag）：若运算结果为0，则ZF＝1；否则ZF＝0。
例1：MOV AL, 4
SUB AL, 4
例2：XOR AX, AX
执行后，ZF=?
执行后，ZF=1
2024/2/7
27
CPU（8086）的结构
指令系统中有两条专门的指令可以置“1”或置“0” IF标志位：
STI 使IF置“1”，即开放中断。
CLI 使IF清“0”，即关闭中断
❖ 方向标志DF（Direction Flag）：用于串操作指令中的地址增量修改 （DF＝0）还是减量修改（DF＝1）。
STD (SeT Direction) ， CLD (Clear Direction)。
❖ 进位标志CF（Carry Flag）：
它反映：
加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。 减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。
第二章 80x86系列结构微处理器与80861
8086功能的扩展 2.1.1 8086功能的扩展
2.从实模式至保护模式 2.从实模式至保护模式 当1981年，IBM公司刚推出IBM-PC时，主频 1981年 IBM公司刚推出IBM-PC时 公司刚推出IBM 5MHz，内存是64KB 128KB，没有硬盘， 64KB是5MHz，内存是64KB-128KB，没有硬盘，只有 单面单密度的软盘，到了PC/XT，才有10MB硬盘。 单面单密度的软盘，到了PC/XT，才有10MB硬盘。 PC/XT 10MB硬盘 在这样的硬件资源下，采用的操作系统是PC PC在这样的硬件资源下，采用的操作系统是PCDOS（MS-DOS）。这是单用户、 ）。这是单用户 DOS（MS-DOS）。这是单用户、单任务的磁盘操 作系统。操作系统本身没有程序隔离、 作系统。操作系统本身没有程序隔离、没有保 这是DOS遭受病毒泛滥的内因。 DOS遭受病毒泛滥的内因 护。这是DOS遭受病毒泛滥的内因。
微型计算机原理及应用
河北经贸ቤተ መጻሕፍቲ ባይዱ学信息技术学院
80x86系列结构微处理器与 系列结构微处理器与8086 第2章 80x86系列结构微处理器与8086
80x86系列微处理器是8086的延伸 系列微处理器是8086 §2.1 80x86系列微处理器是8086的延伸 §2.2 8086的功能结构 8086的功能结构 8086微处理器的执行环境 §2.3 8086微处理器的执行环境
第2章 学习指导习题解答
第2章微处理器及其结构
本章介绍了8086、80486和Pentium微处理器的内部结构、寄存器结构、存储器组织及输入/输出结构、工作模式及总线操作时序。
重点与难点
本章的重点是80486微处理器的内部结构、寄存器结构、存储器组织、输入/输出结构和微处理器的工作模式，难点是实地址工作模式下存储器的寻址。具体内容如下：1．8086微处理器
总线接口部件和执行部件的功能，通用数据寄存器、指针及变址寄存器、段寄存器和指令指针的名称及用途，标志寄存器中各个标志位的意义，存储器的分段及物理地址的形成。8086 CPU存储器的名称及功能见表。
表8086寄存器及其功能
\
2．80486微处理器
80486微处理器的内部结构、新增寄存器名称及用途、存储器组织以及输入/输出结构。实地址模式、保护模式和虚拟8086模式的特点及其相互转换，时钟周期、总线周期和指令周期的概念以及总线操作时序。80486 CPU存储器的名称及功能见表。
3．Pentium微处理器
Pentium微处理器的超标量流水线、独立指令Cache和数据Cache、浮点部件和分支转移动态预测等部件的特点，存储器组织以及输入/输出结构。
【
表80486寄存器及其功能
习题解答
简述8086和80486CPU内部结构由那些部件组成，并阐明它们结构上的异同。
]
答：（1）参见P26~28，2.1.1 Intel 8086微处理器内部结构；
（2）参见P38~41，2.2.1 Intel 80486微处理器内部结构。
8086微处理器和80486微处理器中的寄存器是如何分类的，它们的主要功能是什么答：（1）参见P28~29，2.1.2 Intel 8086微处理器寄存器结构；
第2章 微型计算机和微处理器的结构
2.2.3 8086/8088微处理器的功能结构 从功能上来看，8086/8088 CPU可分为两部分，即总线接 口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。
图2.3 8086/8088CPU内部功能结构图
(1) 执行部件（EU）
功能：负责指令的执行。(主要进行8位及16位的各种运算) 组成：①ALU(算术逻辑单元)； ②通用寄存器组； ③标志寄存器（ FLAGS ）。 ①通用寄存器（AX、BX、CX、DX） 8086 有4个16位的通用寄存器（AX、BX、CX、DX）， 可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH； BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器， BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存 器。这些寄存器在具体使用上有一定的差别，如表2-1所示。
备注： 主要讲 8086/8088微型计算机和微处理器结构， 80286/80386/80486不讲
微型计算机系统的构成
显示器(输出设备)
主机箱 键盘(输入设备) 鼠标(输入设备)
微型计算机系统的构成——主机箱
电源
CPU
光驱
内存
扩展卡 主板
硬盘
2.1 微型计算机的组成及工作原理
典型的微型计算机硬件组成示于图2.1，它由下列几种大 规模集成电路通过总线连接而成。
2)80x86微处理器
３、复位后的启动操作 复位信号由高电平变低时，8086CPU将从内存的 FFFF0H处开始执行指令： CS*16+IP=FFFFH*16+0000H =FFFF0H 通常一般在FFFF0H处存放一条无条件转移指令，转 移到系统程序的入口处。
hijiyi.com
实际上，1m字节存贮器分成两个体，偶数地址单元 形成一个体，其数据线连数据总线低8位,而奇数地 址形成一个体,其数据线连数据总线高8位。 ３、I/O编址
8086允许有64k个8位I/O端口，两个编号相邻的8位 端口可以组合成一个16位端口，CPU设有访问8位 (16位)端口的I/O指令。(0UT/IN) 在系统设计时，也可通过硬件将I/O端口和存贮器放 在一起统一编址,这样可以用对存贮器的访问指令来 实现对I/O端口的读写。
３、LOCK：总线封锁信号、输出、低电平有效。 此信号有效，表示系统中其它总线主部件不能占有 总线,LOCK• 号由前缀指令“ LOCK”使其 有效，且 信 在下一条指令完成以前保持有效。 ４、RQ/GT1-0：总线请求信号输入／总线请求允许信号 输出。 这些请求/允许信号是由外部总线主设备请求总线， 促使CPU在现行总线周期结束后让出总线控制权用 的。RQ/GT0-1每一脚为双向,且RQ/GT0比RQ/GT1有 更高的优先权。
hijiyi.com
９、RESET：复位信号、输入、高电平有效
IBM—PC(80x86)汇编语言与接口技术-第2章 80x86计算机组织
• 80386是1985年研制出的一个32位微处理器， 内部及外部数据总线均为32位，地址线也为32 位，因此它可处理4G（232）字节的物理存储 空间。
• 1989年Intel公司又研制出新一代的微处理器 80486，80486芯片内除了有一个与80386相同 结构的主处理器外，还集成了一个浮点处理部 件FPU以及一个8K字节的高速缓冲存储器 （cache），使80486的计算速度和总体性能比 80386有了明显的提高。
SI为源变址寄存器，在串处理指令中，SI作为隐含的源 变址寄存器与DS联用，以确定数据段中的存储单元地址， 并有自动增量和自动减量的变址功能。
DI为目的变址寄存器，在串处理指令中，DI和附加段寄 存器ES联用，以达到在附加段中寻址的目的，然后DI自 动增量或减量。
BP,SP: 堆栈指针寄存器，
SP+SS在RAM中建立堆栈，并通过栈顶来存取堆 栈中的数据。
• 1993年Intel公司又推出了Pentium微处 理器，此后几乎每两年就推出一个新型号。 由此可见，微处理器芯片的发展速度是非 常快的。
• 在微处理器的发展过程中，芯片主频越来 越快，寻址空间越来越大，数据和地址总 线也越来越宽，加之许多体系结构方面的 改进措施，如流水线结构、存储器层次结 构等，使微计算机的性能大大提高，其应 用领域也更加广泛。
第2章 80x86Βιβλιοθήκη Baidu算机组织结构
微机8088第二章
等待 取指 执行 取指 执行 取指 执行 取指 执行 取数 执行
CPU内部与总 线交替工作。
特点：提高CPU的利用率； 提高整体的运行速度。
取指和指令执 行是并行分开 执行 工作的。
取指
8086/8088CPU的内部结构
BIU：总线接口单元。负责CPU与存储器及 I/O接口之间的信息传送。
包含从存储器取指以及配合执行单元 或I/O接口进行读或写操作。
第6.5代：P67（2000-今）
Pentium IV(研发代号Willamette)（威廉斯塔得） •介于P6与IA64之间全新的NetBurst体系结构 •采用0.18m工艺，时钟频率1.4GHz~2GHz
第七代：64位处理器P7(IA64体系结构)
•Itanium（研发代号: Merced），2001年5月发布
执行单元EU
通用寄存器
16为内部数据总线
微处理器内部各部 分间数据传送 8位/16位的运算
Fra Baidu bibliotek
标志寄存器
通用寄存器
（1）数据寄存器
A 累加器寄存器 B 基址寄存器 C 计数寄存器 D 数据寄存器
在 程序执行 时暂时保存中间结果。
作16位用,可保存数据和地址
作8位用,可保存数据
算术和逻辑运算
（2）地址指针寄存器 SP和BP： 用于访问堆栈段中的数据
CPU内部与总 线交替工作。
特点：提高CPU的利用率； 提高整体的运行速度。
取指和指令执 行是并行分开 执行 工作的。
取指
8086/8088CPU的内部结构
BIU：总线接口单元。负责CPU与存储器及 I/O接口之间的信息传送。
包含从存储器取指以及配合执行单元 或I/O接口进行读或写操作。
第6.5代：P67（2000-今）
Pentium IV(研发代号Willamette)（威廉斯塔得） •介于P6与IA64之间全新的NetBurst体系结构 •采用0.18m工艺，时钟频率1.4GHz~2GHz
第七代：64位处理器P7(IA64体系结构)
•Itanium（研发代号: Merced），2001年5月发布
执行单元EU
通用寄存器
16为内部数据总线
微处理器内部各部 分间数据传送 8位/16位的运算
Fra Baidu bibliotek
标志寄存器
通用寄存器
（1）数据寄存器
A 累加器寄存器 B 基址寄存器 C 计数寄存器 D 数据寄存器
在 程序执行 时暂时保存中间结果。
作16位用,可保存数据和地址
作8位用,可保存数据
算术和逻辑运算
（2）地址指针寄存器 SP和BP： 用于访问堆栈段中的数据
第2章Intel 80X86CPU汇总
暂存寄存器
(8位 ) 指令队列缓冲器 EU 控制电路
ALU 标志寄存器
1wk.baidu.com2 3 4 5 6
执 行 单 元 (EU)
总 线 接 口 单 元 (BIU)
●8086 /8088CPU采用不同于第二代微处理器(8080， Z80) 的一种全新结构形式，均由两个独立的单元组成，一个 称为总线接口单元BIU，另一个称为执行单元EU。总线 接口单元完成内存、I/O接口与CPU内程序、数据的传 送；执行单元EU完成CPU
CPU必须满足：
■ 有大的存储器空间。
■ 必须有存储保护功能
■ 要求操作系统是多任务的操作系统， 且微处理器以特殊的硬件逻辑必须支持 多任务操作系统。
■
必须支持虚拟存储器系统
虚拟存储器是通过操作系统实现存储器管理与 分配，把主存储器和辅助存储器有机的结合起
来，允许同一程序的一部分在主存储器中，其
它部分在辅助存储器里。运行时，通过频繁地 进行着辅存部分装入主存，主存部分传至辅存， 使得程序员可以按比主存储器容量大得多的空 间编制程序。
SS 0 /(HIGH ) MN / MX
ALE(QS 0) INTA (QS1 ) TEST READY RESET
WR(LOCK ) IO / M (S 2 ) DT / R (S1 ) DEN(S0 )
RD HOLD (RQ / GT0 ) HLDA (RQ / GT1 )
chapter2 Intel 80x86 系列微处理器简介
18 18
第2章 IA-32结构微处理器
奔腾 II和奔腾 III
Intel Pentium II 处理器把 MMX 技术加至 P6 系列处理器，并具 有新的包装和若干硬件增强。第一级数据和指令 caches 每个扩展至 16 K 字节，支持二级 cache 的尺寸为 256 K 字节、512 K 字节和1 M 字节。
9 9
第2章 IA-32结构微处理器
Intel486 处理器把 Intel386 处理器的指令译码和执行单元扩展为五个 流水线段，增加了更多的并行执行能力，其中每个段（当需要时）与其 它的并行操作最多可在不同段上同时执行五条指令。每个段以能在一个 时钟周期内执行一条指令的方式工作，所以，Intel486 处理器能在每 个时钟周期执行一条指令。 微机的流水线操作技术，实质上是多条指令同时执行各自的操作，在微 机的流水线操作技术中，时间也是一项非常重要的“资源”。为了充分 利用时间这一“资源”，而使多条指令“重叠”执行，有效地消除了在 非流水线操作情况下，一条指令在按部就班地执行各操作步骤时，其他 指令只能眼睁睁地看着、盼着执行而白白浪费时间“资源”的现象。
分支转移预测技术（branch prediction），是Pentium CPU动态执 行的一项技术，在ID(Instruction Decode)段进行预测，由于这项技 术的出现，有效地减少了由于程序中出现了转移而导致的流水线操作的 效率损失，从而节省了Pentium的执行时间，提高了微机的整体性能 。
第2章 IA-32结构微处理器
奔腾 II和奔腾 III
Intel Pentium II 处理器把 MMX 技术加至 P6 系列处理器，并具 有新的包装和若干硬件增强。第一级数据和指令 caches 每个扩展至 16 K 字节，支持二级 cache 的尺寸为 256 K 字节、512 K 字节和1 M 字节。
9 9
第2章 IA-32结构微处理器
Intel486 处理器把 Intel386 处理器的指令译码和执行单元扩展为五个 流水线段，增加了更多的并行执行能力，其中每个段（当需要时）与其 它的并行操作最多可在不同段上同时执行五条指令。每个段以能在一个 时钟周期内执行一条指令的方式工作，所以，Intel486 处理器能在每 个时钟周期执行一条指令。 微机的流水线操作技术，实质上是多条指令同时执行各自的操作，在微 机的流水线操作技术中，时间也是一项非常重要的“资源”。为了充分 利用时间这一“资源”，而使多条指令“重叠”执行，有效地消除了在 非流水线操作情况下，一条指令在按部就班地执行各操作步骤时，其他 指令只能眼睁睁地看着、盼着执行而白白浪费时间“资源”的现象。
分支转移预测技术（branch prediction），是Pentium CPU动态执 行的一项技术，在ID(Instruction Decode)段进行预测，由于这项技 术的出现，有效地减少了由于程序中出现了转移而导致的流水线操作的 效率损失，从而节省了Pentium的执行时间，提高了微机的整体性能 。
微型计算机原理与接口技术第五版周荷琴课后答案
微型计算机原理与接口技术第五版周荷
琴课后答案
【篇一：《微型计算机原理与接口技术》周荷琴_吴秀
清(第三版)课后习题答案】
现在已演化为以存储器为中心的结构。
2. 微处理器，微型计算机，微型计算机系统有什么联系与区别？答：微处理器是微型计算机系统的核心，也称为cpu（中央处理器）。
主要完成：①从存储
器中取指令，指令译码；②简单的算术逻辑运算；③在处理器和存
储器或者i/o 之间传送数
据；④程序流向控制等。
微型计算机由微处理器、存储器、输入/输出接口电路和系统总线组成。
以微型计算机为主体，配上外部输入/输出设备及系统软件就构成了
微型计算机系统。
三者关系如下图：
3. 微处理器有哪些主要部件组成？其功能是什么？
答：微处理器是一个中央处理器，由算术逻辑部件alu、累加器和
寄存器组、指令指针寄
存器ip、段寄存器、标志寄存器、时序和控制逻辑部件、内部总线
等组成。
算术逻辑部件alu 主要完成算术运算及逻辑运算。
累加器和寄存器组包括数据寄存器和变址及指针寄存器，用来存放
参加运算的数据、
中间结果或地址。
指令指针寄存器ip 存放要执行的下一条指令的偏移地址，顺序执行
指令时，每取一条
指令增加相应计数。
段寄存器存放存储单元的段地址，与偏移地址组成20 位物理地址用来对存储器寻址。
标志寄存器flags 存放算术与逻辑运算结果的状态。
时序和控制逻辑部件负责对整机的控制：包括从存储器中取指令，
对指令进行译码和
分析，发出相应的控制信号和时序，将控制信号和时序送到微型计算机的相应部件，使cpu
内部及外部协调工作。
内部总线用于微处理器内部各部件之间进行数据传输的通道。
80486微处理器
12
下图描述了32位微处理器内部的基本逻辑部件之间的基本 联系、各部件的主要功能、数据在微处理器中的主要流动趋向。
所有部件都挂接在内部总线上，通过内部总线交换数据，
也可以按粗尖头所示方式与相邻部件交换数据。每个部件都有
自己的寄存器。
13
3．1．2 寄存器组
分4类：
基本结构寄存器
浮点寄存器
应用程序可访问
用旁视缓冲区TLB。（P.317）
21
3．1．3 80486微处理器的地址空间
1． 存储地址空间分为： 虚拟空间（又称逻辑空间），其地址为虚拟地址或逻辑地 址，可达246字节（64TB） 线性空间：通过分段部件把虚拟空间变换为32位的线性空 间。若分页部件未被选用，线性地址就是物理地址。 物理空间（又称主存空间）：主存的实际空间，其地址称 作物理地址或主存地址。可达232字节（4GB）。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时，根据发送端与接受端处理 数据的速度不同，可能在128位、64位、32位、 16位或8位二进制位为单位，进行数据的传送。
但在内存中总是以8位二进制位为单位来存 放数据。
1
本章内容
3．1 80486 的内部结构 3．2 80486的工作模式介绍 3．3 80486的外部引脚介绍
15
累加器 基址 计数 数据 源变址 目标变址 基址指针 堆栈指针
下图描述了32位微处理器内部的基本逻辑部件之间的基本 联系、各部件的主要功能、数据在微处理器中的主要流动趋向。
所有部件都挂接在内部总线上，通过内部总线交换数据，
也可以按粗尖头所示方式与相邻部件交换数据。每个部件都有
自己的寄存器。
13
3．1．2 寄存器组
分4类：
基本结构寄存器
浮点寄存器
应用程序可访问
用旁视缓冲区TLB。（P.317）
21
3．1．3 80486微处理器的地址空间
1． 存储地址空间分为： 虚拟空间（又称逻辑空间），其地址为虚拟地址或逻辑地 址，可达246字节（64TB） 线性空间：通过分段部件把虚拟空间变换为32位的线性空 间。若分页部件未被选用，线性地址就是物理地址。 物理空间（又称主存空间）：主存的实际空间，其地址称 作物理地址或主存地址。可达232字节（4GB）。
32位微处理器是指在微处理器内部以32位寄 存器为单位进行数据处理。
而在数据传送时，根据发送端与接受端处理 数据的速度不同，可能在128位、64位、32位、 16位或8位二进制位为单位，进行数据的传送。
但在内存中总是以8位二进制位为单位来存 放数据。
1
本章内容
3．1 80486 的内部结构 3．2 80486的工作模式介绍 3．3 80486的外部引脚介绍
15
累加器 基址 计数 数据 源变址 目标变址 基址指针 堆栈指针
微机原理及接口技术80486
31
15
0
IP
EIP
CPU可以使用它的低16位/32位。
2020/5/25
22
关于标志R（32位） 8086比8位微机，增加了3个控制标志和1个算术运算标志： 分别为DF、IF和OF。 80286比8086又增加了2个控制标志： NT—— 嵌套（14位） NE 1— 表示当前任务嵌套于另一任务中，执
AB： 24条 DB：16条
AB： 32条 DB： 32条 AB： 32条 DB： 32条
2020/5/25
18
§2 80X86的内部结构
一、80X86的内部各部件及其功能
80X86CPU由多个部件构成——
多个部件在CPU内部分别同步 独立并行地进行操作，避 免了顺序处理，实现了高效的流水化作业，最大限度地 发挥了CPU的性能，使总线的利用率达到最佳状态。
S AF D4
S CF D0
所有标志位分 S PF D2
为三类：
S SF D7
S— 状态标志 S IF D6
C— 控制标志 C DF D10
C IF D9
X—系统标志 S OF D11
X TF D8
X NT D14
X IOPL D12
X RF D16
X VM D17 2020/5/25X AC D18
（段长度可变，但不好管理。所以引入了分页管理）
微机原理与接口技术(第三版) 龚尚福章 (2)
第2章 微处理器及其结构 图2.2 8086 CPU内部结构示意图
第2章 微处理器及其结构
1) 总线接口单元(BIU) BIU是8086 CPU在存储器和I/O设备之间的接口部件，负责 对全部引脚的操作，即8086对存储器和I/O设备的所有操作都 是由BIU完成的。所有对外部总线的操作都必须有正确的地址 和适当的控制信号，BIU中的各部件主要是围绕这个目标设计 的。
第2章 微处理器及其结构
2. 微处理器的发展趋势 目前微型计算机基本上是沿着两个方向发展：一是生产性 能更好的单片机及4位、8位微型计算机，主要是面向要求低成 本的家电、传统工业改造及普及教育等，其特点是专用化、多 功能、可靠性好；二是发展16位、32位、64位微型计算机，面 向更加复杂的数据处理、OA、DA科学计算等，其特点是大量采 用最新技术成果，在IC技术、体系结构等方面，向高性能、多 功能的方向发展。下面主要介绍一下高档微处理器技术发展的 一些趋势。
第2章 微处理器及其结构
6. Intel PentiumⅢ微处理器 Pentium Ⅲ CPU是Intel公司1999年第一季度新产品，首 批产品代号为“Katmai”，产品设计上仍保持了0.25 μm、半 速512 KB Cache和Slot1接口技术。它最重要的改进是采用了 SSE(Streaming SIMD Extensions，数据流单指令多数据扩展) 指令，以增强三维和浮点的运算能力，并在设计中考虑了互联 网的应用。它的另一个特点是处理器中包含了序列号，每个 Pentium Ⅲ处理器都有一个特定的号码，用户既可以用它对机 器进行认证，也可以用它进行加密，以提高应用的保密性。
第2章 80X86微处理器及其体系结构第2讲
9
皖西学院
实地址方式和虚拟8086方式的区别
①
实地址方式下，CPU不支持多任务，所以，实地址是 针对整个CPU而言的，而虚拟8086方式往往是CPU工作 于多任务状态下的某一个任务对应的方式。 ② 实地址方式下的整个系统的寻址空间最大为1MB，而虚 拟8086方式下则是每个任务的寻址空间是1MB。 ③ 实地址方式下，内存采用分段方式，而虚拟8086方式下， 内存除了用分段方式，还用分页方式，两者合起来实现 对内存的管理。
4
皖西学院
5
皖西学院
2．80386体系结构
6
皖西学院
3．80386的主要特性
（1）采用IA-32系统构架, 80386的内部和外部数 据总线都是32位，地址总线也是32位，可寻址高 达4GB内存 （2）提供32位外部总线接口，数据总线宽度可以 在32位到16位之间自由进行切换 （3）具有三种工作方式：实地址方式、保护方式 和虚拟8086方式。 （4）采用了比8086更先进的流水线结构，能高效、 并行地完成取指、译码、执行和存储管理4级流 水线功能
2
INTR
BUSY ERROR
皖西学院
3．80286的主要特性
（1）微处理器字长16位 （2）16位数据线、24位地址线，地址线增加，使内存 容量提高 （3）有两种方式工作：实地址方式 和保护虚地址方式。 （4） 四个独立的处理部件，支持多个任务 。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第7页
电气工程学院
*TF Trap Flag 自陷标志 =1，表明CPU将进入单步执行方式， 即：一条一条地执行指令，以便于调试程序。 **IF Interrupt enable Flag 中断允许标志 =1表明CPU接受外部可屏蔽中断。 *DF Direction Flag 方向标志 控制串操作指令的地址改变方向。 =1表示在串操作过程中，地址指针EDI，ESI的地址值会不断减少，减址； =0，增址。 **OF Overflow Flag 溢出标志 =1表明结果超出了给定字节所能表示的数的范围。 #IOPL Input/Output Priority Level flag I/O特权级标志 486 CPU确定了4个I/O特权级，0是最高级，3是最低级。 D12，D13：00，0级；01，1级；10，2级；11，3级。 #NT Nested Task 任务嵌套标志。 指出当前执行的任务是否嵌套在另一任务中。=1，表示已嵌套。 # RF Restoration Flag 恢复标志 它用于调试失败后，强迫程序恢复执行。 该标志与调试寄存器的代码断点结合使用，以保证不重复处理断点。 # VM Virtual 86 Mode 虚拟86模式标志， =1，表示工作在虚拟86模式。只有两种方式可以设置该标志： 在保护模式下，由最高特权级（0级）的代码段的IRET指令 来设置；或由任务转换来设置。 # AC Alignment Check 对准检查标志。
16位的选择符和64位的描述符高速缓存器。
确定描述符在描述 符 表 中 的 位 置 用途？
在286的相关内容的基础上，对486的段寄存器做如下简介
第10页
电气工程学院
全局描述符表 GDT 或 局部描述符表 LDT
首地址
（1）
GDTR LDTR
N+0 N+1 N+2 N+3 N+4 N+5 N+6 N+7
第8页
电气工程学院
什么是对准检查？
N+0 数据1低字节
数据1高字节
设N是偶地址
字操作数
n
双字
n
四字
N+2 数据2低字节
数据2高字节
字操作数
Intel Convention： 字操作，必须从偶地址开始； 双字操作，n/4必须是整数； 四字操作，n/8必须是整数 存取都按这个原则
对准检查 的含义
所谓对准检查，就是检查是否符合上述规定，如果不符合，则产生异常中断。 ④ 段寄存器 8086与80486在段的定义上有不同 8086：1B~64KB 80486
（4）指令执行部件：完成指令的执行 算术、逻辑运算，数据传送，位操作等 （5）段管理部件： 实施存储器管理 从286开始，引入了虚拟存储器概念，但虚拟地址最终要转换成为实际地址（物理地 址），段管理功能部件的主要任务就是把虚拟地址转化为线性地址，以便由页管理单元转 换为物理地址；在不采用页管理的情况下，“线性地址”就是“物理地址”。 （6）页管理部件： 把线性地址转化为物理地址 486的分页管理是在分段管理的基础上进行的，486的物理存储器可以分为若干个大小 固定为4K的页面（用来存放即将运行的程序的指令代码和数据），这是一种功能很强的
物 理 地 址
（1）
b15
索引值
b3 b2 b1 b0
TI RPL
63
描述符高速缓存器
0
段寄存器提供选择符
16位代码段寄存器值 16位堆栈段寄存器值 16位数据段寄存器值 16位ES寄存器值 16位FS寄存器值 16位GS寄存器值
描 述 符 表
代码段
堆栈段 数据段 附加段 附加段 附加段
486的段寄存器
与CS配合，形成32位存放指令物理地址
31
16 15 IP
0
在实模式下，IP与CS配合，合成 20位物理地址，如同8086 ③ 标志寄存器（EFLAGS） 算术逻辑操作有两个结果，一个是数据，一个是特征。 8086/8088：把特征存放在一个16位的标志寄存器中；
第6页
电气工程学院
80486：32位标志寄存器，包含三种标志： 状态标志（S Status）：算术逻辑操作后的状态（学习重点） 控制标志（C Control）：控制串操作指令的地址改变方向 系统标志（X）：控制I/O、屏蔽中断、调试、任务转换、 控制保护方式和虚拟8086方式之间的转换。 对《P35图2.6 标志寄存器》 作如下说明： 32位的EFLAGS寄存器中，15位有定义。 CF，PF，AF，ZF，SF，TF，IF，DF，OF属于8086/8088的标志； 其它是新增加的。 “**”重中之重；“*”重点；“#”了解即可 各位的定义： ** CF Carry Flag =1表明有进位，有借位。 用于多字节加、减法，也用于移位和循环指令 * PF Parity Flag 奇偶标志 =1 表明运算结果中，“1”的个数是偶数；=0，为奇。 多用于串行通信中的奇偶校验，以检查是否存在传输错误。 *AF Auxiliary Flag 辅助寄存器 =1表明D3对D4有进位，BCD运算 **ZF Zero Flag 零标志 =1表示结果中，所有位都是0 **SF Sign Flag 符号标志 =1表示结果的最高位是1，对补码而言，表明结果是负数。
31 31 EAX 15 AH BH CH DH AX BX CX DX SI DI BP SP 0 AL BL CL DL 15 0 63 0 CS SS EIP EFLAGS 31 15 0 EFLAGS 15 IP 0
通 用 寄 存 器
EBX ECX EDX ESI EDI EB P ESP
段 寄 存 器
总线 接口 部件
高速缓 存部件
指令预 取部件
内部控制线
指令译 码部件
内部数据 总线
物理地址
物理地址 逻辑地址 执行
页管理 线性地址 段管理 部 件 部 件 （1）总线接口部件：
Biblioteka Baidu
部件
浮点数 部 件
完成CPU与外部总线上各种信号的交换，管理486CPU的168条引脚。
通过地址驱动器输出地址信号，以选择外部的存储单元或者I/O口； 通过数据总线收/发器，完成内部数据外送，把外部的数据或指令代码取回。 通过总线接口单元的相关部件，实现对各种控制信号、状态信号的管理
第1页
电气工程学院
2.2.2 80486的内部结构与内部寄存器
内部结构 8个逻辑部件： 总线接口部件；指令预取部件；指令译码部件；指令执行部件； 段管理部件； 页管理部件； 高速缓存部件；浮点运算部件 各单元的功能 图2.3的简化结构图（实验讲义P1）
外部数据总线
32位 控制总线 外部地址总线
32位
电气工程学院
2.2 Intel 80486微处理器体系结构
表2.1给出了Intel的CPU，从4004到PⅢ， 486是主流机种中代表性、典型性、上下
兼容性都很好的CPU。
原则： 宜粗不宜细
不讲实际结构，只能讲编程结构，即：站在程序员和用户的角度来看结构，这样得到 了与实际布局有差异的，但简单得多的框图；只了解编程结构不会影响我们使用计算机， 否则这样的结构是无意义的。 2.2.1 结构特点 80486是32位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有 如下的特点：（P33） ① 80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外部时钟频率就是其内部 处理器的工作时钟频率。 ② 内部包含有8K字节的指令/数据合用型高速缓存器。 ③ 内部包含了相当于增强型80387功能的浮点协处理器。 ④ 对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行 单元采用了RISC(Reduced Instruction Set Computing 精简指令集计算，整体提高CPU性能) 技术和流水线技术。 ⑤ 采用了突发式总线传输方式（有效地解决CPU与存储器之间的数据交换问题）。 ⑥ 内部数据总线的宽度有32位、64位等多种，并分别用于不同单元之间的数据通路 ⑦ 对某些内部寄存器中部分位的内容进行了变动和增加。 ⑧ 面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了支持多机操作的指令。
虚拟空间 通过描述符来访问存储器
实空间
第11页
电气工程学院
⑴ 系统级寄存器(略) 包括四个位的控制寄存器和四个系统地址寄存器，只有在特权0级上运行的程序 （操作系统）才能访问它们。 ①控制寄存器：它们的作用是存放全局特性的机器状态，控制片上的Cache、FPU （浮点运算单元）和分段、分页单元的工作。 ②系统地址寄存器：只有在保护方式下使用。把保护方式下常用的数据基地址、界 限和其它属性保存起来，以确保其快速性。 ⑵ 调试和测试寄存器(略) 用来支持调试功能
DS ES
FS
GS 选择器 描述符高速缓存器
第5页
电气工程学院
基本寄存器包括：通用寄存器；指令指针寄存器；标志寄存器；段寄存器；共计16个。 ① 通用寄存器 8个32位通用寄存器 8086/8088: (8个16位) AX，BX，CX，DX，SI，DI，BP，SP。 80486：(8个32位) EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP。 其中，AX，BX，CX，DX仍可保留在8086/8088中的工作方式：每一寄存器仍可进 一步分为2个独立的8位寄存器，并拥有原来的名称（在硬件上保持了对8086的兼容）： AH，AL，BH，BL，CH，CL，DH，DL。高16位不能再分。 ② 指令指针寄存器EIP（EIP Extended Instruction Pointer register） 假想机 PC：直接存放指令地址 8086/8088 IP：与CS配合，按一定规则，合成20位存放指令物理地址 80486 EIP
低档计算机为了提高运算速度，专门用一片CPU来完成计算 8086 配8087； 80286 配80287 80386 配80387 片外配置
486把协处理器集成在芯片中
第4页
电气工程学院
必须知道：8个部分的名 8个部分的功能概述，见P33 ①②③④⑤⑦⑧。 称及简要功能！ 486的流水线工作示意： P33图2.4，每一条指令分为6个步骤完成。一个专门部件只完成个一步骤；这样，从第六个 时钟开始，每一个时钟周期，就有一条指令执行完成 2. 内部寄存器 学习CPU，重点学寄存器 重中之重 按功能分为四类： 基本寄存器；系统寄存器；调试和测试寄存器；浮点寄存器。
实： 固定为64K 保： 1B~4GB
第9页
电气工程学院
是否已经建立起这样一个概念？ 采用存储器分段技术后，必须用段寄存器来指明使用存储器的区域。 486中有6个段寄存器
用CS 来指明当前的代码段； 用SS 来指明当前的堆栈段； 用DS、ES、FS、GS来指明当前的4个数据段
P34 图2.5
486可以同时使用四个数据段。对于不同类型的数据（如：当前数据模块的数据， 来自更高级别的数据模块的数据，动态生成的数据和与其它程序生成的数据）分门别 类地生成各自独立的数据结构（数据段），从而实现安全有效的存取操作。 486的段寄存器由两部分组成：
： 段边界（0-7位） 段边界（8-15位） 段基址（0-7位） 段基址（8-15位） 段基址（16-23位） 属性（8位） 段边界（16-19）属性（4位） 段基址（24-31位） ：
全局/局部描述符表寄存器 GDTR/ LDTR
64位段描述符 包括32位 段基地址
（3）
（3）
（2）
段不变 则由缓存器 提供描述符内容 （4）
第3页
电气工程学院
存储器管理方式。分页的目的是把处理器的地址空间映像到磁盘，以便使内存以 页为单位与磁盘进行交换，从而实现虚拟存储器系统中的物理存储器管理。 虚拟主内存 物理主内存 外部存储器
： ： ： ： ： ： ： ： ： ： ： ：
页 段
主内存
CPU Cache
： ： ： ：
存储管理机制
（7）Cache：集成在486芯片中的片内Cache速度更快。片内片外2级 （8）浮点运算部件：
第2页
电气工程学院
（2）指令预取部件： 完成译码前期工作——指令取入、排队分析、分解 总线接口单元对片外存储器的代码段发出地址信号，从中取出代码，经数据总 线进入指令预取单元。486有32字节的代码队列，平均可存放10条指令（486的指 令平均长度是3.2字节）
（3）指令译码部件： 完成指令译码 对指令预取队列的指令代码流进行预译码，然后送入已译码的指令队列等候执行。 预译码的好处？在8086中，没有这一环节，译码时发现是转移或调用子程序指令，则 清空指令队列，重新提取指令和装入指令，再译码和执行，花费CPU时间。而486是在 执行指令的同时完成这些动作。