(06)Intel 80486微处理器体系结构 2.2.2
第2章 学习指导习题解答
第2章微处理器及其结构本章介绍了8086、80486和Pentium微处理器的内部结构、寄存器结构、存储器组织及输入/输出结构、工作模式及总线操作时序。
1.1 重点与难点本章的重点是80486微处理器的内部结构、寄存器结构、存储器组织、输入/输出结构和微处理器的工作模式，难点是实地址工作模式下存储器的寻址。
具体内容如下：1．8086微处理器总线接口部件和执行部件的功能，通用数据寄存器、指针及变址寄存器、段寄存器和指令指针的名称及用途，标志寄存器中各个标志位的意义，存储器的分段及物理地址的形成。
8086 CPU存储器的名称及功能见表2.1。
表2.1 8086寄存器及其功能2．80486微处理器80486微处理器的内部结构、新增寄存器名称及用途、存储器组织以及输入/输出结构。
实地址模式、保护模式和虚拟8086模式的特点及其相互转换，时钟周期、总线周期和指令周期的概念以及总线操作时序。
80486 CPU存储器的名称及功能见表2.2。
3．Pentium微处理器Pentium微处理器的超标量流水线、独立指令Cache和数据Cache、浮点部件和分支转移动态预测等部件的特点，存储器组织以及输入/输出结构。
表2.2 80486寄存器及其功能2.2 习题解答2.1 简述8086和80486CPU内部结构由那些部件组成，并阐明它们结构上的异同。
答：（1）参见P26~28，2.1.1 Intel 8086微处理器内部结构；（2）参见P38~41，2.2.1 Intel 80486微处理器内部结构。
2.2 8086微处理器和80486微处理器中的寄存器是如何分类的，它们的主要功能是什么？答：（1）参见P28~29，2.1.2 Intel 8086微处理器寄存器结构；（2）参见P41~47，2.2.2 Intel 80486微处理器寄存器结构。
2.3 EFR寄存器包含哪些标志位？说明各主要标志位的作用。
答：参见P42～43，（3）标志寄存器EFR2.4 说明80486微处理器中控制寄存器、系统地址寄存器的作用和各自的功能。
微机原理及接口技术80486
2019/2/11
3
② 数据总线传输数据，用来与存储器单元和 I/O接 口交换数据。
8086/80286CPU内/外数据线都是16位。
80386/80486CPU数据线是32位。
对LDTR和TR的说明：
※这两个寄存器只能在保护方式下使用。 ※在保护模式下程序可访问字段仅限于段选择器字段，
即只能用指令加载段选择器。
2019/2/11 27
用LLDT和LT指令可设置成改变相应的选择器字段，依 选择器字段可 从全局描述符表中找到指定的基地址描述符和 任务状态段描述符，在将描述符中的32位段基址和16位的段 限及16位的属性字段加载到 LDTR和TR的64位高速缓冲寄存 器中。
2019/2/11
16
三、具有对存贮器及特权层的保护功能
CPU内部具有保护机构： 1。对特权层的保护功能：禁止程序的非法操作如：向代码段进行写入操 作，访问段限以外的存贮区域等。
2。对特权层的保护功能：
特权层分为4级：
1级
0级
OS核 系统服务程序 应用服务程序
2019/2/11
2 级
3 级
应用程序
31
2019/2/11
0 15
表基址 表限
0
26
可在实模式方式下，通过编程对GDTR和IDTR加载，以实现对 GDT和IDT在保护方式下的初始化操作。 15 0 15 0 31 0 表基址字段 15 0 边界字段 选择器字段 属性字段
LDTR和TSR共80位：32位的表基址字段+20位的边界字段
+12位的访问权字段 +16位的选择器字段。
《微机原理与接口技术(80386-Pentium)》-第3章80486系统原理
惟一差别是80486又新定义了一个AC 标志位（即标志 寄存器的位18），也就是对准校验标志（Alignment Checkout Flag）。 若AC位为1时，80486就允许对没有对准的数据进行 对准检查，既可以是对字对准进行检查，也可以对双 字甚至四字的对准进行检查。若80486发现在进行存 储器操作时出现没有按边界对准情况，就发生数据访 问异常事故，并把这种异常事故编号为异常事故17。 若AC位为0则不检查。 如果对存储器进行读写操作时，使用的是一个未对准 的地址，80486就允许产生异常事故信号。若AC=1， 若出现了单字存储操作时使用的是奇地址，双字存储 操作使用的不是双字边界内地址，或者在进行四字（8 个字节）存储操作时使用的不是四字边界内地址，就 会出现数据访问不对准异常。
15
图3.4示出80486微处理机CPU的逻辑框图。 图中的Cache部件、8K• 节的统一Cache、 字 以及浮点部件FPU和EP寄存器组在以 80386为基础的系统内属于不同的独立芯 件，并不在80386 CPU芯片之内，而在 80486中这些部件变成了80486 CPU的一 个组成部分。 这两个新集成到80486 CPU内的部件，一 个是浮点部件FPU，它有效地提高了浮点 操作性能；另一个是指令和数据共用的高 速缓冲存储器Cache。
7
3．标志寄存器EFLAGS
80486的标志寄存器是一个32位寄存器，如图3.3所 示。它的作用是用来存放有关80486微处理机的状态 标志信息、控制标志信息以及系统标志信息。 80486的状态标志信息报告的是算术运算类指令在执 行完之后的机器状态。控制标志仅有一个即DF标志， 用来控制串操作过程中执行方向问题，即是给目标变 址寄存器EDI、源变址寄存器EDI、源变址寄存器 ESI 增值还是增负值（减值）问题。系统标志信息用来控 制输入/输出、屏幕中断、调试、任务转换和控制保 护模式与虚拟8086模式间的转换等操作。 对绝大多数系统来说，若通过应用程序改变系统标志 寄存器中的标志状态，都将引起一个异常事故出现。 拿80486的标志寄存器与 80386的标志寄器进行比较 后会发现，二者几乎完全一样。 8
精品课件-- Intel系列微处理器
2.指令流水线和存储器的分段模式 (1) 指令流水线
由于EU和BIU两个独立的功能部件可以并行工作，改变了以前8位微处理 器执行程序时的串行工作方式，使得取指令操作码和分析、执行操作重叠进 行，从而形成了两级指令流水线结构，提高了微处理器的运行速度。如图。
6
(2)存储器的分段模式 8086/8088引入了“分段”的概念。即把1MB的物理存储空间分成若干个逻
图2-5 80486的流水线工作示意图
15
2.内部寄存器组 80486的寄存器按功能可分为四类：基本寄存器、系统级寄存器、调
试和测试寄存器、浮点寄存器。 (1)基本寄存器
图2-6 基本寄存器
16
(2)系统级寄存器 系统级寄存器包括4个控制寄存器和4个系统地址寄存器。
1）控制寄存器 80486有4个32位的控制寄存器(CR0、CR1、CR2和CR3)，它们的作用是保存全局
物理地址=段基址×l6＋段内偏移地址
BIU中的4个16位的段寄存器CS、SS、 DS和ES分别存放着4个当前段(代码段,堆 栈段,数据段,附加段)的段基址。
7
2.1.2 80286微处理器 80286是继8086之后推出的一种增强型标准16位微处理器。与8086/8088
相比，它在结构上有很大改进，性能上有明显提高。主要表现在： (1) 内部由执行单元EU（Execution Unit）、总线单元BU（Bus Unit）、
13
2.2.2 80486微处理器的内部结构 1.内部结构
图2-4 80486微处理器的内部结构示意图
14
由图2-4可见,80486微处理器的内部结构主要由8个逻辑单元组成：总 线接口单元、指令预取单元、指令译码单元、指令执行单元、段管理单 元、页管理单元、高速缓冲存储器单元和浮点运算单元。
80486微处理器
4、指令预取部件——对代码做取入、排队分析、分
解等译码的前期准备工作。 • 代码预取操作是利用总线空闲周期，不断将后续指 令从高速缓存中或内存中取入，放置在指令队列中， 直到装满为止。 • 该部件有两个16字节的队列寄存器，它与Cache之 间有一条128位（8*16）宽度的通道，因此，每次从 cache最多可取16字节的信息。 • 这种指令的取入和分析执行的并行操作，避免了译 码部件因总线忙碌不能及时取入后续指令，而2位微处理器内部的基本逻辑部件之间的基本 联系、各部件的主要功能、数据在微处理器中的主要流动趋向。
所有部件都挂接在内部总线上，通过内部总线交换数据，
也可以按粗尖头所示方式与相邻部件交换数据。每个部件都有
自己的寄存器。
13
3．1．2 寄存器组
分4类：
基本结构寄存器
浮点寄存器
应用程序可访问
15
累加器 基址 计数 数据 源变址 目标变址 基址指针 堆栈指针
8位
8位
返回
返回
返回
16
（2）段寄存器——指出代码和数据所用的存储空间。 有6个16位的。 • 代码段 CS——指示存放程序代码的地址空间 • 数据段 DS，ES，FS，GS——指示数据的地址空 间 • 堆栈段 SS——指示存放程序执行的中间结果的地 址空间 见图3。2（b）
18
2、系统级寄存器
控制着80486微处理器的片内cache、运算部分的 浮点部件以及存储管理部件。含有4个控制寄 存器和4个系统地址寄存器。（系统程序使 用）。
19
（1）控制寄存器——CR0，CR1，CR2，CR3 为32位的。见 书 P.20如图3.3（a） CR0——保存系统的控制和状态信息。 CR1——Intel为以后开发保留 CR2——保留了所检测到的上一个页面故障的32位线性地址 。 （C2R）3—系—统保地留址页寄目存录器表—的—物又理称基保址护。方式寄存器（仅在保护模 式下使用）。见书 P.20图3.3（b）
X86机的原理构造及技术详解
X86机的原理构造及技术详解X86架构是计算机体系结构的一种，广泛应用于个人电脑和服务器领域。
它包含了一系列的指令集和硬件设计，为计算机的运行提供了基本框架。
下面将详细解析X86机的原理构造及技术。
1.指令集：X86的指令集是其最重要的特征之一、它包括基本的算术运算、逻辑运算、数据传输等指令，并提供了各种操作数的寻址方式。
X86提供了多种寻址方式，例如寄存器寻址、立即数寻址、直接寻址、间接寻址等。
这些指令和寻址方式的组合可以满足各种计算需求。
2.处理器架构：X86处理器架构通常由运算单元、控制单元、寄存器、数据通路、总线等组成。
运算单元负责执行指令中的算术和逻辑运算，控制单元负责指令的解码和控制流程的管理，寄存器用于存储数据和地址，数据通路用于连接各个功能模块，总线用于传输数据和控制信号。
3.寄存器：X86处理器拥有多个寄存器，包括通用寄存器、控制寄存器、段寄存器等。
通用寄存器用于存储一般性数据，控制寄存器用于存储控制信息，段寄存器用于存储段选择子，以实现分段机制。
通用寄存器的个数和位数因处理器型号不同而有所差异。
4.数据通路：X86处理器的数据通路通常包括运算器、存储器和数据寄存器。
运算器用于执行算术和逻辑运算，存储器用于存储指令和数据，数据寄存器用于暂存数据。
数据通路可以根据指令中的操作数和寻址方式进行数据的读取和写入。
5.缓存：X86处理器通常会配置多级缓存，以提高数据访问速度。
缓存分为指令缓存和数据缓存，它们分别用于存储指令和数据，减少访问主存的时间。
缓存的大小和结构会因处理器型号而有所不同，更高级别的缓存一般会更大，但也更贵和更慢。
6.执行流程：X86处理器的执行流程通常包括取指令、解码、执行、访存和写回等阶段。
取指令阶段从存储器中获取指令，解码阶段将指令转换为可执行的微操作序列，执行阶段根据微操作序列执行计算和数据操作，访存阶段读取或写入数据，写回阶段将结果写回到相应的寄存器或存储器。
x86是多少位
x86是多少位x86，亦称为x86架构或x86体系结构，是一种32位和64位微处理器架构。
它是Intel于1978年首次引入的一种基于CISC （Complex Instruction Set Computer，复杂指令集计算机）的处理器架构。
自那时以来，x86架构已经成为市场上最为广泛使用的计算机架构之一。
x86架构的第一个处理器是Intel 8086，它是一款16位处理器。
然而，由于对内存限制的需求以及市场的发展，Intel随后推出了Intel 80286（i286）处理器，后者是一款32位处理器，向后兼容8086指令集。
这是x86架构的第一个32位处理器，为今后的发展奠定了基础。
随着计算机技术的进步和市场需求的推动，x86架构建立了其领导地位。
Intel在后续的产品中引入了更先进的处理器，如80386（i386），80486（i486）和Pentium系列，将x86架构推向新的高度。
这些处理器通过增加处理器位宽度并改进指令集来提高计算能力和效率。
虽然32位x86架构在市场上非常成功，但随着技术的进步，对更高计算能力和内存访问的需求也越来越迫切。
为了应对这一需求，x86架构进一步演变为64位架构。
Intel在2003年推出了第一款x86 64位处理器，称为Intel Itanium。
紧接着，Intel又发布了x86架构的64位版本，称为Intel EM64T。
AMD还引入了自己的64位架构，称为AMD64或x86-64。
这些64位处理器不仅可以兼容运行32位操作系统和应用程序，还可以运行64位操作系统和应用程序，提供更高的内存寻址能力。
x86架构的位数指的是处理器的寻址能力和寄存器的位宽度。
在32位x86架构中，处理器能够寻址32位内存地址，这意味着它最多可以寻址2^32（大约4GB）的内存。
而在64位x86架构中，处理器能够寻址64位内存地址，最多可以寻址2^64（约16EB）的内存，实现了更高的内存寻址能力。
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
7.现代微机结构_80486
写数据时:
CPU根据输出的数据, 内部自动按偶校验方式 生成DP3 ～DP0 , 并连同数据位一起输出。
读数据时:
CPU将数据位连同校验位一起读回来。这要 求被CPU读取的设备生成校验位。
2. 奇偶校验检查位(CPU输出) PCHK
读周期后有效, 指示读取的数据是否奇偶出错。
注: 80486片内的Cache采用的是直写方式, 这两 条 指 令 对 片 内 Cache 的 执 行 结 果 相 同 ; 但 片 外 Cache可能采用回写, 所以设置了WBINVD指令。
硬件方式
80486的引脚 FLUSH , 当该引脚有效时, 片内 Cache内容将被清除掉。
4. 页面的可高速缓存性
CPU
地 址
— 字节交换电路
D31~D24 BE3 RD BE2 D23~D16
说明：
数据锁 存器(8位)
OE
数据锁 存器(8位)
OE
D15~D8 BE1
D7~D0 BE0
数据锁 存器(8位)
OE
通过 BE0~ BE3 控 制 CPU 的 每 次读操作。用 4个总线周期, 依次从4个数 据锁存器读入 数据。
2. Cache的更新(淘汰) 淘汰过程按如以下流程:
是否有无效行 0行或1行不常用 Y Y N B1=0 淘汰0行 N B0=0 Y 淘汰无效行
2行或3行不常用 N Y N B2=0
淘汰1行 淘汰2行
淘汰3行
3. 高速缓存的清除 软件方式
执行指令INVD或者WBINVD WBINVD先将Cache内容写回主存, 再清除。
外设的8位数据线连接到数据总线的 四个字节的哪个字节上?
Intel微处理器
三、80386/80486微处理器 80386/80486微处理器
80386/80486是针对多用户和多任务的应用而推出的32位微处理器， 80386/80486是针对多用户和多任务的应用而推出的32位微处理器， 是针对多用户和多任务的应用而推出的32位微处理器 80286相比 它在结构和性能上的主要特点如下： 相比， 与80286相比，它在结构和性能上的主要特点如下： 内部寄存器数量明显增加，它具有全32位数据处理能力， 32位数据处理能力 ① 内部寄存器数量明显增加，它具有全32位数据处理能力，还可以进行 64位的数据运算。 64位的数据运算。 位的数据运算 片内存储管理部件可实现段页式存储管理， 80286可提供更大的虚拟 ②片内存储管理部件可实现段页式存储管理，比80286可提供更大的虚拟 存储空间和物理存储空间。 存储空间和物理存储空间。 ③ 比80286新增了一种保护模式下的工作方式，即虚拟8086方式。 80286新增了一种保护模式下的工作方式，即虚拟8086方式。 新增了一种保护模式下的工作方式 8086方式 ④ 80486增加到6级指令流水线。 80486增加到6级指令流水线。 增加到 提供了32位外部总线接口，最大数据传输速率显著提高。 32位外部总线接口 ⑤ 提供了32位外部总线接口，最大数据传输速率显著提高。 运算速度大大加快。 ⑥ 运算速度大大加快。
段寄存器为8086/8088采用存储器分段管理提供了主要的硬件支持 。 段寄存器为 8086/8088采用存储器分段管理提供了主要的硬件支持。 采用存储器分段管理提供了主要的硬件支持 8086/8088 可寻址的存储器空间为 MB。通过分段管理， 可寻址的存储器空间为1 MB的物理存储 8086/8088可寻址的存储器空间为1MB 。 通过分段管理 ， 把 1MB 的物理存储 空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。 空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。 64KB 段基址 存储器的分段方式不是唯一的 各段之间可以连续 分离、 连续、 存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠 不是唯一 完全重叠。这主要取决于对各个段寄存器的预置内容。 和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储 单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。 单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。 8086/8088的 个当前段分别称为：代码段、数据段、堆栈段、 8086/8088的4个当前段分别称为：代码段、数据段、堆栈段、附加段 采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分 之分。 采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分。CPU AB上送出的是物理地址。 访问存储器时 地址总线AB上送出的是物理地址 访问存储器时，地址总线AB上送出的是物理地址。 编程时则采用逻辑地址， 编程时则采用逻辑地址，逻辑地址有段基址和段内偏移地址两部分组 则采用逻辑地址 成，两者都是16位。 两者都是16位 16
第2章 微型计算机和微处理器的结构
2.1.1 微处理器（微处理机）
微处理器：是微型计算机的中央处理部件，是由一片 或几片大规模集成电路组成的中央处理器，一般也称 CPU（Center Process Unit）。其内部通常包括算术逻辑 部件，累加器、通用寄存器组，程序计数器，时序和控制 逻辑部件，内部总线等等。 2.1.2 存储器
存储结果 1
取指令 4
……
EU
……
译码 1
执行 1
译码 2
执行 2
……
（b）流水处理
如图： 8086/8088 CPU 由于指令执行部件EU和总线接口 部件BIU相互独立，可并行操作，进行流水线处理。若一条指 令执行过程中不需要从存储器取操作数和向存储器存储结果， 即不占CPU总线时间，总线接口部件便可对下一条要执行的指 令预取。可见。采用流水线技术提高了指令执行速度。
2.2.3 8086/8088微处理器的功能结构 从功能上来看，8086/8088 CPU可分为两部分，即总线接 口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。
图2.3 8086/8088CPU内部功能结构图
(1) 执行部件（EU）
功能：负责指令的执行。(主要进行8位及16位的各种运算) 组成：①ALU(算术逻辑单元)； ②通用寄存器组； ③标志寄存器（ FLAGS ）。 ①通用寄存器（AX、BX、CX、DX） 8086 有4个16位的通用寄存器（AX、BX、CX、DX）， 可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH； BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器， BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存 器。这些寄存器在具体使用上有一定的差别，如表2-1所示。
INTEL全族图谱CPU80486-487
INTEL CPU 80486-48732 位元处理器: 80486系列80486DX推出于1989年4月10日，时脉速度:25MHz 是20 MIPS (16.8 SPECint92, 7.40 SPECfp92)33MHz 是27 MIPS (22.4 SPECint92 于Micronics M4P 128k L2)50MHz 是41 MIPS (33.4 SPECint92, 14.5 SPECfp92 于Compaq/50L 256K L2)总线宽度是32 位元，晶体管数量1.2 百万个，使用1 μm 制程; 50MHz 是0.8 μm 制程，可寻址内存 4 GB，虚拟内存64 TB，芯片内建一级快取(level 1 cache) ，50 倍于8088 的效能。
使用在桌上型电脑跟服务器。
A80486DX-25A80486DX-33A80486DX-33-2A80486DX-33-3A80486DX-5080486SX推出于 1991年 4月22日 时脉速度s:16MHz 是 13 MIPS, 20MHz 是 16.5 MIPS 25MHz 是 20 MIPS (12 SPECint92) 33MHz 是 27 MIPS (15.86 SPECint92)总线宽度是 32 位元，晶体管数量 1.185 百万个，使用 1 μm 制程，以及 900,000 个，使用 0.8 μm 制程，可寻址内存 4 GB ，虚拟内存 64 TB ，跟 486DX 完全一样的设计，但没有数学辅助处理器。
使用在低价的入门级 486 桌上型电脑，可以使用 Intel OverDrive 处理器升级。
80486SX/SX289A80486SX-2089A80486SX-3392A80486SX-3392A80486SX2-50FA80486SX-3390KU80486SX-2589KU80486SX-25KU80486SX-25KU80486SX-3389KU80486SX-3380486DX2推出于1992年3月3日时脉速度:50MHz 是41 MIPS (29.9 SPECint92, 14.2 SPECfp92 on Micronics M4P 256K L2)66 MHz 是54 MIPS (39.6 SPECint92, 18.8 SPECfp92 on Micronics M4P 256K L2)总线宽度是32 位元，晶体管数量1.2 百万个，使用0.8 μm 制程，可寻址内存4 GB，虚拟内存64 TB，使用在高效能，低价的桌上型电脑，使用"speed doubler" 技术，使得微处理器核心能以总线的两倍速度运行。
详述Intel系列CPU架构的发展史
详述Intel系列CPU架构的发展史Intel系列CPU架构的发展史CPU(Central processing Unit)，又称“微处理器(Microprocessor)”，是现代计算机的核心部件。
对于PC而言，CPU的规格与频率常常被用来作为衡量一台电脑性能强弱重要指标。
(一)、4004时代1971年，当时还处在起步阶段的Intel公司推出了世界上第一颗微处理器4004。
是第一个用于计算器的4位微处理器，含有2300个晶体管，功能相当有限，而且速度还很慢，从此以后，INTEL便与微处理器结下了不解之缘。
可以这么说，CPU的历史发展历程一定意义上也就是Intel公司x86系列CPU的发展历程。
4004处理器核心架构图:(二)、8008时代世界上第一款8位处理器C8008共推出两种速度:0.5 Mhz以及0.8 Mhz，虽然比4004的工作时脉慢，但是整体效能要比4004好上许多。
8008可以支持到16KB 的内存。
D8008则是后期出的量产版，发布时间为1972年，8位运算+16位地址总线+16位数据总线，同时它也包含一些输入输出端口，这是一个相当成功的设计，还有效解决了外部设备在内存寻址能力不足的问题。
(三)、8080时代intel推出的8080不仅扩充了可寻址的存储器容量和指令系统，而且指令执行速度是8008的10倍。
另一方面8080可直接与TTL(晶体管-晶体管逻辑)兼容，而8008则不能，这样就使得接口设计更容易，而且价格更便宜。
8080可寻址的范围(64KB)是8008(16KB)的4倍，随后，1974年第一台PC机MITS Altair 8800问世了。
它写的BASIC语言解释程序是由Bill Gates(比尔?盖茨)和Paul Allen于1975年开发的，他们是Microsoft公司的创始人。
(四)、8085时代8085的最低主频3 MHz，最高主频也不过6MHz。
当年使用此CPU的厂商非常多，包括了AMD，FUJI，TOSHIBA，SIEMENS等等。
中央处理器及CPU80486
控制总线
RET
接口
输入/出设备
IP，ARPC PC PC+1 读内存，IR 读出内容
2015-4-12
807
堆栈FF0单元存A00
ARSP SP SP+1 读内存,PCMEM 北京理工大学理学院
24
加法指令
2015-4-12 北京理工大学理学院
在微指令下地址 字段中表示清楚： 使用哪种方法， 哪个(些)判断条件， 要用的有关地址等， 并用专门电路完成 必要支持和处理， 微指令的下地址是 微程序设计中要重 点解决的问题之一， 技术、技巧性强。
11
控制命令字段
给出计算机各功能部件协同运行所需要的控制信号
控制执行指令
程序计数器、指令寄存器、 提供控制信号的部件
控制各部件协调运行，即为各部件提供控制信号。
分类 ： 微程序的控制器 硬布线的控制器
2015-4-12 北京理工大学理学院 3
控制器的功能
计算机的功能是执行程序 程序是依次排列起来的指令代码 控制器的功能就在于： 正确且自动地连续执行指令； 正确地分步完成每一条指令规定的功能； 再进一步说，就是向计算机各功能部件发出 协调运行每一个步骤所需要的控制信号。
2015-4-12 北京理工大学理学院 14
为每一条微指令分配微地址
需要为每一条微指令在控制存储器中 分配一个合适的地址 这是合理地组织微程序的重要工作 首先确定微指令中下地址字段的组成， 再按每一条微指令在控存中的位置 来安排下地址字段的各部分的编码 这与控制器的 具体线路与方案 有关
2015-4-12 北京理工大学理学院 15
x86架构
x86架构简介x86架构是一种广泛应用于个人电脑和服务器等计算机系统的微处理器架构。
它最早是由英特尔公司在1978年推出，而后被AMD、Cyrix等其他公司广泛采用和发展。
现在，x86架构已经成为PC市场的主导架构。
架构特点x86架构主要有以下几个特点：1.复杂指令集(CISC)：x86架构具有复杂的指令集，即一条指令可以执行多个操作。
这使得x86架构的指令相对较长，且指令的执行时间相对较长。
然而，CISC架构的好处是可以通过一个指令实现更多的操作，从而减少指令数量和存储空间。
2.向后兼容性：x86架构不断发展演变，但同时保持了向后兼容性。
这意味着早期的x86指令集可以在最新的处理器上运行，而不需要进行修改或重新编译。
3.多功能性：x86架构允许在处理器上执行多种操作，并支持多任务处理。
这使得x86架构适用于各种应用场景，包括个人电脑、服务器、嵌入式系统等。
4.支持虚拟化技术：x86架构是虚拟化技术的主要支持平台之一。
通过虚拟化，可以在一台物理机上同时运行多个虚拟机实例，提高计算资源的利用率。
主要代表x86架构的主要代表是英特尔公司的处理器和AMD公司的处理器。
英特尔处理器英特尔公司是x86架构的主要推动者和开发者之一。
他们的处理器产品线包括酷睿系列、赛扬系列、至强系列等。
酷睿系列酷睿系列处理器是英特尔公司针对消费者市场推出的产品线。
它们具有较高的性能和能效，适用于个人电脑、笔记本电脑和智能设备等。
赛扬系列赛扬系列处理器是英特尔公司面向入门级市场推出的产品线。
它们具有较低的成本和能耗，并适用于低功耗设备和低端电脑。
至强系列至强系列处理器是英特尔公司为服务器和工作站等高性能计算场景设计的产品线。
它们具有更高的计算能力和可扩展性。
AMD处理器AMD公司也是x86架构的重要参与者。
他们的处理器产品线包括锐龙系列、锐速龙系列、EPYC系列等。
锐龙系列锐龙系列处理器是AMD公司面向消费者市场推出的产品线。
微机原理与接口技术(第三版) 龚尚福章 (2)
第2章 微处理器及其结构
6) 整片集成技术(Wafer scale Integration) 目前高档微处理器已基本转向CMOS VLS工艺，集成度已突 破千万晶体管大关。一个令人瞩目的动向是新一代的微处理器 芯片已将更多的功能部件集成在一起，并做在一个芯片上。目 前在一个MPU的芯片上已实现了芯片上的存储管理、高速缓存、 浮点协处理器部件、通信I/O接口、时钟定时器等。同时，单 芯片多处理器并行处理技术也已由不少厂家研制出来。
第2章 微处理器及其结构
它提供了16位双向数据总线、20位地址总线和若干条控制 总线，其具体任务是：负责从内存单元中预取指令，并将它们 送到指令队列缓冲器暂存。CPU执行指令时，总线接口单元要 配合执行单元，从指定的内存单元或I/O端口中取出数据传送 给执行单元，或者把执行单元的处理结果传送到指定的内存单 元或I/O端口中。
第2章 微处理器及其结构
2.2 微处理器的功能结构
2.2.1 微处理器的典型结构 一个典型的也是原始意义上的微处理器的结构如图2.1所
示。由图可见，微处理器主要由三部分组成，它们是： (1) 运算器：包括算术逻辑单元(ALU)，用来对数据进行
算术和逻辑运算，运算结果的一些特征由标志寄存器储存。
第2章 微处理器及其结构
(2) 控制器：包括指令寄存器、指令译码器以及定时与控 制电路。根据指令译码的结果，以一定时序发出相应的控制信 号，用来控制指令的执行。
(3) 寄存器阵列：包括一组通用寄存器和专用寄存器。通 用寄存器用来临时存放参与运算的数据，专用寄存器通常有指 令指针IP(或程序计数器PC)和堆栈指针SP等。
在微处理器内部，这三部分之间的信息交换是采用总线结 构来实现的，总线是各组件之间信息传输的公共通路，这里的 总线称为“内部数据线”(或称“片内总线”)，用户无法直接 控制内部总线的工作，因此内部总线是透明的。
第4章+Intel80X86系列微处器
18
8086外特性——引脚信号及其功能
8086CPU采用40个引脚的双列直插式封装形式; • 采用了分时复用的地址/数据和地址/状态引脚； • 根据不同的工作模式定义不同的引脚功能。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD HLDA WR M/IO DT/R DEN ALE INTA TEST READY RESET GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SS0 MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET
栈底/栈顶 21000H 栈底 21000H 20FFFH 20FFEH 20FFDH 栈顶 20FFCH 12H 34H 56H 78H 栈底 21000H 20FFFH 栈顶 20FFEH 20FFDH 20FFCH 12H 34H 56H 78H
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实： 固定为64K 保： 1B~4GB
第9页
电气工程学院
是否已经建立起这样一个概念？ 采用存储器分段技术后，必须用段寄存器来指明使用存储器的区域。 486中有6个段寄存器
用CS 来指明当前的代码段； 用SS 来指明当前的堆栈段； 用DS、ES、FS、GS来指明当前的4个数据段
P34 图2.5
486可以同时使用四个数据段。对于不同类型的数据（如：当前数据模块的数据， 来自更高级别的数据模块的数据，动态生成的数据和与其它程序生成的数据）分门别 类地生成各自独立的数据结构（数据段），从而实现安全有效的存取操作。 486的段寄存器由两部分组成：
第2页
电气工程学院
（2）指令预取部件： 完成译码前期工作——指令取入、排队分析、分解 总线接口单元对片外存储器的代码段发出地址信号，从中取出代码，经数据总 线进入指令预取单元。486有32字节的代码队列，平均可存放10条指令（486的指 令平均长度是3.2字节）
（3）指令译码部件： 完成指令译码 对指令预取队列的指令代码流进行预译码，然后送入已译码的指令队列等候执行。 预译码的好处？在8086中，没有这一环节，译码时发现是转移或调用子程序指令，则 清空指令队列，重新提取指令和装入指令，再译码和执行，花费CPU时间。而486是在 执行指令的同时完成这些动作。
第7页
电气工程学院
*TF Trap Flag 自陷标志 =1，表明CPU将进入单步执行方式， 即：一条一条地执行指令，以便于调试程序。 **IF Interrupt enable Flag 中断允许标志 =1表明CPU接受外部可屏蔽中断。 *DF Direction Flag 方向标志 控制串操作指令的地址改变方向。 =1表示在串操作过程中，地址指针EDI，ESI的地址值会不断减少，减址； =0，增址。 **OF Overflow Flag 溢出标志 =1表明结果超出了给定字节所能表示的数的范围。 #IOPL Input/Output Priority Level flag I/O特权级标志 486 CPU确定了4个I/O特权级，0是最高级，3是最低级。 D12，D13：00，0级；01，1级；10，2级；11，3级。 #NT Nested Task 任务嵌套标志。 指出当前执行的任务是否嵌套在另一任务中。=1，表示已嵌套。 # RF Restoration Flag 恢复标志 它用于调试失败后，强迫程序恢复执行。 该标志与调试寄存器的代码断点结合使用，以保证不重复处理断点。 # VM Virtual 86 Mode 虚拟86模式标志， =1，表示工作在虚拟86模式。只有两种方式可以设置该标志： 在保护模式下，由最高特权级（0级）的代码段的IRET指令 来设置；或由任务转换来设置。 # AC Alignment Check 对准检查标志。
总线 接口 部件
高速缓 存部件
指令预 取部件
内部控制线
指令译 码部件
内部数据 总线
物理地址
物理地址 逻辑地址 执行
页管理 线性地址 段管理 部 件 部 件 （1）总线接口部件：
部件
浮点数 部 件
完成CPU与外部总线上各种信号的交换，管理486CPU的168条引脚。
通过地址驱动器输出地址信号，以选择外部的存储单元或者I/O口； 通过数据总线收/发器，完成内部数据外送，把外部的数据或指令代码取回。 通过总线接口单元的相关部件，实现对各种控制信号、状态信号的管理
电气工程学院
2.2 Intel 80486微处理器体系结构
表2.1给出了Intel的CPU，从4004到PⅢ， 486是主流机种中代表则： 宜粗不宜细
不讲实际结构，只能讲编程结构，即：站在程序员和用户的角度来看结构，这样得到 了与实际布局有差异的，但简单得多的框图；只了解编程结构不会影响我们使用计算机， 否则这样的结构是无意义的。 2.2.1 结构特点 80486是32位高性能处理器，它以提高性能和面向多处理器系统结构为主要目标，它具有 如下的特点：（P33） ① 80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外部时钟频率就是其内部 处理器的工作时钟频率。 ② 内部包含有8K字节的指令/数据合用型高速缓存器。 ③ 内部包含了相当于增强型80387功能的浮点协处理器。 ④ 对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接控制，并在指令执行 单元采用了RISC(Reduced Instruction Set Computing 精简指令集计算，整体提高CPU性能) 技术和流水线技术。 ⑤ 采用了突发式总线传输方式（有效地解决CPU与存储器之间的数据交换问题）。 ⑥ 内部数据总线的宽度有32位、64位等多种，并分别用于不同单元之间的数据通路 ⑦ 对某些内部寄存器中部分位的内容进行了变动和增加。 ⑧ 面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了支持多机操作的指令。
虚拟空间 通过描述符来访问存储器
实空间
第11页
电气工程学院
⑴ 系统级寄存器(略) 包括四个位的控制寄存器和四个系统地址寄存器，只有在特权0级上运行的程序 （操作系统）才能访问它们。 ①控制寄存器：它们的作用是存放全局特性的机器状态，控制片上的Cache、FPU （浮点运算单元）和分段、分页单元的工作。 ②系统地址寄存器：只有在保护方式下使用。把保护方式下常用的数据基地址、界 限和其它属性保存起来，以确保其快速性。 ⑵ 调试和测试寄存器(略) 用来支持调试功能
物 理 地 址
（1）
b15
索引值
b3 b2 b1 b0
TI RPL
63
描述符高速缓存器
0
段寄存器提供选择符
16位代码段寄存器值 16位堆栈段寄存器值 16位数据段寄存器值 16位ES寄存器值 16位FS寄存器值 16位GS寄存器值
描 述 符 表
代码段
堆栈段 数据段 附加段 附加段 附加段
486的段寄存器
第8页
电气工程学院
什么是对准检查？
N+0 数据1低字节
数据1高字节
设N是偶地址
字操作数
n
双字
n
四字
N+2 数据2低字节
数据2高字节
字操作数
Intel Convention： 字操作，必须从偶地址开始； 双字操作，n/4必须是整数； 四字操作，n/8必须是整数 存取都按这个原则
对准检查 的含义
所谓对准检查，就是检查是否符合上述规定，如果不符合，则产生异常中断。 ④ 段寄存器 8086与80486在段的定义上有不同 8086：1B~64KB 80486
DS ES
FS
GS 选择器 描述符高速缓存器
第5页
电气工程学院
基本寄存器包括：通用寄存器；指令指针寄存器；标志寄存器；段寄存器；共计16个。 ① 通用寄存器 8个32位通用寄存器 8086/8088: (8个16位) AX，BX，CX，DX，SI，DI，BP，SP。 80486：(8个32位) EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP。 其中，AX，BX，CX，DX仍可保留在8086/8088中的工作方式：每一寄存器仍可进 一步分为2个独立的8位寄存器，并拥有原来的名称（在硬件上保持了对8086的兼容）： AH，AL，BH，BL，CH，CL，DH，DL。高16位不能再分。 ② 指令指针寄存器EIP（EIP Extended Instruction Pointer register） 假想机 PC：直接存放指令地址 8086/8088 IP：与CS配合，按一定规则，合成20位存放指令物理地址 80486 EIP
与CS配合，形成32位存放指令物理地址
31
16 15 IP
0
在实模式下，IP与CS配合，合成 20位物理地址，如同8086 ③ 标志寄存器（EFLAGS） 算术逻辑操作有两个结果，一个是数据，一个是特征。 8086/8088：把特征存放在一个16位的标志寄存器中；
第6页
电气工程学院
80486：32位标志寄存器，包含三种标志： 状态标志（S Status）：算术逻辑操作后的状态（学习重点） 控制标志（C Control）：控制串操作指令的地址改变方向 系统标志（X）：控制I/O、屏蔽中断、调试、任务转换、 控制保护方式和虚拟8086方式之间的转换。 对《P35图2.6 标志寄存器》 作如下说明： 32位的EFLAGS寄存器中，15位有定义。 CF，PF，AF，ZF，SF，TF，IF，DF，OF属于8086/8088的标志； 其它是新增加的。 “**”重中之重；“*”重点；“#”了解即可 各位的定义： ** CF Carry Flag =1表明有进位，有借位。 用于多字节加、减法，也用于移位和循环指令 * PF Parity Flag 奇偶标志 =1 表明运算结果中，“1”的个数是偶数；=0，为奇。 多用于串行通信中的奇偶校验，以检查是否存在传输错误。 *AF Auxiliary Flag 辅助寄存器 =1表明D3对D4有进位，BCD运算 **ZF Zero Flag 零标志 =1表示结果中，所有位都是0 **SF Sign Flag 符号标志 =1表示结果的最高位是1，对补码而言，表明结果是负数。
16位的选择符和64位的描述符高速缓存器。
确定描述符在描述 符 表 中 的 位 置 用途？
在286的相关内容的基础上，对486的段寄存器做如下简介
第10页
电气工程学院
全局描述符表 GDT 或 局部描述符表 LDT
首地址
（1）
GDTR LDTR
N+0 N+1 N+2 N+3 N+4 N+5 N+6 N+7
： 段边界（0-7位） 段边界（8-15位） 段基址（0-7位） 段基址（8-15位） 段基址（16-23位） 属性（8位） 段边界（16-19）属性（4位） 段基址（24-31位） ：
全局/局部描述符表寄存器 GDTR/ LDTR