组合逻辑电路3、4节
(完整版)组合逻辑电路
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
第三章 组合逻辑电路PPT课件
10
3 、 “与或非” 门
"与或非"门也是一种通用门。
仅当每一个“与项”均为0时，才能使F为1， 否则F为0。
11
4、" 异或 " 门
“ 异或 ” 运算是一种特殊的逻辑运算 , 用符号 表示.
变量A、B取值相同，F为0；变量A、B取值相异，F为1。
24
25
3.3组合逻辑电路的分析
分析的任务：根据给定的组合电路，写出逻辑函数表 达式，并以此来描述它的逻辑功能，确定输入与输出 的关系，必要时对其设计的合理性进行评定。
分析的一般步骤： 第一步： 写出给定组合电路的逻辑函数表达式 第二步： 化简逻辑函数表达式 第三步： 根据化简的结果列出真值表 第四步： 功能评述
“ 同或 ” 运算用符号 表示， 逻辑表达式为：
变量A、B取值相同，F为1；变量A、B取值相异，F为0。
由于同或实际上是异或之非，所以实际应用中通常 用异或门加非门实现同或运算。
12
3.2逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对 应的关系，而实际逻辑电路大量使用 “ 与 非 ” 门、 “ 或非 ” 门、 “ 与或非 ” 门 等。
1、“ 与非 ” 门
使用 “ 与非 ” 门可以实现 “ 与 ” 、 “ 或 ” 、 “ 非 ”3 种基本运算 , 并可构 成任何逻辑电路 , 故称为通用逻辑门。
只要变量有一个为0，则函数F为1；仅当变 量全部为1时，函数F为0。
9
2、 “ 或非 ” 门
只要变量中有一个为1，则函数F为0；仅当变 量全部为0时，函数F为1。
闭合 不闭合
闭合 闭合
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
《组合逻辑电路》课件
常见的逻辑门
与门
与门只有当所有输入 信号均为高电平时或门只要有一个输入 信号为高电平，输出 信号就为高电平。
非门
非门将输入信号取反， 输出信号与输入信号 相反。
异或门
异或门只有当输入信 号中有且仅有一个信 号为高电平时，输出 信号才为高电平。
组合逻辑电路的设计示例
4位全加器
4位全加器能够对两个4位二进制数进行相加， 并输出相应的和与进位。
8位选择器
8位选择器根据控制信号选择对应的输入信号输 出。
4位比较器
4位比较器用于比较两个4位二进制数的大小， 并输出相应的比较结果。
7段数码管译码器
7段数码管译码器将二进制输入信号转换为7段 数码管上的显示。
总结
组合逻辑电路是电路设计中的重要组成部分，它通过逻辑门等实现输入输出 的转换和处理。分析问题、求最简式、选择逻辑门是组合逻辑电路设计的核 心方法。
组合逻辑电路的基本元件
逻辑门
逻辑门是组合逻辑电路中的基本构建块，如与门、 或门、非门、异或门等。
多路选择器
多路选择器可以根据输入信号的值，选择特定的 输出信号。
解码器
解码器将输入信号转换为对应的输出线路。
编码器
编码器将多个输入信号编码为较少的输出信号。
组合逻辑电路的设计方法
1. 理解问题并确定输入输出要求。 2. 将输入输出转化为逻辑函数。 3. 求出逻辑函数的最简式。 4. 根据最简式选择逻辑门和组成电路。
《组合逻辑电路》PPT课 件
欢迎来到《组合逻辑电路》的PPT课件。想要深入了解什么是组合逻辑电路 以及它的基本元件和设计方法吗？让我们一起开始探索吧！
什么是组合逻辑电路？
组合逻辑电路是由输入端口和输出端口组成的电路，它们用于将输入端口上的信号转换为输出端口的状态。与 存储器不同，组合逻辑电路只考虑当前输入产生的输出。
第三章组合逻辑电路ppt课件
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
组合逻辑电路
4.2.1 组合逻辑电路的分析方法
b.化简： Y ((A • (ABC)) • (B • (ABC)) • (C • (ABC)))
A • ( ABC) B • ( ABC) C • ( ABC) ( A B C)(A B C) AB AC AB BC AC BC
设计一个举重裁判表决电路。举重比赛有3个裁判， 一个主裁判和两个副裁判。只有当两个或两个以上 裁判判决成功，并且其中有一个为主裁判时，表明 选手举重成功。
4.2.2 组合逻辑电路的设计方法
4.2.2 组合逻辑电路的设计方法
分组任务2 设计交通灯监视电路，并用与非门和非门实现
设计一个监视交通灯工作状态的逻辑电路，每一组交 通灯由红、黄、绿3盏灯组成。正常工作情况下，任何 时候必有一盏灯点亮，而且只允许有一盏灯点亮。而 当出现其他5种点亮状态时，电路发生故障，这时要求 发出故障信号，以提醒维修人员前去修理。
1
＆＆
AB
C
图4.2.3 练习中的逻辑电路
解：输出端的逻辑式为
00000 0 0 11 0 0 1010 0 11 0 1 10010 1 01 01
由真值表 可知，为 全加器
YY12
A B AB (A
C
B)C
110 01 11111
4.2.2 组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻辑问 题，求出实现这一逻辑功能的最简单逻辑电路。
由于输入端为8个，输出
端为3个，故也叫做8线
－3线编码器
4.3.1 编码器
其输出输入的真值表为
输入
输出
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
组合逻辑电路_3
A 0 0 1 1 &
B 0 1 0 1
F 0 0 0 1
逻辑式： 逻辑式：F=A • B 逻辑符号： 逻辑符号：
F
12
二、二极管或门
A B D1 D2 F
uA 0V 0V 3V
uB 0V 3V 0V 3V
uF -0.3V 2.7V 2.7V 2.7V
-12V
3V
13
uA 0V 0V 3V 3V
+5V
R2 T2 R5 T5 R3 截止
34
E
A B
R4 T3 高阻态 T4
c1
T1
导通
F
35
三态门的用途
作为电路与总线间的接口电路。 作为电路与总线间的接口电路。 总线间的接口电路
工作时，C1、C2、 工作时， C3分时接入高电 分时接入高电 平。
36
开路门
集电极开路门—OC门（以与非门为例） 门 以与非门为例） 集电极开路门
1. 体积大、工作不可靠。 体积大、工作不可靠。 2. 需要不同电源。 需要不同电源。 3. 各种门的输入、输出电平不匹配。 各种门的输入、输出电平不匹配。
18
§2.3 集成逻辑门
数字集成电路： 数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。 格便宜的特点。 双极型： 双极型： TTL
uB 0V 3V 0V 3V
uF -0.3V 2.7V 2.7V 2.7V
A 0 0 1 1
组合逻辑电路
由上，可作出相应的电路， 如右图所示。
2. 二—十进制优先编码器 若某优先编码器具有的逻辑功能为：将 I1 ~ I9 九个输入信号分别编
1. 依据实际逻辑问题的因果关系，进行逻辑抽象，列出逻辑真值表； 2. 写出相应的逻辑函数式（逻辑表达式）； 3. 化间或变换逻辑函数式（逻辑表达式）； 4. 画出逻辑电路图 ； 5. 判别和消除冒险现象。
注意：逻辑函数经过化简，最简的逻辑函数表达式可能具有多样 性，根据这些表达式构成的逻辑电路的形式也具有多样性。这是由于在 简化过程中采用不同的合并项得来的。电路的逻辑功能不因为电路的表 达形式不同而不同，这也为逻辑设计的方案选择提供了灵活性。
3.1 概述
一. 组合逻辑电路的特点 逻辑电路的分类： 依据逻辑功能的特点，逻辑电路可分为组合逻辑电路和时序逻辑电路 两大类。 组合逻辑电路： 组合逻辑电路的输出信号仅取决于该时刻的输入信号状态的组合， 而与电路原来所处的状态无关 。
相应地，在电路结构上： （1）输入输出间不必提供反馈延迟通路， （2）电路中不包含记忆元件。
不利用约束条件，依真值表，可写出相应 的逻辑函数式
利用约束条件，即输入 变量取值的组合仅为真值 表中列出的8种状态，则 可得逻辑函数式
依
可作出由三个或门构成的编码 器电路。
二、优先编码器 优先编码器的特点：允许同时输入两个及两个以上编码信号，但对所
有输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优 先权最高的一个进行编码。
（2）依优先顺序，第一片无编码输入信号时，才对第二片的编码输入信 号进行编码，因此，可用第一片的输出 YS作第二片的选通输入信号 S。 （3）四位码的最高位采用第一片的扩展输出信号 YEX。
组合逻辑电路原理
组合逻辑电路原理引言组合逻辑电路是现代电子技术中最基本的电路之一，广泛应用于数字系统中。
组合逻辑电路由多个逻辑门组成，能够根据输入信号的组合产生相应的输出信号。
本文将深入探讨组合逻辑电路的原理及其应用。
什么是组合逻辑电路组合逻辑电路是指在没有时钟信号的控制下，根据输入信号的组合产生相应的输出信号的电路。
组合逻辑电路由逻辑门、开关、电阻等元件组成，其输出仅取决于当前输入的状态，与之前的输入状态无关。
组合逻辑电路的基本元件逻辑门逻辑门是组合逻辑电路的基本构建单元，它实现了逻辑运算的功能。
常见的逻辑门有与门、或门、非门、异或门等。
•与门：当所有输入信号都为高电平时，与门的输出为高电平；否则，输出为低电平。
•或门：当任意输入信号为高电平时，或门的输出为高电平；否则，输出为低电平。
•非门：非门只有一个输入信号，当输入为低电平时，输出为高电平；当输入为高电平时，输出为低电平。
•异或门：当输入信号的数量为奇数时，异或门的输出为高电平；当输入信号的数量为偶数时，输出为低电平。
开关开关用于输入信号的控制，可以打开或关闭电路的通路。
开关可以是手动操作的按钮，也可以是自动控制的传感器。
电阻电阻用于限制电流的流动，保护电路不受损坏。
电阻的阻值决定了电流通过的大小。
组合逻辑电路的实现原理组合逻辑电路的实现原理是基于逻辑门的工作特性。
逻辑门接收输入信号，并根据逻辑运算规则产生输出信号。
组合逻辑电路的设计过程通常包括以下几个步骤：1.确定逻辑功能：根据具体的需求，确定所需的逻辑功能，例如与门、或门、非门等。
2.设计真值表：根据逻辑功能的定义，设计真值表，列出所有可能的输入组合及其对应的输出。
3.确定逻辑方程：根据真值表，可以得到逻辑方程，即输出信号与输入信号之间的逻辑关系。
4.实现逻辑电路：根据逻辑方程，使用逻辑门、开关和电阻等元件来实现逻辑电路。
5.电路测试：对设计的逻辑电路进行测试，验证其功能是否符合预期。
组合逻辑电路的应用组合逻辑电路广泛应用于数字系统中，例如计算机、通信系统、工业控制等领域。
组合逻辑电路介绍课件
数字电子技术的发展趋势
集成化：芯片集成度越来越高，功 能越来越强大
智能化：人工智能、机器学习等技术 的应用，使数字电子技术更加智能化
网络化：物联网、5G等网络技术的 发展，使数字电子技术更加网络化
绿色化：节能、环保、低功耗等技术 的发展，使数字电子技术更加绿色化
组合逻辑电路的未来应用
集成电路的 发展：随着 集成电路技 术的进步， 组合逻辑电 路的应用将 更加广泛。
1 的组合逻辑电路， 用于实现两个二进 制数相加的操作。
2 加法器的输入是两 个二进制数，输出 是相加的结果。
加法器可以分为半加 器和全加器，半加器
3 只能实现两个一位二 进制数相加，全加器 可以实现两个多位二 进制数相加。
4 加法器在计算机、 电子设备等领域有 着广泛的应用。
编码器
编码器是一种将输入信号转换 01 为二进制代码的组合逻辑电路。
功能实现：通过组 合逻辑电路可以实 现各种逻辑功能
电路类型：包括组 合逻辑电路和时序 逻辑电路，组合逻 辑电路只处理当前 输入信号，不涉及 时序问题。
组合逻辑电路的应用
数字电路：用于 实现各种数字逻 辑功能，如加法 器、乘法器等。
计算机：用于实 现计算机的算术
逻辑单元 （ALU）、控制
器等。
通信系统：用于 实现信号的编码、 解码、调制、解
物联网技术 的应用：组 合逻辑电路 将在物联网 设备中发挥 重要作用， 实现设备的 智能化和网 络化。
人工智能技 术的应用： 组合逻辑电 路将在人工 智能领域发 挥重要作用， 实现机器的 智能化和自 主化。
生物技术的 应用：组合 逻辑电路将 在生物技术 领域发挥重 要作用，实 现生物技术 的智能化和 自动化。
组合逻辑电路
组合逻辑电路组合逻辑电路是电子电路中最为基础的一种电路类型，其输入变量与输出变量之间的关系完全由它们之间的逻辑关系所决定。
组合逻辑电路可以简单描述为：“输入端口的电信号经过一个逻辑门，输出变量就随之产生并由输出端口发送出去”，组合逻辑电路中不包括概念上的时钟或记忆单元，实现逻辑功能的电路的输出只涉及当前输入状态。
本文将从组合逻辑电路的概念、组成部分及功能三个方面进行介绍。
一、组合逻辑电路的概念组合逻辑电路，是指由一些逻辑门以及它们之间的互连所组成的电路。
其中，逻辑门代表着一种或多种逻辑函数，其输入与输出可以是单个或多个电平或电位信号。
这些逻辑门能够执行特定的布尔运算，其结果可以反映在其输出端口上，也就是根据输入数据的逻辑关系进行处理和输出。
组合逻辑电路的工作原理是使逻辑门之间的信号通过特定逻辑关系进行耦合，形成逻辑闭环，并根据不同的逻辑输出操作信号产生先进的逻辑功能。
同时，组合逻辑电路具有很强的普适性和可扩展性，能够处理各种逻辑运算，是数字电路设计的基本组成部分。
二、组合逻辑电路的组成部分组合逻辑电路共由逻辑门、施密特触发器、数字比较器等构成，每个组合逻辑电路都是由若干个逻辑门以及它们之间的互连所组成，其中逻辑门的种类有三种。
1、与门（AND-Gate）：两个或多个输入信号都为高电平时，输出信号才为高电平，否则输出为低电平。
2、或门（OR-Gate）：两个或多个输入信号中只要有一个为高电平，则输出信号为高电平，否则输出为低电平。
3、非门（NOT-Gate）：只有一个输入信号，当该输入信号为高电平时，输出信号为低电平；反之，输出为高电平。
通常情况下，组合逻辑电路包括三种类型：多路选择器、编码器和译码器。
其中，多路选择器的功能是在输入端口中有多个数据源的情况下选择其中之一的数据源；编码器的功能是将一个多位码转换为其代表的唯一数字；而译码器是将一个数字转换为其代表的多位码。
组合逻辑电路中用到的施密特触发器常常用于扩大输入信号的幅度，同时也可以用于提高抗干扰能力。
组合逻辑电路
工
程
应
用
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是
低电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端 Ya~Yg应为高电平有效的。 装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码 管的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码 管与显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的 连接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题， 则是译码集成电路有问题，应更换之。
4LSl47集成电路引脚功能图
第三节 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信 号，例如把编码器产生的二进制码复原为原来的十进制数 就是一个典型的应用。
一 、通用 译码 器
通用译码器常用的有二进制译码器、二一十进制译码器。
1 ． 二进制译码器
（ 1 ）类型 将二进制码按其原意翻译成相应的输出信号 的 电 路 ， 称 为 二 进 制 译 码 器 。 2—4 线 译 码 器 ， 即 有 2 条 输 入 线 A 0 、 A 1 ， 有 4 种 输 入 信 息 00 、 01 、 10 、 11 ， 输 出 的 4 条线 Y 0 ～ Y 3 分别代表 0 、 1 、 2 、 3 四个数字。
3位二进制编码器示意图
3 位二进制编码器的逻辑 函数表达式 ：
Y 0= I 1+ I 3+ I 5+ I 7 Y 1= I 2+ I 3+ I 6+ I 7 Y 2= I 4+ I 5+ I 6+ I 7 普 通 编 码 器 在任何 时刻只 能对 0 、 1 、 2 、 … 、 7 中的一 个输入 信 号 进 行 编 号，不 允许同 时输 入两个1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.3编码器导读:在这一节中，你将学习：⏹ 编码器的概念⏹ 由门电路构成的三位二进制编码器 ⏹ 由门电路构成的二-十进制编码器 ⏹ 优先编码器的概念⏹典型的编码器集成电路74LS148及74LS1474.3.1编码器的概念在数字电路中，通常将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。
实现编码功能的电路称为编码器。
其功能框图如图4-17所示。
编码器的特点是当多个输入端的其中一个为有效电平时，编码器的输出端并行输出相应的多位二进制代码。
按照被编码信号的不同特点和要求，有二进制编码器、BCD 码编码器、优先编码器之分。
图4-17编码器框图4.3.2二进制编码器用n 位二进制代码对M=2n 个信号进行编码的电路叫二进制编码器。
1．三位二进制编码器图4-18是3位二进制编码器的框图。
它有8个数据输入端代表8种需要编码的信息，用I 0~I 7表示。
输出端是用来进行编码的3位二进制代码，用C 、B 、A 表示。
由于编码器在任何时刻只能对一个输入端信号进行编码，所以不允许两个或两个以上输入端同时存在有效信号。
如对I 0 进行编码，就是使输入端I 0 有效而其它输入端无效，此时输出有一组代码相对应。
有效信号有两种方式：一是I 0加高电平而其它输入端加低电平，这称为“输入高电平有效”；另一种为”输入低电平有效”。
假设输入端信号为高电平有效，电路对M 个信号 n 位二进制代码其编码，C 、B 、A 为其编码输出，则可得到如表4-8所示真值表。
由于I 0~I 7是一组互相排斥的变量，所以真值表可以采用简化形式列出来，如表4-9所示。
根据表4-9可知，只需要将输出端为1的变量加起来，便可得到输出端的最简与或表达式，即：图4-18 3位二进制编码器框图 表4-8 三位二进制编码器的真值表表4-9 简化真值表7654I I I I C +++= 7632I I I I B +++= 7531I I I I A +++=II7ABC3位二进制编码器根据上述各表达式可直接画出3位二进制编码器的逻辑电路图如图4-19所示。
图4-19 3位二进制编码器的逻辑电路图2．优先编码器优先编码器事先对输入端进行优先级别排序，在任何时刻仅对优先级别高的输入端信号响应，优先级别低的输入端信号则不响应。
图4-20是8-3线优先编码器74LS148的逻辑符号和引脚图，其真值表如表4-10所示。
图4-20 74LS148的逻辑符号和引脚图由74LS148真值表4-10可知，该编码器有8个信号输入端、3个代码输出端、1个输入使能端、1个输出使能端和1个输出扩展端：（1）74LS148输入端为低电平有效，输出端以反码的形式表示。
（2）EI为输入使能端。
低电平有效。
EI=1时不管输入端是否有效，输出端均为高电平，编码器处于“非工作状态”；而EI=0时，编码器处于“工作状态”。
（3）EO为输出使能端，低电平有效。
当EI=0且输入端无有效信号时，EO=0。
故EO=0实际上表示编码器处于工作状态，但此时“无编码信号输入”。
（4）CS为输出扩展端，低电平有效。
当编码器处于工作状态且“有编码信号输入”时，CS＝0。
故CS的低电平实际上表示编码器处于工作状态，且“有编码信号输入”。
表4-10 74LS148真值表4.3.3二－十进制编码器在数字电路中，还有一种常用的编码器称为二—十进制编码器。
就是用二进制码表示十进制数的编码器。
因十进制数中有十个数码，所以必须用四位二进制码才能完成对十进制数的十个数码进行编码。
通常用四位二进制码组成8421BCD码来表示十进制数，则二-十进制编码器的真值表如表4-11所示。
表4-11 二-十进制编码器的真值表由表4-11可知，输出逻辑函数表达式为：D＝I8＋I9C＝I4＋I5＋I6＋I7B＝I2＋I3＋I6＋I7A＝I1＋I3＋I5＋I7＋I9根据上述各表达式可直接画出二－十进制编码器逻辑图如图4-21所示。
图4-21 二－十进制编码器逻辑图在数字电路中，常用的二－十进制优先编码器有10-4线8421BCD编码器74LS147，它的逻辑符号和引脚图如图4-22所示，它的真值表如表4-12所示。
图4-22 74LS147的逻辑符号和引脚图由真值表4-12可知，74LS147的优先级别从9至1递降，输入端为低电平有效，当输入端1～9均无效时，表示对0进行编码。
输出端均以反码的形式出现。
表4-12 74LS147真值表4.3.4 编码器应用举例例4-10图4-23 是用十个按键、74LS147及非门组成的一个简单的键盘编码器，试分析其工作原理。
图4-23 一个简单的键盘编码器解：如图，每个按键对应一个十进制数，所有按键的一端接地，另一端接到编码器74LS147的各个输入端，同时通过电阻接到电源。
表4-13 例4-10真值表当按下某一个键（除0键外）时，它所连接的编码输入端就为低电平，该按键表示的十进制数就被编码为相应的8421BCD码。
当0键按下时，编码器所有输入端均为高电平，此时编码器输出0000。
具体实现的功能见表4-13所示真值表。
例4-11用二片8-3线优先编码器74LS148扩展为16-4线优先编码器，逻辑电路图如图4-24所示。
试分析其工作原理。
图4-24 用二片8-3线优先编码器扩展为16-4线优先编码器解：根据表4-10对图4-24进行分析，可知：该图将高位片的EO接低位片的EI。
当高位片输入端无有效信号输入时，EO=0，使低位片的EI=0，则低位片可以输入信号。
当高位片有有效信号输入时，EO=1，使低位片的EI=1，禁止低位片工作。
设13有输入信号，因13输入端为高位片的5脚，此时对应的高位片编码A2A1A0为010、EO=1、CS=0，低位片的EI=EO=1，所以不工作，此时对应的低位片输出A2A1A0为111、CS=1、EO=0。
所以A3A2A1A0=0010。
图4-24接成的16-4线优先编码器的真值表如表4-14所示。
表4-14 16—4优先编码器真值表自测练习1．二进制编码器有8个输入端，应该有（）个输出端。
2．三位二进制优先编码器74LS148的输入2，4，13引脚上加入有效输入信号，则输出代码为（）。
3．二-十进制编码器有（）个输出端。
4．二－十进制优先编码器74LS147的输入端第3、12、13引脚为逻辑低电平，则输出第6脚为逻辑（）电平，第7脚为逻辑（）电平，第9脚为逻辑（）电平，第14脚为逻辑（）电平。
5．74LS148输入端中无有效信号时，其输出CS为（），EO为（）。
6．74LS148输出端代码以（）（原码，反码）形式出现。
7．74LS147输入端为（）电平有效，输出端以（）（原码，反码）形式出现。
8．图4-24是用两片74LS148接成的一个16－4线优先编码器，输入信号EI为输入使能端，输出信号EO为（），CS为（）。
4.4译码器导读:在这一节中，你将学习： ⏹ 译码器的概念⏹ 由门电路构成的三位二进制译码器 ⏹ 三位二进制集成译码器74LS138 ⏹ 二-十进制集成译码器74LS42 ⏹ 用集成译码器构成组合逻辑电路 ⏹ 共阴极和共阳极数码显示管⏹显示译码器74LS47、74LS48和CD45114.4.1译码器的概念把具有特定含义的二进制代码“翻译”成数字或字符的过程称为译码，实现译码操作的电路称为译码器。
译码器是一个多输入，多输出的组合逻辑电路，根据功能可分为：二进制译码器、BCD 码译码器和显示译码器。
图4-25为译码器功能框图。
图4-25 译码器框图4.4.2二进制译码器二进制译码器通常有n 个输入端，2n 个输出端，并且每一个输出端对应一个n 个输入端组成的最小项，这是二进制译码器的一个重要特点。
二进制译码器的功能与二进制编码器刚好相反，它是将具有特定含义的不同二进制代码辨别出来，并转换成相应的信号。
n 个输入端组成的代码值确定后，2n 个输出端中总有一个（且只有一个）为高电平（或低电平），其余为低电平（或高电平）。
常见的MSI 集成译码器有2线-4线、3线-8线和4线-16线译码器。
三位二进制(3线-8线)译码器的真值表如表4-15所示，它有三个输入端A 2、A 1、A 0，用于输入三位二进制代码，有八个输出端Y 0~Y 7，为八个互斥的信号。
它是通过输出端的逻辑高电平来识别不同的输入代码的，这称为“输出高电平有效”。
n 位二进制代码M 个输出信号表4-15 三位二进制译码器真值表由表4-15可得输出逻辑函数表达式：0210Y A A A = 1210Y A A A = 2210Y A A A = 3210Y A A A = 4210Y A A A = 5210Y A A A = 6210Y A A A =7210Y A A A = 由输出逻辑函数表达式可知，三位二进制译码器的输出端包含了三个输入端变量A 2、A 1、A 0组成的所有最小项。
由上述逻辑表达式可画出由门电路构成的三位二进制译码器的逻辑电路图，如图4-26所示。
图4-26 三位二进制译码器逻辑图常用的集成三位二进制(3线-8线)译码器有74LS138，它的逻辑符号和引脚图如图4-27所示。
图4-27 74LS138逻辑符号和引脚图A2、A1、A0为二进制译码输入端，Y0~Y7为译码输出端（低电平有效），G1、G2A、G2B 为选通控制端。
当G1＝1、G2A+G2B= 0 时，译码器处于工作状态；当G1＝0或G2A+G2B = 1时，译码器处于禁止状态。
表4-16为74LS138的真值表（其中G2＝G2A+G2B）。
由表4-16可知，译码器74LS138输出端包含了输入端变量A2、A1、A0组成的所有最小项的非，这一特点在其应用中要经常用到。
表4-16 74LS138的真值表4.4.3二－十进制译码器将输入的4位8421BCD码翻译成0～9十个十进制数的电路称为二-十进制译码器。
二-十进制译码器有四个输入端和十个输出端。
分别用A3、A2、A1、A0和Y0～Y9表示。
由于二-十进制译码器有4个输入端，10个输出端，所以又称为4线-10线译码器。
常用的集成二-十进制（4线-10线）译码器为74LS42，其引脚排列图如图4-28所示。
图4-28 74LS42引脚图表4-17是4 -10线译码器74LS42的真值表，输入是8421BCD 代码，输出Y 0~Y 9为低电平有效。
当74LS42输入伪码1010～1111时，输出Y 0~Y 9都为高电平1，不会出现低电平0。
因此，译码器不会产生错误译码。
由表4-17可知，74LS42的输出逻辑表达式为：1239012380123701236012350123401233012320123101230 A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y A A A A Y ========== 表4-17 4线-10线译码器74LS42的真值表4.4.4用译码器实现逻辑函数如前所述，对于二进制译码器，其输出为输入端的全部最小项（或最小项的非），而且每一个输出端Y i 为一个最小项（或最小项的非）。