NMOS工艺流程模拟及电学参数提取模拟实验

合集下载

实验报告4(MOSFET工艺器件仿真)

学生实验报告院别课程名称器件仿真与工艺综合设计实验班级实验三MOSFET工艺器件仿真姓名实验时间学号指导教师成绩批改时间报告内容一、实验目的和任务1.理解半导体器件仿真的原理，掌握Silvaco TCAD 工具器件结构描述流程及特性仿真流程；2.理解器件结构参数和工艺参数变化对主要电学特性的影响。

二、实验原理1. MOSEET基本工作原理（以增强型NMOSFET为例）：以N沟道MOSEET为例，如图1所示，是MOSFET基木结构图。

在P型半导体衬底上制作两个N+区，其中一个作为源区，另一个作为漏区。

源、漏区之间存在着沟道区，该横向距离就是沟道长度。

在沟道区的表面上作为介质的绝缘栅是由热氧化匸艺生长的二氧化硅层。

在源区、漏区和绝缘栅上的电极是由一层铝淀积，用于引出电极,引出的三个电极分别为源极S、漏极D和栅极G。

并且从MOSEET衬底上引出一个电极B极。

加在四个电极上的电压分别为源极电压Vs、漏极电压V D、栅极电压V G和衬底偏压V B。

图1 MOSFET结构示意图MOSFET在工作时的状态如图2所示。

Vs V D和V B的极性和大小应确保源区与衬底之间的PN结及漏区与衬底之间的PN结处与反偏位置。

可以把源极与衬底连接在一起，并且接地,即Vs=0,电位参考点为源极，则V G、V D可以分别写为（栅源电压）V GS、（漏源电压）V DS。

从MOSFET的漏极流入的电流称为漏极电流ID。

（1）在N沟道MOSFET中，当栅极电压为零时，N+源区和N+漏区被两个背靠背的二极管所隔离。

这时如果在漏极与源极之间加上电压V DS,只会产生PN 结反向电流且电流极其微弱，其余电流均为零。

（2）当栅极电压V GS不为零时，栅极下面会产生一个指向半导体体内的电场。

（3）当V GS增大到等于阈值电压V T的值时，在半导体内的电场作用下，栅极下的P型半导体表面开始发生强反型，因此形成连通N+源区和N+漏区的N型沟道，如图2所示。

NMOS CMOS工艺

由于外延层电阻率很高，可以分别根据NMOS和PMOS性由于外延层电阻率很高，可以分别根据NMOS和PMOS性 NMOS 能优化要求选择适当的n阱和p 能优化要求选择适当的n阱和p阱浓度做在阱内的器件可以减少受到α 做在阱内的器件可以减少受到α粒子辐射的影响外延衬底有助于抑制体硅CMOS中的寄生闩锁效应外延衬底有助于抑制体硅CMOS中的寄生闩锁效应 CMOS
7、铜互连、
铜比铝的电阻率低40％左右。铜比铝的电阻率低40％左右。用铜互连代替铝互连可以显 40 著减小互连线的寄生电阻从而减小互连线的RC RC延迟著减小互连线的寄生电阻从而减小互连线的RC延迟铜易于扩散到硅中，会影响器件性能；铜还会对加工设备铜易于扩散到硅中，会影响器件性能；造成污染，造成污染，因此铜互连不能用常规的淀积和干法刻蚀方法形成铜互连技术特点：铜互连技术特点： –显著减小互连线的寄生电阻显著减小互连线的寄生电阻 –与低k介质材料结合减小寄生电容，提高电路性能与低k介质材料结合减小寄生电容，与低 –需要特殊的工艺技术：“镶嵌”（大马士革）技术和需要特殊的工艺技术：镶嵌” 大马士革）需要特殊的工艺技术化学机械抛光技术
第二章集成电路制作工艺
• • • • • • • 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类结构和分类 2.2.1 N阱CMOS工艺阱工艺 2.2.2 深亚微米深亚微米CMOS工艺工艺 2.3.1 CMOS IC中的寄生效应中的寄生效应 2.3.2 SOI工艺工艺 2.3.3 CMOS版图设计规则版图设计规则
解答：解答：硅的局部氧化方法（书上 P23）优点：避免了过大的氧化层台阶影响硅片的平整度、进而影响了金属连线的可靠性。缺点：鸟嘴的形成，使有源区面积比版图设计的小；如果要求的氧化层很厚，表面仍然有较大台阶，因为氧化层要向上抬高0.54 Tox。

实验六半导体器件仿真实

实验六半导体器件仿真实验姓名:林少明专业：微电子学学号11342047【实验目的】1、理解半导体器件仿真的原理，掌握Silvaco TCAD 工具器件结构描述流程及特性仿真流程；2、理解器件结构参数和工艺参数变化对主要电学特性的影响。

【实验原理】1. MOSFET 基本工作原理（以增强型NMOSFET 为例）：图1 MOSFET 结构图及其夹断特性当外加栅压为0 时，P 区将N+源漏区隔开，相当于两个背对背PN 结，即使在源漏之间加上一定电压，也只有微小的反向电流，可忽略不计。

当栅极加有正向电压时，P 型区表面将出现耗尽层，随着V GS的增加，半导体表面会由耗尽层转为反型。

当V GS>V T时，表面就会形成N 型反型沟道。

这时，在漏源电压V DS的作用下，沟道中将会有漏源电流通过。

当V DS一定时，V GS越高，沟道越厚，沟道电流则越大。

2. MOSFET 转移特性V DS 恒定时，栅源电压 V GS 和漏源电流 I DS 的关系曲线即是 MOSFET 的转移特性。

对于增强型 NMOSFET ，在一定的 V DS 下， V GS =0 时， I DS =0；只有 V GS >V T 时,才有 I DS >0。

图 2 为增强型 NMOSFET 的转移特性曲线。

图 2 增强型 NMOSFET 的转移特性曲线图中转折点位置处的 V GS （th ）值为阈值电压。

3. MOSFET 的输出特性对于 NMOS 器件，可以证明漏源电流：令n =oxWC Lμβ，称β为增益因子。

（1）()DS GS T V V V <<-由于 V DS 很小，忽略2DS V 项，可得：I DS 随 V DS 而线性增加，故称为线性区。

（2）()DS GS T V V V <-DS V 增大，但仍小于()GS T V V -，2DS V 项不能忽略。

故：在一定栅源电压下，V DS 越大，沟道越窄，则沟道电阻越大，曲线斜率变小。

实验33 模拟集成电路版图的反向提取

实验33 模拟集成电路版图的反向提取模拟集成电路具有设计难度大、应用范围宽等优点，早已成为了集成电路设计领域的重要研究热点，引起了研究者的广泛关注。

模拟集成电路版图的反向提取关乎电路设计的成败，是设计过程中的重要关键环节之一。

本实验要求学生能够独立对标准CMOS模拟集成电路版图单元，完成电路的反向提取、绘制整理和功能分析等工作。

通过对CMOS模拟集成电路版图单元的反向提取实践，锻炼和提高学生对集成半导体器件和模拟集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对模拟集成电路反向设计思想的理解，加强学生灵活运用所学《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等理论知识的能力。

一、实验原理1. 模拟集成电路中的集成器件在标准CMOS工艺下，模拟集成半导体器件主要有：MOS晶体管、扩散电阻、多晶硅电阻、多晶硅电容和MOS电容等。

在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。

在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。

模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。

为了解决较大宽长比器件与版图布局资源之间的矛盾，实际版图照片中常常可以看到，以多只较小宽长比晶体管并联形式等效一只较大宽长比晶体管的情形。

这种版图尺寸的转换技术可以实现对芯片总体布局资源的充分合理利用，同时又有利于系统的整体性能提升，有着非常重要的应用。

图33.1给出了大宽长比器件转换示意图，(a)图为多只具有较小宽长比的晶体管，(b)图为这些晶体管通过共用源、漏和栅极，采用并联连接方式实现向大宽长比的转换。

(a) (b)图33.1 大宽长比器件转换示意图图33.2给出了具有较大宽长比的NMOS和PMOS晶体管的等效版图。

从图155中可以看出，NMOS和PMOS晶体管都是由四只晶体管并联组成的，由于源极、漏极和栅极分别接在一起，所以晶体管从漏极流向源极的电流具有四条路径，那么，作用结果相当于四倍宽长比的单只晶体管。

长沟道MOS管模拟设计模型仿真

实验一、长沟道MOS管模拟设计模型仿真一、实验目的1．熟悉Hspice软件，使用MetaWaves 浏览波形。

2．学习使用Hspice进行复杂的功能仿真。

3．分析了解长沟道MOS管模型特性。

二、实验内容1、本实验通过利用长沟道模型（LEVEL1,LEVEL2,LEVEL3）写出下图共源共栅输出电路HSPICE网表。

使用Hspice进行功能仿真，使用MetaWaves 浏览波形。

2、在输出端加入一个电流源，分析当电流源从1微安渐变到-1微安时，MOS管M2的漏端电压，M4的栅-源电压随电流源变化而变化的曲线。

3、在输出端加入一个零伏电压源，分析当电流源从1微安渐变到-1微安时，M4的漏电流随电流源变化而变化的曲线。

三、实验步骤四个反相器构成的输出电路Hspice仿真的详细步骤1、选用1.2um CMOS工艺level II模型(Models.sp)MODEL NMOS NMOS LEVEL=2 LD=0.15U TOX=200.0E-10 VTO=0.74 KP=8.0E-05+NSUB=5.37E+15 GAMMA=0.54 PHI=0.6 U0=656 UEXP=0.157 UCRIT=31444+DELTA=2.34 VMAX=55261 XJ=0.25U LAMBDA=0.037 NFS=1E+12 NEFF=1.001+NSS=1E+11 TPG=1.0 RSH=70.00 PB=0.58+CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0003 MJ=0.66 CJSW=8.0E-10 MJSW=0.24.MODEL PMOS PMOS LEVEL=2 LD=0.15U TOX=200.0E-10 VTO=-0.74 KP=2.70E-05+NSUB=4.33E+15 GAMMA=0.58 PHI=0.6 U0=262 UEXP=0.324 UCRIT=65720+DELTA=1.79 VMAX=25694 XJ=0.25U LAMBDA=0.061 NFS=1E+12 NEFF=1.001+NSS=1E+11 TPG=-1.0 RSH=121.00 PB=0.64+CGDO=4.3E-10 CGSO=4.3E-10 CJ=0.0005 MJ=0.51 CJSW=1.35E-10 MJSW=0.242、设计HSPICE网表，根据模型参数、设计要求设定管子尺寸，写出共源共栅电流镜电路网表。

1-2NMOS器件仿真

1.2使用ATLAS的NMOS器件仿真1.2.1ATLAS概述ATLAS是一个基于物理规律的二维器件仿真工具，用于模拟特定半导体结构的电学特性，并模拟器件工作时相关的内部物理机理。

ATLAS可以单独使用，也可以在SILVACO’s VIRTUAL WAFER FAB仿真平台中作为核心工具使用。

通过预测工艺参数对电路特性的影响，器件仿真的结果可以与工艺仿真和SPICE 模型提取相符。

1ATLAS输入与输出大多数ATLAS仿真使用两种输入文件：一个包含ATLAS执行指令的文本文件和一个定义了待仿真结构的结构文件。

ATLAS会产生三种输出文件：运行输出文件(run-time output)记录了仿真的实时运行过程，包括错误信息和警告信息；记录文件(log files)存储了所有通过器件分析得到的端电压和电流；结果文件(solution files)存储了器件在某单一偏置点下有关变量解的二维或三维数据。

2ATLAS命令的顺序在ATLAS中，每个输入文件必须包含按正确顺序排列的五组语句。

这些组的顺序如图1.52所示。

如果不按照此顺序，往往会出现错误信息并使程序终止，造成程序非正常运行。

图1.52ATLAS命令组以及各组的主要语句3开始运行ATLAS要在DECKBUILD下开始运行ATLAS，需要在UNIX系统命令提示出现时输入：deckbuild-as&命令行选项-as指示DECKBUILD将ATLAS作为默认仿真工具开始运行。

在短暂延时之后，DECKBUILD将会出现，如图1.53所示。

从DECKBUILD输出窗口可以看出，命令提示已经从ATHENA变为了ATLAS。

图1.53ATLAS的DECKBUILD窗口4在ATLAS中定义结构在ATLAS中，一个器件结构可以用三种不同的方式进行定义：1.从文件中读入一个已经存在的结构。

这个结构可能是由其他程序创建的，比如ATHENA或DEVEDIT；2.输入结构可以通过DECKBUILD自动表面特性从ATHENA或DEVEDIT转化而来；3.一个结构可以使用ATLAS命令语言进行构建。

201204实验六MOSFET直、交流特性参数测试及SPICE参数提取实验指导2

实验六MOSFET直、交流特性参数测试及SPICE参数提取引言MOSFET的直流输入特性，直流输出特性，开启电压，直流导通电阻，漏源击穿电压，跨导和动态电阻是通常测试的主要电参数。

本实验介绍了三种测试方法，即用BJ-4815图示仪、万用表和PC机分别进行测试。

其中图示仪测量的特点是操作简便，迅速，结果直观，但测试精度不高。

用万用表测试，其特点是测试原理直观，精度较高，但人工采集数据量太大，结果不直观；而用PC机进行测试，其特点是测试速度极快，自动化程度高，结果直观，测试精度极高，其测试结果可打印输出，也可存盘保留，非常方便。

一、实验目的1 •通过实验加深理解MOSFET器件交、直流参数的物理意义。

2•了解MOSFET器件与双极晶体管工作原理的区别。

3•熟悉SPICE程序中MOS模型及其模型参数，学会提取MOS模型参数的方法。

二、实验原理1 •测试样品介绍：本实验的测试样品是集成电路TC4069,是不带驱动器的CMOS反相器，是G、D、S、B 端互相独立，并能引击的MOSFET （图1），其管脚排列图如图2 所示。

它提供了G、D、S 端互相独立且可从管脚引出的N沟和P沟的MOSFET由于CMOSIC中所有N管的S端，B端短接V ss，所有P管的S、B端短接V DD，因此，N管和P管均为V bs 0，用TC4069样品不能测试衬底调制效应。

2. MOSFET 的直流输人特性I DS 〜V GSMOSFET 是用栅电压控制漏源电流的器件。

固定一个漏源电压V DS ，可测得一条I DS 〜V GS 关系曲线，对应一组阶梯漏源电压测得一组直流输入特性曲线如图3所示。

每条线均有三个区域，即截止区饱和区，非饱和区，曲线与轴交点处V GS V T ，曲线中各点切线的斜率即为所对应的 V DS 和V GS 的跨导。

切线斜率越大，跨导越大，MOSFET 的栅控能力越强。

从理论上讲在三个区域中应是：（以 N 沟增强管为例）⑴ VGSV T0，截止区：1DS 0，曲线与V GS 轴重合，跨导g m 0 ；⑵ 0VGSV T V DS ，饱和区,I DS K V GS V 2为二次曲线，跨导gm2K V GS V T ；⑶ VGSV TVDS，非饱和区， I DS K 2 V GS V V DS 为一次曲线，跨导g m 2K V DS ，用直流输入特性曲线可测得 MOSFET 在各工作点的跨导4 3 2 10叮F-ll il l —l-0514(TOP VIEW)图2图12cs1. V GS V DSI V T2. V GS V DS2V T3. V GS V DS3V T图33. MOSFET直流输出特性I DS〜V DSMOSFET直接输出特性是在某一固定的栅源电压下所得到I DS〜V DS关系曲线，相对一组阶梯栅源电压可测得一组输出特性曲线如图4所示。

实验三 MOS管参数仿真及Spice学习

实验三MOS管参数仿真及Spice学习刘翔一、实验内容和要求。

实验内容：（1）使用S-Edit绘制电路图，将其转换成Spice文件。

（2）利用T-Spice的对话框添加仿真命令。

（3）利用W-Edit观察波形。

实验要求：（1）利用Tanner软件中的S-Edit、T-Spice和W-Edit，对NMOS管的参数进行仿真。

NMOS器件的T-Spice参数仿真内容如下：a. MOS管转移特性曲线（给定VDS、W、L，扫描VGS）。

b. MOS管输出特性曲线（给定VGS、W、L，扫描VDS）。

c. 温度对MOS管输入/输出特性的影响（给定VGS、VDS、W、L，扫描Temp）。

d. MOS管W对输入/输出特性的影响（给定VGS、VDS、W/L，扫描W）。

e. MOS管L对输入/输出特性的影响（给定VGS、VDS、W/L，扫描L）。

f. MOS管W/L对输入/输出特性的影响（给定VGS、VDS、L，扫描W）。

g. MOS管开关电路输入/输出波形（输入一定频率的方波）。

h. 在MOS管开关电路输入/输出波形中找出传输时间、上升时间和下降时间。

i. MOS管开关电路传输特性曲线。

j. MOS管W/L对传输特性的影响（给定L、扫描W）。

k. 在MOS管传输特性曲线上找出测量输入、输出电压门限，计算噪声裕度。

（2）记录操作步骤，截取相应图片，完成实验报告。

二、实验环境、Tanner软件简介及SPICE命令。

实验环境：Tanner（S-Edit、T-Spice、W-Edit）SPICE命令的插入：Edit —Insert Command命令或工具栏中的，打开T-Spice Command Tool（T-Spice命令工具）对话框，可以在活动输入文件中插入命令。

三、实验流程框图。

四、实验步骤。

1.在S-Edit中绘制电路原理图，导出SPICE文件。

（1）新建一个文件file-new，新建一个模块，module-new，添加所需要的工艺库。

NMOS工艺流程模拟及电学参数提取模拟实验

实验二NMOS工艺流程模拟及电学参数提取模拟实验一、实验目的1. 熟悉Silvaco TCAD的仿真模拟环境；2.掌握基本的nmos工艺流程，以及如何在TCAD环境下进行nmos工艺流程模拟；3.掌握器件参数提前方法，以及不同工艺组合对nmos晶体管的阈值电压、薄层电阻等电学参数的影响；二、实验要求①仔细阅读实验内容，独立编写程序，掌握基本的TCAD使用；②熟悉nmos晶体管的基本工艺流程，和关键工艺参数；③记录Tonyplot的仿真结果，并进行相关分析。

三、实验内容1. nmos晶体管整体工艺模拟设计nmos晶体管工艺流程模拟程序，运行得到相应的器件模型(参考教程p57~p60页程序)NMOS晶体管的基本工艺流程：a.衬底硅氧化：在衬底表面产生一层相对较厚的SiO2有选择地刻蚀氧化区，暴露出将来用来生成MOS晶体管的硅表面；b.用一高质量的氧化物薄膜覆盖在Si表面，这层氧化物最终将形成MOS晶体管的栅极氧化物；c.在薄氧化层顶部淀积一层多晶硅。

多晶硅可以用做MOS晶体管的栅电极材料，也可以用做硅集成电路中的互连线；d.成型和刻蚀多晶硅层，形成互连线和MOS管的栅极，刻蚀未覆盖多晶硅的那层薄栅极氧化物，裸露出硅表层，这样就可以在其上面形成源区和漏区了；e.通过扩散或离子注入的方式，整个硅表层就会被高浓度的杂质所掺杂，形成源区和漏区；f.用一层SiO2绝缘层覆盖整个表面对绝缘的氧化层成型得到源极和漏极的接触孔，表层蒸发覆盖一层铝，形成互连线，将金属层成型并刻蚀，其表层形成了MOS管的互连。

NMOS晶体管工艺流程模拟程序：go athena#line x loc=0 spac=0.1line x loc=0.2 spac=0.006line x loc=0.4 spac=0.006line x loc=0.5 spac=0.01##line y loc=0.00 spac=0.002line y loc=0.2 spac=0.005line y loc=0.5 spac=0.05line y loc=0.8 spac=0.15#init orientation=100 c.phos=1e14 space.mul=2# pwell formation including masking o? of the nwell#di?us time=30 temp=1000 dryo2 press=1.00 hcl=3#etch oxide thick=0.02##P–well Implantimplant boron dose=8e12 energy=100 pears#di?us temp=950 time=100 weto2 hcl=3## N–well implant not shown# welldrive starts heredi?us time=50 temp=1000 t.rate=4.000 dryo2 press=0.10 hcl=3 #di?us time=220 temp=1200 nitro press=1#di?us time=90 temp=1200 t.rate=?4.444 nitro press=1#etch oxide all## sacri?cial “cleaning”oxidedi?us time=20 temp=1000 dryo2 press=1 hcl=3#etch oxide all# gate oxide grown heredi?us time=11 temp=925 dryo2 press=1.00 hcl=3## Extract a design parameterextract name=“gateox”thickness oxide mat.occno=1 x.val=0.5 ##vt adjust implantimplant boron dose=9.5e11 energy=10 pearson#depo poly thick=0.2 divi=10##from now on the situation is 2–D#etch poly left p1.x=0.35#method fermi compressdi?use time=3 temp=900 weto2 press=1.0#implant phosphor dose=3.0e13 energy=20 pearson#depo oxide thick=0.120 divisions=8#etch oxide dry thick=0.120#implant arsenic dose=5.0e15 energy=50 pearson#method fermi compressdi?use time=1 temp=900 nitro press=1.0# pattern s/d contact metaletch oxide left p1.x=0.2deposit alumin thick=0.03 divi=2etch alumin right p1.x=0.18# Extract design parameters# extract ?nal S/D Xjextract name=“nxj”xj silicon mat.occno=1 x.val=0.1 junc.occno=1# extract the N++ regions sheet resistanceextract name=“n++ sheet rho”sheet.res material=“Silicon”\mat.occno=1 x.val=0.05 region.occno=1# extract the sheet rho under the spacer, of the LDD regionextract name=“ldd sheet rho”sheet.res material=“Silicon”\mat.occno=1 x.val=0.3 region.occno=1# extract the surface conc under the channel.extract name=“chan surf conc”surf.conc impurity=“Net Doping”\ material=“Silicon”mat.occno=1 x.val=0.45# extract a curve of conductance versus bias.extract start material=“Polysilicon”mat.occno=1 \bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45extract done name=“sheet cond v bias”\curve(bias,1dn.conduct material=“Silicon”mat.occno=1 region.occno=1) \ out?le=“extract.dat”# extract the long chan Vtextract name=“n1dvt”1dvt ntype vb=0.0 qss=1e10 x.val=0.49structure mirror rightelectrode name=gate x=0.5 y=0.1electrode name=source x=0.1electrode name=drain x=0.9electrode name=substrate backsidestructure out?le=mos0.str# plot the structuretonyplotmos0.str-setmos0.set2.晶体管电学参数提取在晶体管工艺仿真程序基础上，设计结深、源漏电阻等电学参数提取程序，并分析工艺参数（掺杂溶度，掺杂区域、材料等）对器件电学性能的影响。

CMOS制造工艺流程介绍

研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。

而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。

同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。

通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。

（2）浅槽隔离工艺隔离硅有源区。

（3）多晶硅栅结构工艺得到栅结构。

（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。

（5）侧墙的形成保护沟道。

（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。

（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。

（8）局部互连(LI)工艺。

（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。

（11）通孔2和钨塞2的形成。

（12）金属2(M2)互连的形成。

（13）制作金属3直到制作压点及合金。

（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。

由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。

1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS 晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。

如果要双阱注入在硅片上生成N阱和P阱。

那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。

电子科技大学集成电路实验报告――模拟集成电路

电子科技大学集成电路实验报告――模拟集成电路CMOS模拟集成电路设计及HSPICE使用实验学时：4学时实验一CMOS工艺参数测量一、实验目的：学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。

二、实验内容：1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn1WKn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2Lkp,kn, p, n,Vtp,Vtn 。

三、实验结果：本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。

先确定W。

W等于学号的最后一位，若学号最后一位=0，则W=10u。

所以，本实验中所测试的NMOS管、PMOS管的尺寸为：（1）测0.5um下NMOS和PMOS管的I-V特性曲线所用工艺模型是TSMC 0.50um。

所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1).LIB “C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的NMOS管电流曲线为：所测的数据如下表：根据公式IDSn1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为：2Lkn 119 10-6, n 0.028,Vtn 1.37测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：POMS I-V CharacteristicM1 OUT IN Vdd Vdd CMOSP L=1U W=8UVIN Vdd IN 1 VOUT Vdd OUT 1.2.***** LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2.PRINT DC I(M2).LIB "C:\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS .END所测得的PMOS管电流曲线为：所测的数据如下表：计算TSMC 0.50um 工艺中pmos 参数pptp，分别为：Kp 54.89 10-6, p 0.017,Vtp 0.927综上所述，可得：四、思考题2）不同工艺，p, n不同。

集成电路工艺基础_实验指导书

实验指导书教学单位：电子信息学院课程名称：集成电路工艺基础面向专业：电子科学与技术电子科技大学中山学院2013年9月实验指导书实验名称：实验一使用ATHENA软件仿真MOS管工艺学时安排：4学时实验类别：综合性实验要求：必做￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣一、实验目的和任务随着IT产业的迅猛发展，微电子集成电路在通讯、计算机及其他消费类电子产品中的重要地位日益突出，而IC的生产和设计技术水平是决定IC芯片性能的两大要素。

本实验是IC生产中工艺设计的利用计算机辅助仿真的环节，是基于微电子技术应用背景和《集成电路工艺基础》课程设置及其特点而设置的。

其目的在于：通过本实验使学生能基本掌握IC工艺的通用流程，熟悉各单项工艺的基础知识；学习并掌握国际流行的工艺仿真软件A THENA的使用方法，加深对课程知识的认识。

二、实验原理介绍ATHENA是Silvaco公司开发的一种很优秀的半导体工艺模拟软件，最大的特点是可用于任何个人计算机(PC机)。

Silvaco拥有包括芯片厂、晶圆厂、IC设计企业、IC材料业者、ASIC业者、大学和研究中心等在内的庞大的国内外用户群。

许多世界知名Foundry包括台积电、联电、Jazz和X-FAB都和Silvaco 有PDK的合作。

ATHENA是Silvaco TCAD中的工艺仿真组件，除此之外，这些组件还包括交互式工具DeckBuild和Tonyplot，器件仿真工具ATLAS和器件编辑器DevEdit。

三、实验设备介绍1.工作站或微机终端一台2.局域网3.ATHENA仿真软件 1套四、实验内容和步骤1. 仿真流程DeckBuild是一个交互式、图形化的实时运行环境，在工艺和器件仿真中作为仿真平台。

DeckBuild 有仿真输入和编辑的窗口，也有仿真输出和控制的窗口。

实验中所用软件为绿色版，在目录\Silvaco\lib\Deckbuild\3.0.1.R\x86-NT中直接运行Deckbld.exe即可。

Silvaco课程设计

2010-2011学年第（二）学期EDA课程设计专题实践报告班级：学号：姓名：成绩：2011年6月30日Silvaco模拟仿真NMOS一ATHENA的NMOS工艺仿真1.1 初始结构在如图1所示的文本窗口中键入go athena。

图1 go athena开始定义初始的矩形网格，网格中节点的数量将会直接影响到仿真的精度和时间在X方向网格定义点为0~1.0，Y方向网格定义点为0~0.8。

最终将在1.0um×0.8um的区域内建立非均匀网格。

图2 建立网格1.2 定义初始衬底默认情况下，材料为Silicon并且其晶向为<100>硅材料掺杂质Boron，这样就选择了硼为衬底的掺杂杂质，设置背景掺杂浓度为：1.0x1014atom/cm3。

选择space.mul=2。

这将强制使得仿真在两维中进行初始化信息如下所示。

#InitialSiliconStructurewith<100>Orientationinit silicon c.boron=1.0e14 orientation=100 two.d1.3 运行A THENA并且绘图#InitialSiliconStructurewith<100>OrientationInit silicon c.boron=1.0e14 orientation=100 two.d图3 初始化衬底1.4 栅氧化将要在硅片的表面生长一层栅氧化层，这个工艺条件为950度下干氧氧化11分钟，环境为3%的HCL，一个大气压语句如下：#GateOxidationDiffu stime=11 temp=950 dryo2 press=1.00 hcl.pc=3图4 栅极氧化结构栅氧化后的结构将会如图一样显示在TONYPLOT中从图中，我们可以看到，一层氧化层淀积在了硅衬底的表面1.5 取栅极氧化层的厚度接下来，我们要来提取在氧化工艺过程中生长的栅氧化的厚度。

模拟CMOS集成电路拉扎维实验二

实验二单级放大器的设计一、实验目的及任务1、掌握单级放大器的原理和性能。

2、设计一个采用电阻做负载的共源级放大器。

二、实验相关知识1、采用电阻做负载的共源级放大器电路的大信号分析。

如果输入电压从零开始增大，截止，（如图2.1（b））。

当接近时，开始导通，电流流经，使减小。

如果不是非常小，饱和导通，我们可以得到：这里忽略了沟道调制效应。

进一步增大，下降更多，管子继续工作在饱和区，直到（图2.1（b）中的A点）。

在A 点出满足：从上式可以计算出，并进一步计算出。

当时，工作在线性区：如果足够高以使进入深线性区，，从图2.1(b)的等效电路可以得到：2、采用电阻为负载的共源级放大器小信号特性由于在线性区跨导会下降，通常要确保,工作在图2.1(b)中A 点的左侧。

式(2.1)表征输入输出特性，并把它的斜率看作小信号增益，可以得到：此结果可以从下面的观察中直接得到：将输入电压的变化转换为漏极电流的变化，进一步转换为输入电压的变化。

从图2.1(d)的小信号等效电路也可以得到同样的结果。

V DD R DM 1V outV inV outV inV THV in1V outV inR DR onV DD V +-+-V 1outg m V 1R D(a)(c)(d)(b)图2.1 (a)共源级；(b)输入-输出特性；(c)MOS管工作在线性区的等效电路；(d)饱和区的小信号模型三、实验内容和步骤1、根据实验相关知识所述，画出采用电阻做负载的共源级放大器的原理图。

2、根据所画原理图编写电路网表。

3、调入SMIC0.35um混合信号工艺库。

4、先计算电路的直流工作点，随后进行仿真并得到电路的直流工作点，将仿真结果与计算结果进行比较。

5、在网表中加入DC分析的激励语句，做DC大信号仿真，得到放大器的直流转移特性曲线，并对的出的曲线进行分析说明。

6、在网表中加入AC分析的激励语句，做小信号仿真，得到放大器的AC频率特性和低频小信号增益，并对仿真结果给出分析和说明。

实验报告4(MOSFET工艺器件仿真)

二、实验原理1. MOSEET基本工作原理（以增强型NMOSFET为例）：以N沟道MOSEET为例，如图1所示，是MOSFET基木结构图。

在P型半导体衬底上制作两个N+区，其中一个作为源区，另一个作为漏区。

源、漏区之间存在着沟道区，该横向距离就是沟道长度。

在沟道区的表面上作为介质的绝缘栅是由热氧化匸艺生长的二氧化硅层。

在源区、漏区和绝缘栅上的电极是由一层铝淀积，用于引出电极,引出的三个电极分别为源极S、漏极D和栅极G。

并且从MOSEET衬底上引出一个电极B极。

加在四个电极上的电压分别为源极电压Vs、漏极电压V D、栅极电压V G和衬底偏压V B。

图1 MOSFET结构示意图MOSFET在工作时的状态如图2所示。

Vs V D和V B的极性和大小应确保源区与衬底之间的PN结及漏区与衬底之间的PN结处与反偏位置。

可以把源极与衬底连接在一起，并且接地,即Vs=0,电位参考点为源极，则V G、V D可以分别写为（栅源电压）V GS、（漏源电压）V DS。

从MOSFET的漏极流入的电流称为漏极电流ID。

（1）在N沟道MOSFET中，当栅极电压为零时，N+源区和N+漏区被两个背靠背的二极管所隔离。

这时如果在漏极与源极之间加上电压V DS,只会产生PN 结反向电流且电流极其微弱，其余电流均为零。

（2）当栅极电压V GS不为零时，栅极下面会产生一个指向半导体体内的电场。

nmos工艺实验心得

nmos工艺实验心得
晶体管电学参数提取
在晶体管工艺仿真程序基础上，设计结深、源漏电阻等电学参数提取程序，并分析工艺参数（掺杂溶度，掺杂区域、材料等）对器件电学性能的影响。

参数提取的介绍
对仿真中得到的信息进行参数的提取，简单的语法为extractextract-paramenters；paramenters是指参数，介绍几个参数：cboron，硼的浓度（浓度是硼杂质的）；minval，最小值；2d。

max。

conc，某二维范围内的最大浓度。

工艺参数（掺杂溶度，掺杂区域、材料等）对器件电学性能的影响
可形成影响的电学参数有：温度、频率、电容、电导等等，参杂浓度的升高可使mos管结深变深，相应的源漏电阻会增大，导通电流I 也就降低。

另外，源漏电参杂浓度升高其他不变，一定程度可以增大器件相应的导电能力。

微电子器件实验1模版medici nmos

南京邮电大学课内实验报告课程名：微电子器件设计任课教师：专业：微电子学学号：姓名：2014/2015学年第2学期南京邮电大学电子科学与工程学院《微电子器件设计》课程实验第 1 次实验报告实验内容及基本要求：实验项目名称：NMOS晶体管的器件模拟实验类型：验证每组人数：1实验内容及要求：内容：采用MEDICI仿真软件验证NMOS晶体管电特性。

要求：能够用MEDICI编制程序、会分析NMOS关键参数对电特性的影响。

实验考核办法：实验结束要求写出实验报告。

内容如下：1、问题的分析与解答；2、结果分析，并将结果返回到器件的实际设计中；3、器件设计的进一步思考。

实验结果：（附后）实验代码如下：TITLE Avant! MEDICI Example 1 - 1.5 Micron N-Channel MOSFET COMMENT Specify a rectangular meshMESH SMOOTH=1X.MESH WIDTH=3.0 H1=0.125Y.MESH N=1 L=-0.025Y.MESH N=3 L=0.Y.MESH DEPTH=1.0 H1=0.125Y.MESH DEPTH=1.0 H1=0.250COMMENT Eliminate some unnecessary substrate nodesELIMIN COLUMNS Y.MIN=1.1COMMENT Increase source/drain oxide thickness using SPREADSPREAD LEFT WIDTH=.625 UP=1 LO=3 THICK=.1 ENC=2SPREAD RIGHT WIDTH=.625 UP=1 LO=3 THICK=.1 ENC=2 COMMENT Use SPREAD again to prevent substrate grid distortion SPREAD LEFT WIDTH=100 UP=3 LO=4 Y.LO=0.125COMMENT Specify oxide and silicon regionsREGION SILICONREGION OXIDE IY.MAX=3COMMENT Electrode definitionELECTR NAME=Gate X.MIN=0.625 X.MAX=2.375 TOPELECTR NAME=Substrate BOTTOMELECTR NAME=Source X.MAX=0.5 IY.MAX=3ELECTR NAME=Drain X.MIN=2.5 IY.MAX=3COMMENT Specify impurity profiles and fixed chargePROFILE P-TYPE N.PEAK=3E15 UNIFORM OUT.FILE=MDEX1DS PROFILE P-TYPE N.PEAK=2E16 Y.CHAR=.25PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=0.0 WIDTH=.5+ XY.RAT=.75PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=2.5 WIDTH=.5+ XY.RAT=.75INTERFAC QF=1E10PLOT.2D GRID TITLE="Example 1 - Initial Grid" FILL SCALE COMMENT Regrid on dopingREGRID DOPING LOG IGNORE=OXIDE RATIO=2 SMOOTH=1+ IN.FILE=MDEX1DSPLOT.2D GRID TITLE="Example 1 - Doping Regrid" FILL SCALE COMMENT Specify contact parametersCONTACT NAME=Gate N.POLYCOMMENT Specify physical models to useMODELS CONMOB FLDMOB SRFMOB2COMMENT Symbolic factorization, solve, regrid on potentialSYMB CARRIERS=0METHOD ICCG DAMPEDSOLVEREGRID POTEN IGNORE=OXIDE RATIO=.2 MAX=1 SMOOTH=1+ IN.FILE=MDEX1DS+ OUT.FILE=MDEX1MSPLOT.2D GRID TITLE="Example 1 - Potential Regrid" FILL SCALE COMMENT Solve using the refined grid, save solution for later use SYMB CARRIERS=0SOLVE OUT.FILE=MDEX1SCOMMENT Impurity profile plotsPLOT.1D DOPING X.START=.25 X.END=.25 Y.START=0 Y.END=2+ Y.LOG POINTS BOT=1E15 TOP=1E21 COLOR=2+ TITLE="Example 1 - Source Impurity Profile"PLOT.1D DOPING X.START=1.5 X.END=1.5 Y.START=0 Y.END=2+ Y.LOG POINTS BOT=1E15 TOP=1E17 COLOR=2+ TITLE="Example 1 - Gate Impurity Profile"PLOT.2D BOUND TITLE="Example 1 - Impurity Contours" FILL SCALE CONTOUR DOPING LOG MIN=16 MAX=20 DEL=.5 COLOR=2 CONTOUR DOPING LOG MIN=-16 MAX=-15 DEL=.5 COLOR=1 LINE=2Medici运行后仿真图如下：思考题。

集成电路分析与设计课程实验(一)

集成电路分析与设计课程实验1（2010-03-18）熟悉Cadence设计软件中的Schematic Editing进行原理图编辑，并使用Spectre工具进行仿真验证。

要求及说明：1. NMOS和PMOS晶体管的1级模型参数参考教材(拉扎维，P32)中表2.1，相应的Spectre 模型为hquicmodel_v1.0.scs。

2. 假设VDD=3V，NMOS和PMOS器件的衬底端子（B，除非另有说明）分别接地和VDD （或最正的电压节点），（W/L）=50/2（即W=50u，L=2u）。

3. 采用直流扫描（DC Sweep，改变VX），画出IX和晶体管的跨导关于VX的函数曲线图。

4. 解释分析结果，比较仿真分析结果与你的手工计算结果。

5. 报告截止提交日期为2008年3月25日。

题目：（参考拉扎维的模拟CMOS集成电路设计P34-35）2.5 对图2.42的每个电路，画出IX 和晶体管跨导(gm)关于VX的函数曲线。

VX从0变化到VDD。

+1.9VxV(b)1VxV 2.42图2.6 对图2.43的每个电路，画出IX 和晶体管跨导(gm)关于VX的函数曲线。

VX从0变化到VDD。

I 原理图绘制篇1.右键open Terminal2.输入icfb&3.回车启动Cadence4.Tools – Library Manager…5.File-Library新建项目6.输入建立的项目的名称-OK7.选择Don’t need a Techfile-OK8. File-Cell View新建项目9.输入建立的子项目名称-OK10.输入器件按快捷键I11.选择Browse – analoglib-nmos4-symbol输入nmos器件12.在属性框里填写器件的模型和参数：模型名称：nmos、参数W=50u L=2u 点Hide完成13.修改器件参数如果想修改器件参数，选择该器件后按快捷键q，可以在属性框里修改14.输入直流电源：快捷键I – analoglib – vdc – symbol15.放置直流电压源，如果放置位置不满意可以按快捷键m移动位置，移动到指定位置后按ESC 退出16.修改电压源参数：按q,然后逐一修改17.输入接地符号GND18. 按W进行连线19.Check and Save请确认保存，不保存仿真无法正常进行II 仿真验证篇1.Tools – Analog Environment启动模拟电路仿真环境ADE2.在ADE中选择Setup-Model Libraries3.按浏览Browse选择我们需要的模型：hquicmodel_v1.0.scs-OK4.Add - OK5.Analyses-Choose…6.选择DC – Component Parameter7.通过选择Select Component，选择需要进行参数扫描的电压源，然后在弹出页选DC项，OK或者自己手动在Choosing Analyses中填写也行8.填写DC扫描的起止值Start = 0 Stop = 3 OK9.选择输出节点波形OUTPUTS-To Be Plotted – Select on Schhematic10.在原理图上选择输出节点波形，电压选连线电流选器件的节点，我们需要器件电流，所以我们选择NMOS的漏端。

短沟道铝栅CMOS器件以及工艺

本文利用器件模拟软件MEDICI, 在对软件进行校准之后,提出了相应的工艺及改进措施, 确定了铝栅CMOS常规标准工艺. 对所确定的工艺流程进行了流片实验, 实验结果表明: PMOS 和NMOS 的关键电学特性指标都符合量产要求, 证明该铝栅工艺完全能满足实际使用的需要, 基于本文所设计的铝栅工艺平台的电路产品已经进入量性
上图为1. 2μm PMOS 在不同阈值电压下亚阈值漏电情况. 在相应的测试条件下: W/ L = 20/1.2μm, 漏电压VDS=5V,PMOS 的器件的亚阈值漏电已经超出器件正常工作时的要求(≤ 1nA ) .图中斜线是拟合的亚阈值漏电曲线, 表明了随着阈值电压VT 的增加, 亚阈值漏电越来越严重. 因为我们的目标是做到PMOS 器件的阈值电压绝对值|VT| =( 0.6±0.1) V, 而从图中所反映的情况来看, 阈值电压在0.6V左右的时候漏电流很大, 达到7-9个纳安数量级, 严重影响器件的正常工作, 会导致电路性能下降、功耗增加.所以在常规标准的CMOS工艺条件下, 铝栅CMOS 器件的最小沟道长度应该以大于1.2μm 为宜. 如果增加一些特殊工艺则能保证沟道长度做得更小, 但这样势必会增加工艺步骤, 增加成本, 与本文的初衷不符.
短沟道铝栅CMOS 器件及工艺研究
一丶摘要
铝栅CMOS 工艺具有成本低廉、性能稳定、工艺成熟等优势, 目前在国内电子消费类集成电路产品中应用最为广泛. 但是如何在保持现有的常规标准CMOS 工艺不变的前提下减小沟道长度却是一个工艺难题.
四丶漏电流在亚阈值区的指数特性
测试和模拟条件为W/L= 20/1.5μm, 漏电压VDS=0.05V.该坐标图清楚的展示出,在VGS<VTH 的情况下, 电流并不是迅速的降为零, 而是以指数形式衰减的. 模拟与实测值基本一致, 很好的预测了器件的亚阈值特性.