图解半导体制程概论1.
半导体流程介绍(PPT31页)
第二光学检查
11
晶粒粘贴
研磨
后段
晶圆粘贴 三光(3/O)
晶片切割 焊线站
二光检查(2/O)
钉架产品流向
电桨清洗
晶粒粘贴
银胶烘烤
基板产品流向
. .. . . . . . . ...
以银胶(Epoxy),利用自动粘晶粒机, 将晶粒粘附在钉架/基板上
12
银胶烘烤
研磨
后段
晶圓黏貼 三光(3/O)
晶片切割 焊线站
二光检查(2/O)
钉架产品流向
电桨清洗
晶粒粘贴
银胶烘烤
基板产品流向
粘上晶粒的钉架(基板), 送至烤箱把银胶烤干, 使晶粒得以固定,在钉
架(基板)上
烤箱
Oven
13
电桨清洗
研磨
后段
晶圓黏貼 三光(3/O)
晶片切割 焊线站
二光检查(2/O)
钉架产品流向
电桨清洗
晶粒粘贴
银胶烘烤
基板产品流向
电浆清洗机:清洗基板(Substrate)与晶粒(Die)表面异物及污染
3
L/F类 ( Lead frame):钉架
P-DIP
PLCC
SOP
4
TSOP
BGA (Ball Grid Array Package) 球闸阵列封装
BGA封装在电子产品中,主要应用于接脚数高的产 品,如晶片组、CPU、Flash、部份通讯用IC等;由 于BGA封装所具有的良好电气、散热性质,以及可 有效缩小封装体面积的特性,使其需求成长率远高 于其他型态的封装方式。 系在晶粒底部以阵列的方式布置许多锡球,以锡球 代替传统以金属导线架在周围做引脚的方式。此种 封装技术的好处在于同样尺寸面积下,引脚数可以 变多,其封装面积及重量只达QFP的一半。
半导体制造工艺流程图
外延层淀积
1.VPE〔Vaporous phase epitaxy> 气相外延生长硅
SiCl4+H2→Si+HCl 2.氧化
Tepi>Xjc+Xmc+TBL-up+tepi-ox SiO2
N-epi
N+-BL
N+-BL
P-SUB
第二次光刻—P+隔离扩散孔
• 在衬底上形成孤立的外延层岛,实现元件的隔离.
• 2.阱区注入及推进,形成阱区
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 3.去除SiO2,长薄氧,长Si3N4
Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 4.光II---有源区光刻
Si3N4
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
Wafer Fab、 • 晶圆针测制程〔Wafer Probe; • 後段〔Back End • 构装〔Packaging、 • 测试制程〔Initial Test and Final Test
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与 电子元件〔如电晶体、电容体、逻辑闸等,为上述各 制程中所需技术最复杂且资金投入最多的过程 ,以 微处理器〔Microprocessor为例,其所需处理步骤可 达数百道,而其所需加工机台先进且昂贵,动辄数千 万一台,其所需制造环境为为一温度、湿度与 含尘 〔Particle均需控制的无尘室〔Clean-Room,虽然详 细的处理程序是随著产品种类与所使用的技术有关; 不过其基本处理步骤通常是晶圆先经过适 当的清洗 〔Cleaning之後,接著进行氧化〔Oxidation及沈积, 最後进行微影、蚀刻及离子植入等反覆步骤,以完成 晶圆上电路的加工与制作.
半导体制造流程99页PPT
56、极端的法规,就是极端的不公。 ——受 自由了 。—— 毕达哥 拉斯 58、法律规定的惩罚不是为了私人的 利益, 而是为 了公共 的利益 ;一部 分靠有 害的强 制,一 部分靠 榜样的 效力。 ——格 老秀斯 59、假如没有法律他们会更快乐的话 ,那么 法律作 为一件 无用之 物自己 就会消 灭。— —洛克
60、人民的幸福是至高无个的法。— —西塞 罗
56、书不仅是生活,而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次,但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许,为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处, 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
拉
60、生活的道路一旦选定,就要勇敢地 走到底 ,决不 回头。 ——左
半导体IC的制做工艺图解
芯片的制造过程可概分为晶圆处理工序(Wafer Fabrication)、晶圆针测工序(Wafer Probe)、构装工序(Packaging)、测试工序(Initial Test and Final Test)等几个步骤。
其中晶圆处理工序和晶圆针测工序为前段(Front End)工序,而构装工序、测试工序为后段(Back End)工序。
1、晶圆处理工序:本工序的主要工作是在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等),其处理程序通常与产品种类和所使用的技术有关,但一般基本步骤是先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤,最终在晶圆上完成数层电路及元件加工与制作。
2、晶圆针测工序:经过上道工序后,晶圆上就形成了一个个的小格,即晶粒,一般情况下,为便于测试,提高效率,同一片晶圆上制作同一品种、规格的产品;但也可根据需要制作几种不同品种、规格的产品。
在用针测(Probe)仪对每个晶粒检测其电气特性,并将不合格的晶粒标上记号后,将晶圆切开,分割成一颗颗单独的晶粒,再按其电气特性分类,装入不同的托盘中,不合格的晶粒则舍弃。
3、构装工序:就是将单个的晶粒固定在塑胶或陶瓷制的芯片基座上,并把晶粒上蚀刻出的一些引接线端与基座底部伸出的插脚连接,以作为与外界电路板连接之用,最后盖上塑胶盖板,用胶水封死。
其目的是用以保护晶粒避免受到机械刮伤或高温破坏。
到此才算制成了一块集成电路芯片(即我们在电脑里可以看到的那些黑色或褐色,两边或四边带有许多插脚或引线的矩形小块)。
4、测试工序:芯片制造的最后一道工序为测试,其又可分为一般测试和特殊测试,前者是将封装后的芯片置于各种环境下测试其电气特性,如消耗功率、运行速度、耐压度等。
经测试后的芯片,依其电气特性划分为不同等级。
而特殊测试则是根据客户特殊需求的技术参数,从相近参数规格、品种中拿出部分芯片,做有针对性的专门测试,看是否能满足客户的特殊需求,以决定是否须为客户设计专用芯片。
半导体制程简介PPT课件讲义教材
高温电弧炉还原
无水氯化氢
馏
纯
化
3-7cm块状硅块 (99.9…9%)
多晶硅棒
SiHCl3
敲碎
氢气还原及CVD法
单晶生长技术
◆ 柴氏长晶法 : 82.4% ◆ 磊晶法 : 14.0% ◆ 浮融带长晶法 : 3.3% ◆ 其它 : 0.2%
(1993年市场占有率)
长晶程序(柴式长晶法)
硅金属及掺杂质的融化 颈部 (Meltdown)
半导体制程简介
半导体制造流程
Front-End 晶圆制造 晶圆针测
Back-End
封装
测试
晶粒(Die)
成品
半导体制程分类
◆ I. 晶圆制造 ◆ II.晶圆处理 ◆ III.晶圆针测 ◆ IV.半导体构装 ◆ V.半导体测试
I.晶圆制造
晶圆制造流程
晶圆材料
多晶硅 原料制造
单晶 生长
晶圆 成形
(C)
已显影光阻 (E)
薄膜
二氧化硅
晶圆
显影
(D)
(F)
晶圆 蚀刻
晶圆 离子植入
参杂物
晶圆 去除光阻
IC制程简图(三)
(G)
金属层
(I)
晶圆
金属沉积
(H)
(J)
晶圆 微影制程
晶圆 金属蚀刻
晶圆 去除光阻
III.晶圆针测
晶圆针测示意图
探针卡 针测机
晶圆针测流程图
晶圆生产 Wafer processing
◆ 晶棒黏着 ◆ 切片 ◆ 晶圆清洗 ◆ 规格检验
内径切割机
晶边圆磨(Edge contouring)
◆ 目的
防止晶圆边缘碎裂 防止热应力之集中 增加光阻层在边缘之平坦度
半导体制程简=PPT课件
– 另外,在去除光 阻止后,通常还 需要有一步清洗, 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后,晶园送回Track进行显影,洗掉被曝 过光的光阻。
• 然后再进行烘烤,使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉,是酸蚀刻的 主要任务。
– 蚀刻完毕之后,再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um,0.18um就是这样做出来的。 • 曝光所采用的机台有两种:Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer),它的主要成分为硅(Si)。
半导体制程及原理介绍
制程及原理概述半导体工业的制造方法是在硅半导体上制造电子元件(产品包括:动态存储器、静态记亿体、微虚理器…等),而电子元件之完成则由精密复杂的集成电路(Integrated Circuit,简称IC)所组成;IC之制作过程是应用芯片氧化层成长、微影技术、蚀刻、清洗、杂质扩散、离子植入及薄膜沉积等技术,所须制程多达二百至三百个步骤。
随着电子信息产品朝轻薄短小化的方向发展,半导体制造方法亦朝着高密度及自动化生产的方向前进;而IC制造技术的发展趋势,大致仍朝向克服晶圆直径变大,元件线幅缩小,制造步骤增加,制程步骤特殊化以提供更好的产品特性等课题下所造成的良率控制因难方向上前进。
半导体业主要区分为材料(硅品棒)制造、集成电路晶圆制造及集成电路构装等三大类,范围甚广.目前国内半导体业则包括了后二项,至于硅晶棒材料仍仰赖外国进口.国内集成电路晶圆制造业共有11家,其中联华、台积及华邦各有2个工厂,总共14个工厂,目前仍有业者继纸扩厂中,主要分布在新竹科学园区,年产量逾400万片。
而集成电路构装业共有20家工厂,遍布于台北县、新竹县、台中县及高雄市,尤以加工出口区为早期半导体于台湾设厂开发时之主要据点。
年产量逾20亿个.原理简介一般固体材料依导电情形可分为导体、半导体及绝缘体。
材料元件内自由电子浓度(n值)与其传导率成正比。
良好导体之自由电子浓度相当大(约1028个e-/m3),绝缘体n值则非常小(107个e-/m3左右),至于半导体n值则介乎此二值之间。
半导体通常采用硅当导体,乃因硅晶体内每个原子贡献四个价电子,而硅原子内部原子核带有四个正电荷。
相邻原子间的电子对,构成了原子间的束缚力,因此电子被紧紧地束缚在原子核附近,而传导率相对降低.当温度升高时,晶体的热能使某些共价键斯键,而造成传导。
这种不完全的共价键称为电洞,它亦成为电荷的载子.如图1.l(a),(b)于纯半导体中,电洞数目等于自由电子数,当将少量的三价或五价原子加入纯硅中,乃形成有外质的(extrinsic)或掺有杂质的(doped)半导体。
半导体制造工艺课件(PPT 98页)
消除损伤
退火方式:
炉退火
快速退火:脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化:制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料,
去掉氮化硅层
P阱离子注入,注硼
推阱
去掉N阱区的氧化层 退火驱入
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅
光刻场隔离区,非隔离区被 光刻胶保护起来
反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
形成多晶硅栅
生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅
掺杂的均匀性好 温度低:小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火:也叫热处理,集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
Salicide工艺
淀积多晶硅、刻蚀 并形成侧壁氧化层;
淀积Ti或Co等难熔 金属
RTP并选择腐蚀侧 壁氧化层上的金属;
最后形成Salicide 结构
形成硅化物
淀积氧化层 反应离子刻蚀氧化层,形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火,形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火,形成低阻稳定的TiSi2或CoSi2
氧化层刻蚀掉,并去掉光刻胶 进行大剂量As+注入并退火,形成n+埋层
半导体工艺流程简介ppt
半导体工艺流程的成就与挑战
进一步缩小特征尺寸
三维集成技术
绿色制造技术
智能制造技术
未来半导体工艺流程的发展趋势
01
02
03
04
THANKS
感谢观看
互连
通过金属化过程,将半导体芯片上的电路元件连接起来,实现芯片间的通信和电源分配功能。
半导体金属化与互连
将半导体芯片和相关的电子元件、电路板等封装在一个保护壳内,以防止外界环境对芯片的损伤和干扰。
封装
对封装好的半导体进行功能和性能的检测与试验,以确保其符合设计要求和实际应用需要。
测试
半导体封装与测试
半导体工艺流程概述
02
半导体制造步骤-1
1
半导体材料的选择与准备
2
3
通常使用元素半导体,如硅(Si)、锗(Ge)等,或化合物半导体,如砷化镓(GaAs)、磷化铟(InP)等。
材料类型
高纯度材料对于半导体制造至关重要,杂质含量需要严格控制。
纯净度要求
材料应具有立方、六方或其他特定晶体结构。
晶格结构
蚀刻
使用化学试剂或物理方法,将半导体基板表面未被光刻胶保护的部分进行腐蚀去除。根据蚀刻方法的不同,可以分为湿蚀刻和干蚀刻两种。
去胶
在完成蚀刻后,使用去胶液等化学试剂,去除光刻胶。去胶过程中需要注意控制温度和时间,以避免对半导体基板造成损伤或污染。
半导体的蚀刻与去胶
05
半导体制造步骤-4
金属化
通常使用铝或铜作为主要材料,通过溅射、蒸发或电镀等手段,在半导体表面形成导线图案。
涂布
在半导体基板上涂覆光刻胶,使其覆盖整个基板表面。通常使用旋转涂布法,将光刻胶滴在基板中心,然后通过旋转基板将其展开并涂布在整个表面上。
半导体制造概论(完整流程详解)
半导体制造概论(完整流程详解)近几年來,随着电子科技、网路等相关技术的进步,以及全球电子市场消费水平的提升,个人计算机、多媒体、工作站、网路、通信相关设备等电子产品的需求激增,带动整个世界半导体产业的蓬勃发展,而在台湾,半导体业更俨然成为维系国家经济动脉的一个主力。
基本上半导体制造为一垂直分工细密且高附加价值的产业,其快速的成长也会带动其他外围产业的繁荣,下图所示为一典型的半导体产业体系架构。
在这个体系中,半导体制造,也就是一般所称的晶圆加工(Wafer fabrication),是资金与技术最为密集之处,伴随着晶圆加工的上游产业则包括产品设计(IC design)、晶圆制造(Wafer manufacture)、以及光罩(Photo mask)制造等,下游产业则更为庞大,其中包括一般所称半导体后段制程(Back-end processes)的IC 封装(Packaging)、测试(T esting)、包装(Assembly ),以及外围的导线架制造(Lead-frame manufacture )、連接器制造(Connector manufacture)、电路板制造(Board manufacture)等,此一结合紧密的产业体系,形成了今日台湾经济命脉之所系。
一、IC 设计(IC design)二、晶圆制造(Wafer manufacture)(一)长晶(CRYSTAL GROWTH)长晶是从硅砂中(二氧化硅)提煉成单晶硅,其制造过程是将硅石(Silica)或硅酸盐(Silicate)如同冶金一样,放入爐中熔解提煉,形成冶金级硅。
由于冶金级硅中尚含有杂质,因此,必须再用分馏及还原的方法将其纯化,形成电子级硅。
虽然电子级硅所含的硅的纯度很高,可达99.9999 99999 %,但是结晶方式还是很杂亂,又称为多晶硅,必须重排成单晶结构才可,因此再将电子级硅置入坩埚内加温融化,其系先将温度降低至一设定点,再以一块单晶硅为『晶种』,置入坩埚内,让融化的硅沾附在晶种上,再将晶种以边拉边旋转方式抽離坩埚,而沾附在晶种上的硅亦随之冷凝,形成与晶种相同排列的结晶。
半导体制造工艺流程课件
04
半导体制造的后处理
金属化
01
02
03
金属化
在半导体制造的后处理中 ,金属化是一个关键步骤 ,用于在芯片上形成导电 电路。
金属材料
通常使用铜、铝、金等金 属作为导电材料,通过物 理或化学沉积方法将金属 薄膜沉积在芯片表面。
连接电路
金属化过程将芯片上的不 同元件连接成完整的电路 ,实现电子信号的传输和 处理。
高纯度材料
半导体制造需要使用高纯度材料,以确保芯片的性能和可 靠性。然而,高纯度材料的制备和加工难度较大,需要克 服许多技术难题。
制程控制
半导体制造过程中,制程控制是至关重要的。制程控制涉 及温度、压力、流量、电流、电压等众多参数,需要精确 控制这些参数以确保芯片的性能和可靠性。
环境影响
能源消耗
半导体制造是一个高能耗的过程 ,需要大量的电力和能源。随着 半导体产业的发展,能源消耗也 在不断增加,对环境造成了很大 的压力。
废弃物处理
半导体制造过程中会产生大量的 废弃物,如化学废液、废气等。 这些废弃物如果处理不当,会对 环境造成很大的污染和危害。
碳排放
半导体制造过程中的碳排放也是 一个重要的问题。减少碳排放是 半导体产业可持续发展的关键之 一。
未来发展趋势
先进封装技术
随着摩尔定律的逐渐失效,先进封装技术成为半导体制造的重要发展方向。通过将多个 芯片集成在一个封装内,可以实现更小、更快、更低功耗的芯片系统。
沉积薄膜质量
影响沉积薄膜质量的因素包括反应温度、气体流量、压强等,需通 过实验优化获得最佳工艺参数。
外延生长
外延生长目的
在半导体材料表面外延生长一层单晶层,用 于扩展器件尺寸、改善材料性能和提高集成 度。
半导体制造流程PPT课件
2019/9/10
3
晶圆处理制程
融化(MeltDown)
颈部成长(Neck Growth)
晶柱成长制程
晶冠成长(Crown Growth)
晶体成长(Body Growth)
尾部成长(Tail Growth)
2019/9/10
4
晶圆处理制程
切片 (Slicing)
圆边 (Edge Polishin
2019/9/10
16
晶圆处理制程
• 离子注入是另一种掺杂技术,离子注入掺杂也分为两 个步骤:离子注入和退火再分布。离子注入是通过高 能离子束轰击硅片表面,在掺杂窗口处,杂质离子被 注入硅本体,在其他部位,杂质离子被硅表面的保护 层屏蔽,完成选择掺杂的过程。进入硅中的杂质离子 在一定的位置形成一定的分布。通常,离子注入的深 度(平均射程)较浅且浓度较大,必须重新使它们再分 布。掺杂深度由注入杂质离子的能量和质量决定,掺 杂浓度由注入杂质离子的数目(剂量)决定。
• 一个现代的IC含有百万个以上的独立组件,而其尺寸通 常在数微米,在此种尺寸上,并无一合适的机械加工机 器可以使用,取而代之的是微电子中使用紫外光的图案 转换(Patterning),这个过程是使用光学的图案以及光感 应膜來将图案转上基板,此种过程称为光刻微影 (photolithography)
2019/9/10
11
晶圆处理制程
曝光(exposure) • 在光刻微影过程,首先为光阻涂布,先将适量光阻滴上基
板中心,而基板是置于光阻涂 布机 的真空吸盘上,转盘 以每分钟數千转之转速,旋转30-60秒,使光阻均匀涂布 在 基板上,转速与旋转时间,依所需光阻厚度而定。 • 曝照于紫外光中,会使得光阻的溶解率改变。紫外光通过 光罩照射于光阻上,而在光照及阴影处产生相对应的图形 ,而受光照射的地方,光阻的溶解率产生变化,称之 为光 化学反应, 而阴影处的率没有变化,这整个过称之为曝光 (exposure)。
图解半导体制程概论1教材
图解半导体制程概论(1)第一章半导体导论█半导体的物理特性及电气特性【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。
如:杂质的添加·温度光的照射·原子结合的缺陷█半导体的材料硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体.●硅、锗半导体(Si、Ge Semiconductor)单结晶的硅、其各个原子与所邻接的原子共价电子(共有结合、共有化)且排列得井井有条。
利用如此的单结晶,就可产生微观性的量子力学效果,而构成半导体器件。
●化合物半导体(Compound Semiconductor)除硅(Si)之外,第III族与第V族的元素化合物,或者与第IV族元素组成的化合物也可用于半导体材料。
例如,GaAs(砷化镓)、Gap(磷化砷)、AlGaAs(砷化镓铝)、GaN(氮化镓)SiC(碳化硅)SiGe(锗化硅)等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴我们将第IV族(最外层轨道有四个电子)的元素(Si、Ge等),以及和第IV族等价的化合物(GaAs、GaN等),且掺杂极少杂质的半导体的结晶,称之为本征半导体(intrinsic semiconductor)。
●本征半导体(intrinsic semiconductor)当温度十分低的时候,在其原子的最外侧的轨道上的电子(束缚电子(bound electrons)用于结合所邻接的原子,因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。
●自由电子(free electrons)束缚电子若以热或光加以激发时就成为自由电子,其可在结晶内自由移动。
●空穴(hole)在束缚电子成为自由电子后而缺少电子的地方,就有电子从邻接的Si原子移动过来,同时在邻接的Si原子新发生缺少电子的地方,就会有电子从其所邻接的Si原子移动过来。
半导体制造工艺流程通用课件
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺,将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料, 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料,可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料,可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术,将多个芯片集成在一个封装 内,实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等,它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节,包括芯片贴装、引脚焊接、密封和标记等,每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中,测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下,将气态物质在半导体表面进行化学反应,形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层,对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中,金属化是关键的一步,它 涉及到在芯片表面沉积金属,以实现电路的导电连接。
半导体制造的工艺流程简介
半导体制造工艺流程图文
激光技术
激光技术在半导体制造中主要用于材料加工、表面处理和 检测等领域。
通过高能激光束对材料表面进行快速加热和冷却,可以实 现高精度和高效率的加工和表面处理。
激光技术在半导体制造中主要用于划片、打标和表面处理 等方面。
04 制造工艺中的设备与材料
通过控制反应气体和温度等参数,可以在硅片 上形成均匀、连续和高质量的薄膜。
常用的化学气相沉积技术包括热化学气相沉积、 等离子增强化学气相沉积和金属有机化学气相 沉积等。
物理气相沉积
物理气相沉积是一种利用物理过程在硅片上沉积薄膜 的方法。
通过控制气体流量和能量等参数,可以在硅片上形成 具有高附着力和致密性的薄膜。
光刻与刻蚀、离子注入和化学机械平坦化等步骤。
这些步骤的精确控制对于制造高性能、高可靠性的半导体器件
03
至关重要。
晶圆制备
01
02
03
晶圆制备是半导体制造 工艺的起始步骤,涉及 切割和研磨单晶硅锭, 以获得平滑、无缺陷的
晶圆表面。
晶圆制备过程中,需要 严格控制温度、压力和 化学试剂的浓度,以确 保晶圆的表面质量和几
03 制造工艺中的关键技术
真空技术
01
真空技术是半导体制造中不可或缺的关键技术之一,主要用 于制造薄膜和清洗表面。
02
在真空环境下,可以控制各种物理和化学过程,从而实现高 质量的薄膜沉积和表面处理。
03
常用的真空技术包括真空蒸发、溅射和化学气相沉积等。
化学气相沉积
化学气相沉积是半导体制造中常用的方法之一, 用于在硅片上沉积各种薄膜材料。
制造工艺设备
清洗设备
用于清除晶圆表面的杂质和污 染物,确保表面的洁净度。
半导体工艺制程
半导体工艺制程
半导体制程是指制造一片芯片的流程,从最简单的硅晶圆片开始,经过设计、制造、封装等步骤,再加上测试,才能制成一块完整的芯片。
半导体制程可分为三个主要步骤:第一是“硅晶圆片”,第
二是“晶圆”,第三是“芯片”。
硅晶圆片是指制造IC芯片所用
的硅片。
1.“硅晶圆片”:制造半导体芯片需要大量的硅片,这些硅
片通常由硅、石墨、氧化硅等材料制成。
制作硅晶圆片的方法有很多种,其中最常用的是光刻。
光刻技术是用光来控制物质和气体的流动方向,利用光照射在硅片上形成的薄膜来刻蚀图形。
2.晶圆:把晶圆(也称晶圆片)上一层一层地剥离开来就可以得到半导体芯片了。
晶圆表面上有很多微小的孔洞,这些孔洞就叫栅极。
这些栅极就像是一块磁铁,把电子吸引到这些孔洞中去,然后通过半导体材料的性质让电子穿过栅极从而实现电路功能。
3.芯片:将栅极上的电子通过晶体管等电路元件转化为电流,并以一定频率进行周期性的流动。
(因此产生了开关效应)从而
实现信号的产生和传输。
—— 1 —1 —。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
图解半导体制程概论(1)第一章半导体导论█半导体的物理特性及电气特性【半导体】具有处于如铜或铁等容易导电的【导体】、与如橡胶或玻璃等不导电的【绝缘体】中间的电阻系数、该电阻比会受到下列的因素而变化。
如:杂质的添加·温度光的照射·原子结合的缺陷█半导体的材料硅(Si)与锗(Ge)为众所周知的半导体材料.这些无素属于元素周期素中的第IV族,其最外壳(最外层的轨道)具有四个电子.半导体除以硅与锗的单一元素构成之处,也广泛使用两种以上之元素的化合物半导体.●硅、锗半导体(Si、Ge Semiconductor)单结晶的硅、其各个原子与所邻接的原子共价电子(共有结合、共有化)且排列得井井有条。
利用如此的单结晶,就可产生微观性的量子力学效果,而构成半导体器件。
●化合物半导体(Compound Semiconductor)除硅(Si)之外,第III族与第V族的元素化合物,或者与第IV族元素组成的化合物也可用于半导体材料。
例如,GaAs(砷化镓)、Gap(磷化砷)、AlGaAs(砷化镓铝)、GaN(氮化镓)SiC(碳化硅)SiGe(锗化硅)等均是由2个以上元素所构成的半导体。
█本征半导体与自由电子及空穴我们将第IV族(最外层轨道有四个电子)的元素(Si、Ge等),以及和第IV族等价的化合物(GaAs、GaN等),且掺杂极少杂质的半导体的结晶,称之为本征半导体(intrinsic semiconductor)。
●本征半导体(intrinsic semiconductor)当温度十分低的时候,在其原子的最外侧的轨道上的电子(束缚电子(bound electrons)用于结合所邻接的原子,因此在本征半导体内几乎没有自由载子,所以本征半导体具有高电阻比。
●自由电子(free electrons)束缚电子若以热或光加以激发时就成为自由电子,其可在结晶内自由移动。
●空穴(hole)在束缚电子成为自由电子后而缺少电子的地方,就有电子从邻接的Si原子移动过来,同时在邻接的Si原子新发生缺少电子的地方,就会有电子从其所邻接的Si原子移动过来。
在这种情况下,其与自由电子相异,即以逐次移动在一个邻接原子间。
缺少电子地方的移动,刚好同肯有正电荷的粒子以反方向作移动的动作,并且产生具有正电荷载子(空穴)的效力。
█ 添加掺杂物质的逆流地导体与电子及空穴将第V族的元素(最外层的轨道有五个电子)添加在第IV族的元素的结晶,即会形成1个自由电子且成为N型半导体。
将第Ⅲ族的元素(最外层的轨道有三个电子)添加在第IV族的元素的结晶,即会产生缺少一个电子的地方且成为P型半导体。
●N型半导体(N type Semiconductor)N型半导体中,自由电子电成为电流的主流(多数载了),并将产生自由电子的原子,称为“施体(donor)“。
施体将带正电而成为固定电荷。
不过也会存在极少的空穴(少数载子)。
作为N型掺杂物质使用的元素有:P 磷;As 砷;sb 锑●P型半导体(P type Semiconductor)在P型半导体中,空穴成为电流的主流(多数载子),并将产生空穴的原子,称为“受体(acceptor)”。
受体将带负电而成为固定电荷。
不过也会存在极少的自由电子(少数载子)。
作为P型掺杂物质使用的元素有:B 硼;in 锌█漂移电流及扩散电流流动于半导体体中的电流有两种:漂移电流与扩散电流。
MOS型半导体中漂移电流起着很重要的作用,而双极型半导体中扩散电流的作用很重要。
●漂移电流(drift current)与电阻体(哭)相同,由于外加电压所产生的电场,因电子和空穴的电性相吸引而流动所产生的电流。
场效应管(FET)内流动的电流称为漂移电流。
●扩散电流(diffusion current)将P型半导体与N型半导体接合且加电压。
如电子从N型半导体注入到P型半导体,而空穴从P型半导体注入到N型半导体,即电子和空穴因热运动而平均地从密度浓密的注入处移动到密度稀薄的地方。
以这样的结构所流动的电流称为扩散电流。
在双极性(双载子)晶体管或PN接合二极管,扩散电流为主体。
█ PN接合和势垒在接合前,由于P型半导体存在与受体(负离子化原子)同数的空穴,而N型半导体存在与施体(正离子化原子)同数的电子,并在电性上成为电中性。
将这样的P型半导体和N型半导体接合就会产生势垒。
●接合前为中性状态接合前,在P型半导体存在着与受体(负离子化原子)同数的空穴,而N型半导体即存在着与施体(正离子化原子)同数的电子,并在电性上成为电中性。
●空乏层与势垒(depletion layer&potential barrier)将P型与N型半导体接合时,由于P型与N型范围的空穴及电子就相互开始向对方散。
因此在接合处附近,电子和空穴再接合后就仅剩下不能移动的受体与施体。
该层称为“空乏层”。
由于该空乏层会在PN接合部会产生能差,故将该能差称为“势垒”。
█ PN接合面的电压及电流特性如外加电压到PN接合处,使电流按照外加电压的方向(正负极)流通或不流通。
这是二极管基本特性。
●外加正相电压到PN接合面从外部在减弱扩散电位的方向(正极在P型而负极在N型)外加电压时,PN接合面的势垒就被破坏了,空穴流从P型半导体注入N型半导体,电子流则从N型半导体注入P型半导体,而扩散电流得以继续流动。
电流流动的方向就称为“正向”。
● 外加反向电压到PN接合面另一方面,从外部所外加的电压的极性与上述相反(负极为P型而正极为N型),在接合面使势垒变成需要再加上外部电位VR,其结果使空乏层的宽度更扩大。
在这种情况下,反向电流几乎不会流通,我们将这个方向称为[反向](inverse)█MOS(金属氧化物半导体)结构在M(金属)-O(氧化物)-S(半导体)的三明治型结构的半导体与金属电极间外加电压,就能使氧化层下的半导体表面的极性加以反转。
●给MOS三明治型结构上外加电压在MOS三明治型结构上,金属电极相对于P型半导体的情况下,外加正电压,对N型半导体外加负电压,就会形成与PN接合面相同的现象,也就是最初在氧化膜下会产生空乏层(depletion layer)。
●反转层(reversion layer)针对投送化膜下为P型半导体的情况,如果再提高电压,就会累积电子,若是N型半导体则会累积空穴,我们称此层为“反转层”。
MOS型场效应管就是利用这个层,作为一个切换开关。
这是因为改变外加电压,就可使此电路产生切换的转换(开关)功用。
█掺杂物质的选择性扩散如果用不纯物的原子置换结晶中的硅(4价)原子的一部分,即能制造P型(3价的掺杂元素:注入硼等),或者N型(5价的掺杂元素:注入磷等)半导体。
注入掺杂有以下方法:1、热扩散法(Thermal Diffusion Method)使用气体或固体作为杂质扩散源,并将单结晶基板(晶圆)放入扩散炉中加热(约1000℃),杂质就因扩散而掺入到硅结晶中。
P型掺杂物使用硼,而N型掺杂物为磷、砷等。
单结晶中的掺杂物浓度或浓度分布可由增减温度、时间、气体流量来加以控制。
2、离子注入法(Ion-injection Method)将气体状的不纯物加以离子化,且用质量分析器将所注入的元素加以分离,并用电场作加速而打入半导体基板。
若使用该注入方法,就能将不纯物浓度做精密控制,注入到目标位置和深度。
但如果单是注入不纯物,仍无法显现P型、N型的性质,还必须有后续烧钝(退火)来将晶格中的硅原子加以置换为掺杂物原子的过程。
通过扩散来改变半导体的极性时,必须将浓度提升为比原来素材的不纯物浓度高,而且应使不纯物扩散。
在扩散工程中只能操作增加浓度的方向。
3、气相成长法(epitaxial growth method)这种方法如同在结晶基板接枝那样,使结晶成长的气相成长法(vaporphase growth method)。
将晶圆在反应容器内加温至高温(约1200℃)并将掺杂物气体与硅烷气体(SiH4)、氢混合,流通适量,就能在结昌基板上长成具有目的性极性和不纯物浓度的单结晶,且能做成比基板不纯物浓度更低的层或极性相反的层。
█氧化膜(SiO2)在半导体器件的制造上,氧化膜具有极为重要的作用。
其被利用为MOS晶体管的栅极氧化膜、PN 接合部的保护膜、那时质扩散的光罩。
制造氧化膜的代表例有:热氧化法及气相成长法(CVD法)。
●热氧化法(Thermal Oxide Method)将硅晶圆的表面用高温氧气或水蒸气氧化加以氧化生成。
由于可形成细密的氧化膜,因此被用于MOS晶体管的栅极氧化层、钝化层(passivation film,or passivation layer)。
用氧化所形成的膜厚度可由温度、时间、或者水蒸气的流量加以控制。
●气相成长法(CVD法)(CVD:Chemical Vapor Deposition,化学气相沉积)这是在高温的反应炉内帽硅烷气体沉积在晶圆表面的方法,这包括常压CVD法(1大气压)与低压CVD法等。
主要用途在于形成配线层间的绝缘膜,保护芯片表面的钝化作用膜等。
这种气体也可用的复晶硅栅极等的形成中。
█制作Si单结晶半导体器件需要Si纯度、结晶瑕疵少的单结晶,单结晶硅的制造方法有CZ法(齐克劳斯基法)及FZ法(悬浮区熔法)。
利用多结晶Si材料制作单结晶Si材料时需要添加杂质,在基板上形成P型、N型的极性。
●CZ法(Czochralski method)将不纯物体添加在超高纯度的多结晶硅基板,且在加热炉中溶解,并将晶种一面旋转且一面慢慢的加以提升,即会成长为棒状的单结晶晶锭。
通过加减掺那时物质种类或添加量,即可控制半导体的极性与电阻比。
●FZ法(Floating Zone method)在加有添加化合物的气体的惰性气体的容器内将棒状的多结晶硅加以固定,再连接种子结晶、且从该部分按照环状的高频加热线圈、一面将硅溶解为带状并一面将线圈移动至上方,面制作单结晶晶锭。
想制造高耐压功率晶体管或晶闸管等高电阻比的单结晶时,也有以中子束照射高纯度的FZ单结晶,且将一部分的硅变换为磷而制造N型半导体的制法。
█半导体器件的制造法半导体器件(晶体管或IC)是经过以下步骤制造出来的。
1)从Si单结晶晶柱制造出晶圆的制程;2)前道制程:在晶圆上形成半导体芯片的制程;3)后道制程将半导体芯片封装为IC的制程。
一、【Si晶圆的制造工程】:从圆柱形的硅单结晶晶柱切出圆盘状的晶圆,并将其表面磨光,如同镜面一样。
●第一步、从硅单结晶晶柱切出晶圆状的晶圆(切成薄片:Slicing)将圆柱状的Si单结晶晶柱贴在支撑台上,再使带有钻石粒的内圆周刀刃旋转,就可切出圆盘状的晶圆。
●第二步、Si晶圆的表面抛光(研磨-精磨:Polishing)如果想制造缺陷少的器件,需要将Si晶圆表面冒用机械或化学方法加以抛光成镜面,以去除表面的缺陷层。