计算机组成原理之存储扩展及地址译码

16K×8 ___
.WE D7～D0
__ CS A13～A0
16K×8 ___ WE D7～D0
在同一时间内 4个芯片中最多只有一个芯片被选中。
19
2.字扩展（续）
芯片编号 SRAM芯片＃0 SRAM芯片＃1 SRAM芯片＃2 SRAM芯片＃3
A15 A14 00 01 10 11
A13 A8 … A0
? I/O和读写电路包括读出放大器、写入电路和读写控 制电路，用以完成被选中存储单元中各位的读出和 写入操作。
4
4.1.2主存储器的存储单元
? 位是二进制数的最基本单位，也是存储器存储信 息的最小单位。一个二进制数由若干位组成，当 这个二进制数作为一个整体存入或取出时，这个 数称为存储字。存放存储字或存储字节的主存空 间称为存储单元或主存单元，大量存储单元的集 合构成一个存储体，为了区别存储体中的各个存 储单元，必须将它们逐一编号。存储单元的编号 称为地址，地址和存储单元之间有一对一的对应 关系。
15
位扩展连接举例
地
… 址 A0
总 线 A15
数 D0
据 总
…ห้องสมุดไป่ตู้
线
D7
..1
64K×1
2..
I/O
3 ..
I/O
4 ..
I/O
5 ..
I/O
6 ..
I/O
7 ..
I/O
8 ..
I/O
__ _C_S_ WE
等效为
I/O
A15 ～A 0
64K×8 芯片组
__ CS
........
D7 ～D0
___ WE
29
⑴ 译码和译码器
? 译码：将某个特定的“编码输入”翻译为 唯一一个“有效输出”的过程
? 译码器件：
? 采用门电路组合逻辑进行译码 ? 采用集成译码器进行译码，常用的器件
有：
? 2-4 （4 选 1）译码器74LS139 ? 3-8 （8 选 1）译码器74LS138 ? 4-16 （16 选 1）译码器74LS154
A9～A0 00…00 00…01 00…10
… 11…01 11…10 11…11
（16进制表示） 000H 001H 002H … 3FDH 3FEH 3FFH
25
2.存储芯片片选端的译码
?存储系统常需要利用多个存储芯片进行容量的扩充，也就是 扩充存储器的地址范围
?这种扩充简称为“地址扩充”或“字扩充” ?进行“地址扩充”时，需要利用存储芯片的片选端来对存储
芯片（芯片组）进行寻址 ?通过存储芯片的片选端与系统的高位地址线相关联来实现对
存储芯片（芯片组）的寻址，常用的方法有： ? 全译码——全部高位地址线与片选端关联（参与芯片译码） ? 部分译码——部分高位地址线与片选端关联（参与芯片译 码） ? 线选法——某根高位地址线与片选端关联（参与芯片译码） ? 片选端常有效——无高位地址线与片选端关联（不参与芯 片译码）
21
字和位同时扩展连接举例
字和位同时扩展连接举例
22
地址译码介绍
1.存储芯片地址线的连接
? 芯片的地址线通常应全部与系统的 低位地址总线相连
? 寻址时，这部分地址的译码是在存 储芯片内完成的，我们称为“片内 译码”
23
片内译码
存储芯片
地址线 A9～A0
存储单元
24
片内译码
片内10 位地址译码 10 位地址的变化： 全0~全1
8
? 2.存取速度（续） ? ⑵ 存取周期Tm ? 存取周期又可称作读写周期、访内周期，是指主
存进行一次完整的读写操作所需的全部时间，即 连续两次访问存储器操作之间所需要的最短时间。 显然，一般情况下， Tm＞Ta。这是因为对于任何 一种存储器，在读写操作之后，总要有一段恢复 内部状态的复原时间。对于破坏性读出的 RAM， 存取周期往往比存取时间要大得多，甚至可以达 到Tm=2Ta ，这是因为存储器中的信息读出后需要 马上进行重写（再生）。
CE 27256
EPROM
A14～A0 D7～D0
28
地址重复
? 1个存储单元具有多个存储地址的现象 ? 原因：有些高位地址线没有用、可任意 ? 使用地址：出现地址重复时，常选取其
中既好用、又不冲突的一个“可用地址” ? 例如：00000H～07FFFH ? 选取的原则：高位地址全为0的地址
高位地址译码才更好
9
? 2.存取速度（续） ? ⑶ 主存带宽Bm ? 主存的带宽又称为数据传输率，表示每秒从主存
进出信息的最大数量，单位为字每秒或字节每秒 或位每秒。目前，主存提供信息的速度还跟不上 CPU处理指令和数据的速度，所以，主存的带宽 是改善计算机系统瓶颈的一个关键因素。为了提 高主存的带宽，可以采取的措施有： ? 缩短存取周期； ? 增加存储字长； ? 增加存储体。
10
? 3.可靠性
? 可靠性是指在规定的时间内，存储器无故障读写 的概率。通常，用平均无故障时间 MTBF来衡量 可靠性。
? 4.功耗
? 功耗是一个不可忽视的问题，它反映了存储器件 耗电的多少，同时也反映了其发热的程度。通常 希望功耗要小，这对存储器件的工作稳定性有好 处。大多数半导体存储器的工作功耗与维持功耗 是不同的，后者大大地小于前者。
30
译码的概念
N 位编码输入
译 码 器
2N 位译码输出
唯一有效的输出 其余均无效
31
译码器74LS138的功能表
34
⑵ 全译码
? 所有的系统地址线均参与对存储单元的译码寻址 ? 包括低位地址线对芯片内各存储单元的译码寻址
（片内译码），高位地址线对存储芯片的译码寻 址（片选译码） ? 采用全译码， 每个存储单元的地址都是唯一的 ， 不存在地址重复 ? 译码电路可能比较复杂、连线也较多
5
4.1.2主存储器的存储单元（续）
? PDP-11机是字长为16位的计算机，主存按 字节编址，每一个存储字包含2个单独编址 的存储字节，它被称为小端方案，即字地 址等于最低有效字节地址，且字地址总是 等于2的整数倍，正好用地址码的最末1位 来区分同一个字的两个字节。
6
4.1.3主存储器的主要技术指标
所需芯片数为： ? 64K×8/16K×8=4片
0000H 3FFFH 4000H 7FFFH
D7
D0
16K? 8
16K? 8 ......
C000H FFFFH
16K? 8
17
2.字扩展（续）
? CPU将提供16根地址线、8根数据线与存储 器相连；而存储芯片仅有14根地址线、8根 数据线。四个芯片的地址线A13～A0、数 据线D7～D0及读写控制信号/WE都是同名 信号并联在一起；高位地址线A15、A14经 过一个地址译码器产生四个片选信号/CS， 分别选中四个芯片中的一个。
4、存储系统和结构
? 存储系统是由几个容量、速度和价格各 不相同的存储器构成的系统。设计一个 容量大、速度快、成本低的存储系统是 计算机发展的一个重要课题。本节重点 数据在主存中的存放方法和主存储器容 量的各种扩展方法。
1
4.1主存储器的组织
? 主存储器是整个存储系统的核心，它用来 存放计算机运行期间所需要的程序和数据， CPU可直接随机地对它进行访问。
35
全译码示例
A16 IO/-M
E3 E2
138
A19
A18
E1
A17
Y6
A15
C
A14
B
A13
A
A12～A0
2764 CE
36
全译码示例 ——地址分析
A19A18A17A16A15A14 A13 0001110
A12～A0 全0
地址范围 1C000H
0001110
全1
1DFFFH
37
⑶ 部分译码
26
地址扩充（字扩充）
0000000001
A19～A10
译 码
0000000000
片选端
高位地址线
器
-CE
-CE
低位地址线
（1）
A9～A0 D7～D0
（2）
A9～A0 D7～D0
A9～A0 D7～D0
27
片选端常有效
A19～A15 A14～A0
片选端常有效 与A19～A15 无关
? ? ? ? ? 全0～全1
要在字数方向和位数方向上同时扩展，这
将是前两种扩展的组合，实现起来也是很
容易的。
例：用 8K×4芯片组成 16K×8存储器
D7 D4 D3 D0
0000H 8K? 4
1FFFH
8K? 4
2000H
8K?4 8K?4 3FFFH
扩展条件： 目标容量为 M字×N位，存储器芯片容量为 m字×n位，M>m ，N>n，则需要的存储器芯片数＝ （M/m） ×（N/n）
11
4.2主存储器的连接与控制
? 由于存储芯片的容量有限的，主存储器 往往要由一定数量的芯片构成的。而由 若干芯片构成的主存还需要与CPU连接， 才能在CPU的正确控制下完成读写操作。
12
4.2.1主存容量的扩展
? 要组成一个主存，首先要考虑选片的问题， 然后就是如何把芯片连接起来的问题。根 据存储器所要求的容量和选定的存储芯片 的容量，就可以计算出总的芯片数，即总 片数＝
2
4.1.1主存储器的基本结构
? 主存通常由存储体、地址译码驱动电路、 I/O和读写电路组成。
3
4.1.1主存储器的基本结构（续）
? 存储体是主存储器的核心，程序和数据都存放在存 储体中。
? 地址译码驱动电路实际上包含译码器和驱动器两部 分。译码器将地址总线输入的地址码转换成与之对 应的译码输出线上的有效电平，以表示选中了某一 存储单元，然后由驱动器提供驱动电流去驱动相应 的读写电路，完成对被选中存储单元的读写操作。
? 将多片组合起来常采用位扩展法、字扩展 法、字和位同时扩展法。
13
? 1.位扩展 ? 位扩展是指只在位数方向扩展（加大字
长），而芯片的字数和存储器的字数是一 致的。位扩展的连接方式是将各存储芯片 的地址线、片选线和读写线相应地并联起 来，而将各芯片的数据线单独列出。 如用64K×1的SRAM芯片组成64K×8的存 储器，所需芯片数为： 64K×8/64K×1=8片
18
字扩展连接举例
A15～A0 A15～ A 14
_C_S_ WE D7～D0
A 13～A0
CS3 __
。。。。。 译码Y_Y_Y_Y___器3210 CCCSSS2 10
__ CS A13～A0 16K×8 ___
.WE D7～D0
__ CS A13～A0 16K×8 ___
.WE D7～D0
__ CS A13～A0
扩展条件： 设目标容量为 M字×N位，存储器芯片容量为 m字×n位， M＝m ，N>n，则需要的存储器芯片数＝ N/n。
16
? 2.字扩展
? 字扩展是指仅在字数方向扩展，而位数不
变。字扩展将芯片的地址线、数据线、读
写线并联，由片选信号来区分各个芯片。
如用16K×8的SRAM组成64K×8的存储器，
但在表述硬盘的存储容量时，目前习惯上 1MB指1000KB。
7
? 2.存取速度 ? ⑴ 存取时间Ta ? 存取时间又称为访问时间或读写时间，它是指从
启动一次存储器操作到完成该操作所经历的时间。 例如：读出时间是指从 CPU向主存发出有效地址 和读命令开始，直到将被选单元的内容读出为止 所用的时间；写入时间是指从 CPU向主存发出有 效地址和写命令开始，直到信息写入被选中单元 为止所用的时间。显然 Ta越小，存取速度越快。
0 0 …0 ?
1 1 --- 1
0 0 …0 ?
1 1 --- 1
0 0 …0 ?
1 1 --- 1
0 0 …0 ?
1 1 --- 1
地址范围 0000H~3FFFH 4000H~7FFFH 8000H~BFFFH C000H~FFFFH
20
? 3.字和位同时扩展
? 当构成一个容量较大的存储器时，往往需
14
? 1.位扩展（续） ? CPU将提供16根地址线、 8根数据线与存储器相
连；而存储芯片仅有 16根地址线、 1根数据线。 具体的连接方法是： 8个芯片的地址线 A15～A0 分别连在一起，各芯片的片选信号 /CS以及读写 控制信号 /WE也都分别连到一起，只有数据线 D7～D0各自独立，每片代表一位。 ? 当CPU访问该存储器时，其发出的地址和控制信 号同时传给 8个芯片，选中每个芯片的同一单元， 相应单元的内容被同时读至数据总线的各位，或 将数据总线上的内容分别同时写入相应单元。
? 1.存储容量 ? 对于字节编址的计算机，以字节数来表示
存储容量；对于字编址的计算机，以字数 与其字长的乘积来表示存储容量。如某机 的主存容量为64K×16，表示它有64K个存 储单元，每个存储单元的字长为16位，若 改用字节数表示，则可记为128K字节 （128KB）。
注意：通常情况下，应认为 1MB代表1024KB 。
? 只有部分（高位）地址线参与对存储芯 片的译码
? 每个存储单元将对应多个地址（地址重 复），需要选取一个可用地址
? 可简化译码电路的设计 ? 但系统的部分地址空间将被浪费
38