数字电路课程设计数字时钟
数字电路时钟信号原理
数字电路时钟信号原理
数字电路是现代电子技术的重要组成部分，而时钟信号则是数字电
路中的一项关键参数。时钟信号的作用是用来同步各个数字电路模块
的工作，确保它们按照预定的时序进行运算，从而实现系统的稳定和
可靠运行。本文将介绍数字电路时钟信号的原理及其在电子系统中的
应用。
一、时钟信号的定义
时钟信号是一种周期性的方波信号，用以驱动数字电路的运行。它
以固定的频率和占空比周期性地改变电平状态，从而为数字电路提供
时间基准。在数字系统中，时钟信号常用于触发寄存器、计数器、时
序逻辑电路等模块的工作，确保它们按照预定的时序进行工作。
二、时钟信号的产生
时钟信号的产生通常采用晶体振荡器或时钟发生器。晶体振荡器是
一种利用晶体的谐振特性产生稳定的方波信号的装置。它采用震荡电路，通过给电容充放电的方式使晶体振荡产生频率稳定的正弦波信号，然后经过后续的放大和整形电路，得到需要的方波时钟信号。
三、时钟信号的特性
1. 频率：时钟信号的频率是指在单位时间内方波信号的周期数。通
常以赫兹（Hz）为单位表示，常见的时钟信号频率有1Hz、1KHz、
1MHz等。
2. 占空比：时钟信号的占空比是指方波信号高电平状态和低电平状
态的时间比。在绝大部分应用中，占空比为50%，即高电平和低电平
时间相等，此时方波信号称为非正逻辑，也是常用的工作状态。
3. 稳定性：时钟信号的稳定性是指其频率和占空比相对于时间的变
化程度。在数字电路中，时钟信号的稳定性要求较高，以确保各个模
块工作的准确性和一致性。
四、时钟信号的应用
时钟信号在数字电路中应用广泛，下面以现代计算机系统为例，介
数电课程设计数字电子钟
《数字电子技术》课程设计
数字电子钟
姓名
院系
班级
学号
时间2011年06 月10 日
目录
摘要 I
INTRODUCTION ................................................................................................................ II 1数字电子钟设计方案 .. (1)
1.1设计思想 (1)
1.2简单数字电子钟的模块划分 (1)
1.3设计要求 (1)
2系统设计 (2)
2.1设计总图 (2)
2.2分秒功能60进制计数器 (3)
2.3时功能 24进制计数器 (3)
2.4校时电路 (4)
2.5译码显示电路 (5)
3仿真 (6)
3.1仿真图 (6)
3.2仿真过程 (7)
3.3仿真结果 (8)
4结论 (8)
参考文献 (10)
摘要
数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与机械钟相比，具有走时准确﹑直观等优点，所以得到了广泛的应用。数字电子钟在生活中很常见，例如家里的电子钟，各车站里面的电子钟等。
本课程设计要用通过简单的逻辑芯片实现数字电子钟。用74LS160(10进制同步计数器)和各种与或非电路等连接成60和24进制的计数器,再通过七段数码管显示，构成了简单数字电子钟，并且实现电子钟的功能。
关键词：数字电子钟；74LS160十进制同步计数器；七段数码显示管
INTRODUCTION
Digital electric clock is a kind of digital display second, points, the timing device, and when ZhongXiang machinery, with accurate than walking, intuitive and other advantages, so a wide range of applications, in the life is very common, such as the electric clock at every station at home, the inside of the electric clock, etc.
数字时钟各单元电路的设计方案及原理说明
数字时钟各单元电路的设计方案及原理说明
数字时钟是现代生活中常见的时间显示工具，它通过使用数字来表示小时和分钟。而数字时钟的核心组成部分则是由各个数字显示单元电路组成的。在本文中，我将为您介绍数字时钟各单元电路的设计方案及原理说明，希望能帮助您更深入地了解数字时钟的工作原理。
我们需要了解数字时钟的基本原理。数字时钟使用了七段显示器来显示数字，每个数字由七个LED（Light Emitting Diode）组成，分别表示了该数字的不同线条。为了控制七段显示器显示特定的数字，我们需要设计相应的驱动电路。
1. 数字时钟的驱动电路设计方案
a. 时钟信号生成器：数字时钟需要一个稳定的时钟信号来驱动各个单元电路，通常使用晶振电路来生成精确的时钟信号。
b. 时分秒计数器：用于计数时间，并将计数结果转化为可以驱动七段显示器的信号。时分秒计数器可以使用计数逻辑电路来实现，其中包括触发器和计数器芯片等。
c. 译码器：译码器用于将计数器输出的二进制数据转换为可以驱动七段显示器的控制信号。根据不同的数字，译码器会选通对应的七段LED。
2. 数字时钟的各单元电路原理说明
a. 时钟信号生成器的原理：晶振电路通过将晶振与逻辑电路相连，通过振荡来生成稳定的时钟信号。晶振的振荡频率决定了时钟的精确度，一般使用32.768kHz的晶振来实现。
b. 时分秒计数器的原理：时分秒计数器使用触发器和计数器芯片来实现，触发器可以保存二进制的计数值，并在时钟信号的作用下进行状态切换。计数器芯片可以根据触发器的状态进行计数和重置操作。
数电课程设计报告数字钟的设计
数电课程设计报告第一章设计背景与要求
设计要求
第二章系统概述
设计思想与方案选择
各功能块的组成
工作原理
第三章单元电路设计与分析
各单元电路的选择
设计及工作原理分析
第四章电路的组构与调试
遇到的主要问题
现象记录及原因分析
解决措施及效果
功能的测试方法,步骤,记录的数据
第五章结束语
对设计题目的结论性意见及进一步改进的意向说明
总结设计的收获与体会
附图电路总图及各个模块详图
参考文献
第一章设计背景与要求
一．设计背景与要求
在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事即旅行袋来麻烦;数字钟是一种用数字电路技术实现时、分、秒计时的装置,与
机械式时钟相比具有更高的准确度和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用;数字钟是一种典型的数字电路,包括了组合逻辑电路和时序电路;
设计一个简易数字钟,具有整点报时和校时功能;
1以四位LED数码管显示时、分,时为二十四进制;
2时、分显示数字之间以小数点间隔,小数点以1Hz频率、50%占空比的亮、灭规律表示秒计时;
3整点报时采用蜂鸣器实现;每当整点前控制蜂鸣器以低频鸣响4次,响1s、停1s,直到整点前一秒以高频响1s,整点时结束;
4才用两个按键分别控制“校时”或“校分”;按下校时键时,是显示值以0~23循环变化；按下“校分”键时,分显示值以0~59循环变化,但时显示值不能变化;
二．设计要求
电子技术是一门实践性很强的课程,加强工程训练,特别是技能的培养,对于培养学生的素质和能力具有十分重要的作用;在电子信息类本科教学中,课程设计是一个重要的实践环节,它包括选择课题、电子电路设计、组装、调试和编写总结报告等实践内容;通过本次简易数字钟的设计,初步掌握电子线路的设计、组装及调试方法;即根据设计要求,查阅文献资料,收集、分析类似电路的性能,并通过组装调试等实践活动,使电路达到性能要求;
数字电子钟的设计 数电数字电子钟课程设计
数字电路课程设计报告
课程名称数字电路技术基础设计题目数字电子钟的设计所学专业名称电子信息工程
班级2008级电信（2）班学号2008210139
学生姓名司浩
指导教师吕承启
2010年6月20 日
数字电子技术课程设计报告
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计要求
（1）设计指标
①时间以12小时为一个周期；
②显示时、分、秒；
③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求
①画出电路原理图（或仿真电路图）；
②元器件及参数选择；
（3）制作要求：
自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图
1．数字钟的构成
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的
数字电路时钟信号设计
数字电路时钟信号设计
数字电路中的时钟信号是非常重要的，它用于同步和协调各个元件
的操作。正确设计时钟信号可以确保电路的稳定性和可靠性。本文将
介绍数字电路时钟信号设计的相关知识和技巧。
一、时钟的作用和原理
时钟信号在数字电路中起到一个时间基准的作用，它用于定义各种
操作的时序和时刻。数字电路中的元器件根据时钟信号的边沿（上升
沿或下降沿）来触发操作，保证在特定时间执行特定的功能。
时钟信号的原理可以简单地理解为一个周期性的方波信号。它有一
个稳定的频率和占空比，频率定义了时钟信号的速度，而占空比则决
定了高电平和低电平的时间比例。合适的频率和占空比确定了时钟信
号的工作特性，对整个数字电路的性能至关重要。
二、时钟信号的设计要点
1. 频率的选择
时钟信号的频率要根据具体应用场景来确定。一般而言，频率越高，数字电路的响应速度越快，但同时也增加了功耗和热量。因此，在设
计时钟信号时需要权衡这些因素，并选择合适的频率。
2. 占空比的控制
占空比是时钟信号中高电平和低电平的时间比例。在设计时钟信号时，需要根据具体要求来确定合适的占空比。通常情况下，占空比为
50%时最理想，因为它能够最大程度地利用时钟信号的能量并保持稳定性。
3. 时钟的稳定性
时钟信号需要具有较高的稳定性，以确保数字电路的正常工作。稳定性可以通过使用石英晶体振荡器等稳定信号源来实现。此外，还可以采用锁相环等技术来进一步提高时钟的稳定性。
4. 时钟的延迟和抖动
时钟信号在传输过程中会产生延迟和抖动。延迟是指时钟信号从发出到被接收的时间差，而抖动是指时钟信号的电平在高低之间出现的波动。为了减小延迟和抖动对数字电路的影响，可以采用合适的传输线路和缓冲器等技术手段。
数电课程设计数字钟的设计
数电课程设计数字钟的设计
数电课程设计。数字钟的设计。1仿真电路显示时,分,秒。2采用二
十四小时制或者十二小时制。3具有校时功能。可以对小时和分单独校时,对分校时的时候,停止分向小时进位。校时时钟源可以手动输入或借用电
路中的时钟。4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒
停地响五次。5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计
题目课程专业班级
学号姓名指导教师完成时间
数电课程设计。数字钟的设计。1仿真电路显示时,分,秒。2采用二
十四小时制或者十二小时制。3具有校时功能。可以对小时和分单独校时,对分校时的时候,停止分向小时进位。校时时钟源可以手动输入或借用电
路中的时钟。4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒
停地响五次。5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录
1设计的目的及任务 (3)
1．1课程设计的目的...............................................（3）1．2课程
设计的任务与要求 (3)
2电路设计总方案及原理框图 (3)
2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)
3.单元电路设计及元件选择 (4)
3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)
电子技术数字时钟报告电路原理图
电子技术课程设计报告设计题目：数字电子时钟
班级：
学生姓名：
学号：
指导老师：
完成时间：
一.设计题目：数字电子时钟
二.设计目的：
1.熟悉集成电路的引脚安排和各芯片的逻辑功能及使用方法;
2.了解数字电子钟的组成及工作原理 ;
3.熟悉数字电子钟的设计与制作;
三、设计任务及要求
用常用的数字芯片设计一个数字电子钟,具体要求如下：
1、以24小时为一个计时周期；
2、具有“时”、“分”、“秒”数字显示；
3、数码管显示电路；
4、具有校时功能；
5、整点前10秒,数字钟会自动报时,以示提醒；
6、用PROTEUS画出电路原理图并仿真验证；
四、设计步骤：
电路图可分解为：1.脉冲产生电路；2.计时电路；3.显示电路；4
校时电路；5整点报时电路;
1.脉冲电路是由一个555定时器构成的一秒脉冲,即频率为1HZ；电路图如下：
2.计时电路即是计数电路,通过计数器集成芯片如：74LS192 、74LS161、74LS163等完成对秒脉冲的计数,考虑到计数的进制,本设计采用的是
74LS192;秒钟个位计到9进10时,秒钟个位回0,秒钟十位进1,秒钟计到59,进60时,秒钟回00,分钟进1；分钟个位计到9进10时,分钟个位回0,分钟十位进1,分钟计到59,进60时,分钟回00,时钟进1；
时钟个位记到9进10时,时钟个位回0,时钟十位进1,当时钟计数到23进24时,时钟回00.电路图如下：
3.显示电路是完成各个计数器的计数结果的显示,由显示译码器和数码管组成,译码器选用的是4511七段显示译码器,LED数码管选用的是共阴极七段数码管,数码管要加限流电阻,本设计采用的是400欧姆的电阻;电路图如下：
数字电路时钟同步设计
数字电路时钟同步设计
时钟同步是数字电路设计中非常重要的一项技术，它可以确保多个
数字电路元件的时钟信号保持同步，以保证系统的稳定性和可靠性。
本文将介绍数字电路时钟同步的设计原理和方法。
一、引言
在数字电路系统中，各个元件的时钟信号是系统运行的基础。如果
不同元件的时钟信号不同步，就会导致数据传输错误、时序问题以及
系统崩溃等严重后果。因此，时钟同步设计是数字电路设计中必不可
少的一环。
二、时钟同步的设计原理
时钟同步的设计原理是通过引入时钟信号的生成和分配机制，使得
各个元件的时钟信号保持一致。具体来说，可以通过以下步骤实现时
钟同步的设计：
1. 时钟信号的生成：可以采用晶体振荡器或者PLL锁相环等方式生成时钟信号，保证时钟信号的稳定和准确。
2. 时钟信号的分配：将生成的时钟信号分配给各个元件，使得它们
使用的时钟信号保持一致。
3. 时钟信号的延迟补偿：由于数字电路中元件的传播延迟存在差异，需要对时钟信号进行合理的延迟补偿，以保证信号的同步性。
三、常用的时钟同步方法
在数字电路设计中，有多种常用的时钟同步方法，下面分别进行介绍：
1. 同步时钟模块：通过引入同步时钟模块，可以实现各个元件间的时钟信号同步。该模块通过接收外部的时钟信号，并将其分发给各个元件，保证它们的时钟信号同步。
2. 延迟锁定环：延迟锁定环是一种常用的时钟同步电路，它可以保证时钟信号在各个元件之间的延迟保持一致。它通过测量不同路径上的传播延迟，并根据测量结果进行延迟补偿，以保证时钟信号的同步性。
3. 握手协议：握手协议是一种基于通信的时钟同步方法，它通过元件之间的通信来交换时钟信息，以实现时钟信号的同步。常见的握手协议有基于硬件的握手协议和基于软件的握手协议等。
用单片机制作数字电子时钟电路
用单片机制作数字电子时钟电路
一、材料准备。
制作数字电子时钟电路需要准备一些材料，主要包括单片机、数码管、晶振、按键、电阻、电容、电源等。其中，单片机是整个电路的核心部件，它负责控制数码管的显示和处理时间等功能；数码管用于显示时间；晶振用于提供时钟信号；按键用于调整时间和设置闹钟等功能；电阻和电容用于稳压和滤波；电源用于为整个电路提供电力。
二、电路设计。
数字电子时钟的电路设计主要包括单片机控制部分和数码管显示部分。单片机控制部分负责处理时间和控制数码管的显示，而数码管显示部分负责将单片机处理的时间信息显示出来。
1. 单片机控制部分。
单片机控制部分主要包括单片机、晶振、按键、电源等。其中，单片机是整个控制部分的核心，它负责处理时间信息和控制数码管的显示。晶振用于提供时钟信号，按键用于调整时间和设置闹钟等功能，电源用于为单片机提供电力。
2. 数码管显示部分。
数码管显示部分主要包括数码管、电阻、电源等。数码管用于显示时间信息，电阻用于限流，电源用于为数码管提供电力。
三、电路连接。
电路连接是制作数字电子时钟电路的关键步骤，它决定了整个电路的工作状态和稳定性。在进行电路连接时，需要根据电路设计将各个部件连接到单片机上，并且需要注意连接的顺序和方式，以确保整个电路能够正常工作。
1. 单片机控制部分连接。
单片机控制部分的连接主要包括单片机、晶振、按键、电源等。其中，单片机需要连接到晶振以提供时钟信号，连接到按键以接收用户输入，连接到电源以获得电力。
2. 数码管显示部分连接。
数码管显示部分的连接主要包括数码管、电阻、电源等。其中，数码管需要连接到单片机以接收显示信息，连接到电阻以限流，连接到电源以获得电力。
数字电路时钟脉冲设计
数字电路时钟脉冲设计
数字电路时钟脉冲设计是现代电子技术中非常重要的一部分，它在各种数字设备和电子系统中起到同步和计时的关键作用。本文将探讨数字电路时钟脉冲设计的基本原理和常见方法。
一、时钟脉冲的定义与作用
时钟脉冲是指在电子系统中周期性产生的方波信号，用于同步各个数字元件的工作。它以统一的时间间隔驱动数字电路中的各个部分，确保它们按照预定的时间序列进行操作。时钟脉冲的频率以赫兹(Hz)为单位表示，常用的时钟频率有1MHz、10MHz、100MHz等。
时钟脉冲在数字电路中的作用不可忽视。它提供了一种机制，使得数字信号能够在不同的电子元件之间同步传输，并确保数据的正确性和稳定性。时钟信号还能够用于计时、频率分频、数据采样等操作，为数字设备的正常运行提供保障。
二、时钟脉冲设计的基本原理
时钟脉冲的设计涉及到信号的周期、占空比以及稳定性等参数。下面介绍几种常见的时钟脉冲设计方法。
1. 单稳态多谐波脉冲生成器
单稳态多谐波脉冲生成器是一种常用的时钟脉冲设计方法。它通过单谐波信号输入和触发信号控制，产生一个具有多个周期的单稳态输
出脉冲。这种设计方法能够满足不同数字电路的时序需求，具有很高的灵活性和可扩展性。
2. 预分频器
预分频器是一种常见的时钟脉冲设计方式。它通过将输入信号频率进行整数分频，从而得到所需的输出时钟频率。预分频器常用于降低高频信号的频率，减少电路复杂度和功耗。
3. 锁相环
锁相环是一种利用反馈控制原理的时钟脉冲设计方法。它通过比较输入信号和本地参考信号的相位差，并通过调节输出信号的相位和频率，使两者保持同步。锁相环广泛应用于时钟恢复、频率合成和时钟同步等领域，具有很高的精度和稳定性。
如何设计简单的数字时钟电路
如何设计简单的数字时钟电路数字时钟电路是一种常见的电子电路，用于显示时间并具备时间计时功能。设计一个简单的数字时钟电路可以通过以下步骤实现。
第一步：确定数字时钟的显示方式
常见的数字时钟电路可以采用七段数码管进行显示，每个数码管由七个LED灯组成，用于显示数字0-9。可以根据需要选择合适的数码管来完成数字时钟的显示。
第二步：确定时钟的计时器
数字时钟电路需要一个计时器来跟踪时间。常见的计时器可以使用555定时器或者基于微控制器的计时器模块。选择适合自己的计时器并连接到电路中。
第三步：连接七段数码管
将选定的七段数码管连接到电路中。每个数码管的七个LED灯分别对应数码管的a、b、c、d、e、f、g引脚，根据数码管的型号和引脚布局进行正确连接。例如，将数码管的a引脚连接到计时器的输出引脚，b引脚连接到计时器的另一个引脚，以此类推。
第四步：设计时钟功能
根据需要设计时钟功能，包括显示当前时间、设置闹钟、调节亮度等。可以通过增加按钮开关、旋转编码器或者完成基于微控制器的编程来实现这些功能。
第五步：连接电源和调试
将数字时钟电路与合适的电源连接，并进行必要的调试。确保电路中的元件连接正确并正常工作。如果有需要，可以使用示波器或多用途测试仪来辅助调试。
总结：
通过以上步骤，我们可以设计一个简单的数字时钟电路。根据需求选择合适的数码管和计时器，连接七段数码管，设计时钟功能并连接电源进行调试。这样就可以得到一个能够准确显示时间并具备计时功能的数字时钟电路。
需要注意的是，以上步骤只是设计一个简单的数字时钟电路的基本流程，具体的实现可能因项目需求和硬件平台的差异而有所不同。在实际应用中，还需要考虑电路的稳定性、精度和可靠性等因素，并根据实际情况进行细节调整和优化。
数电课程设计报告
数电课程设计报告
一、引言
数电课程设计是电子信息类专业中的重要课程之一，通过此课程的学习和设计实践，可以帮助学生更好地掌握数字电路的设计原理和方法。本篇文章将对一次数电课程设计的过程进行详细介绍和总结。
二、设计背景
本次课程设计的背景是设计一个基于FPGA的数字时钟电路。数字时钟是现代生活中常见的电子产品，通过本次设计可以帮助学生理解数字时钟电路的工作原理，并锻炼其数字电路设计能力。
三、设计思路
本次设计的数字时钟电路主要由时钟模块、计数模块和显示模块组成。时钟模块负责产生稳定的时钟信号，计数模块负责对时钟信号进行计数，显示模块负责将计数结果以七段数码管的形式显示出来。
1. 时钟模块设计
时钟模块使用基于晶振的时钟源，通过频率分频电路将晶振信号分频得到所需的时钟信号。为了保证时钟信号的稳定性，我们选择了一个高质量的晶振，并使用适当的电路进行滤波和放大，以提高信号质量和稳定性。
2. 计数模块设计
计数模块使用可编程逻辑器件FPGA来实现。我们根据时钟信号的频率和需要的计数范围选择了适当的FPGA型号，并编写了Verilog HDL代码来实现计数功能。在设计过程中，我们考虑到了计数的起始值和终止值，以及计数的方向（递增或递减），并通过适当的控制信号进行设置。
3. 显示模块设计
显示模块使用七段数码管来显示计数结果。我们根据计数结果的位数选择了适当数量的七段数码管，并使用数码管驱动电路将计数结果转换为对应的显示信号。为了提高显示效果，我们采用了适当的亮度控制电路和刷新频率控制电路。
四、设计实现
根据以上设计思路，我们进行了相应的硬件电路设计和软件代码编写。在硬件设计方面，我们完成了时钟模块、计数模块和显示模块的原理图设计，并进行了电路仿真和验证。在软件代码编写方面，我们使用Verilog HDL语言编写了相应的模块代码，并进行了功能仿真和时序分析。
数字电路时钟网络设计
数字电路时钟网络设计
一、引言
时钟网络在现代电子设备中起着至关重要的作用。它们不仅提供时
间显示功能，还用于同步电子器件的操作。本文将介绍数字电路时钟
网络的设计原理和步骤。
二、设计思路
数字电路时钟网络设计的目标是实现精确的时间显示和同步功能。
下面是设计该网络的几个关键步骤：
1. 选择时钟信号源：时钟信号源是时钟网络的基础。可以使用晶体
振荡器或其他可靠的时钟源作为输入信号。
2. 分频器设计：为了将输入的高频时钟信号转换为可用于显示的低
频信号，需要使用分频器。分频器的设计要考虑到显示方式和所需显
示的时间格式。
3. 时钟分配和同步：时钟信号需要被准确地分配到各个电子器件中，以确保它们能够同步工作。为此，可以使用时钟分配网络和同步电路。
4. 显示模块设计：根据应用需求选择合适的显示模块，如数码管、
液晶显示屏等。设计显示模块时要考虑显示格式和显示精度。
5. 其他功能设计：根据实际需求，可以添加其他功能，如报警、闹
钟等。
三、具体设计步骤
以下是一种常见的数字电路时钟网络的设计步骤：
1. 确定时钟信号源：选择合适的晶体振荡器，并将其连接到时钟网
络的输入端。
2. 分频器设计：根据所需显示的时间格式和显示方式，设计一个或
多个分频器来降低输入信号频率。例如，如果需要显示小时、分钟和
秒钟，可以设计分频器将输入信号分别分频为1小时、1分钟和1秒钟。
3. 时钟分配和同步：将分频后的时钟信号分配到各个电子器件中，
确保它们同步工作。可以使用多级分配网络和同步电路来实现。
4. 显示模块设计：选择合适的显示模块，并将其连接到时钟网络的
数字电路实验-数字闹钟
南京航空航天大学数字电路课程设计之数字钟数字电子技术课程设计报告
一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟. 而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法. 且由于数字钟包括组合逻辑电路和时叙电路. 通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
二、设计内容及要求
（1）设计指标
①由LM555构成多谐振荡器产生1HZ标准秒信号；
②分、秒为00~59 六十进制计数器，用数码管显示；
③时为00~23 二十四进制计数器，用数码管显示；
④具有校时功能，可以分别对时及分进行单独校时，使其校正到
标准时间；⑤ 整点具有报时功能, 走时过程中能按预设的定时时间（精确到小时）启动闹钟，以发光二极管闪烁表示，启闹时间为3s〜10s。
（2）设计要求
① 画出电路原理图（multisim 仿真）；
② 元器件及参数选择；
③ 电路仿真与调试。
（3）要求：自行装配和调试，并能发现问题和解决问题。布局合理，导线横平竖直，且不要从集成块上跳线，导线紧贴面包板，连接可靠，交叉线尽可能少。
（4）编写设计报告：写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、原理框图
数字钟实际上是一个对标准频率（1HZ进行计数的计数电路。由
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字时钟》技术报告
概要
数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！
一、系统结构。
（1）功能。
此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。
系统方框图1
（3）系统组成。
1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。
2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。
3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。
4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。
5.显示模块：由7段数码管来起到显示作用，通过接受
CD4511的信号。本次选用的是共阴型的CD4511。
二、各部分电路原理。
1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。最终如图3接口就输出矩形波，而形成的秒脉冲。
图2-1 内部结构图
图2-2 555功能表
2.校时模块：校时模块主要由74LS03中的4个与非门构成（图2-3），由其功能图看得出只要有一个输入端由H到L或者从L到H都会使输出端发生高低变化。因此通过开关的拨动产生高低信号从而对时、分处的计数器起到调数作用。
图2-3 校时模块图
图3-3 74LS03功能图
3.计数器：通过74LS90来计数，由14接脚INPUT为秒脉冲信号输入端，从而使输出端到CD4511上产生10进制数，这里相互之间的74LS90的连接能相应的产生60进制和24进制数，由个位到十位是当各位控制的74LS90输出到8、9是Qd变为H，又从9到0是Qd变为低，从而使十位74LS90的14接口输入由H到L进一位（图2-5和图2-7）。关于24进制和60进制的控制是由74LS08控制的，如图2-5所示74LS08控制的是60进制数，当Qb、Qc输出高电平时，即此时数码管显示的60，74LS08的与门输出H，到74LS90的R0(1)、R0（2）从而达到清零的作用，与此同时又到下一时
钟处的74LS90的14接口处而达到进位作用。同理24进制就是把十位上的Qb和个位上的Qc与74LS08上的与非门相连而达到清零作用。
图2-5
图2-6
Reset Inputs复位输入输出
R0 (1) R0
(2)
R9
(1)
R9
(2)
Q
D
Q
C
Q
B
QA
H H L X L L L L
图2-7
4.显示模块：显示模块由CD4511和数码管组成。其功能表
如图2-8和图2-9所示。
图2-8
图2-9
三、装配与调试。
整个装配过程分为四各阶段过程：
1.秒脉冲信号模块：在焊接结束后接上正负极，看555上3接口处的发光二极管的是否能亮，来判断是否成功。
2.秒显示模块：焊好秒显示模块时，接上555秒脉冲模块发现不能正常工作，数码管都显示00，后来又看电路图，原来74LS90上的2、3接口并没有接上，原电路图是接上74LS08后才能正常工作。后来由使74LS90上的2、3接地，就能正常工作了。
3.时、分显示模块：其实这一模块和秒显示模块接线都一样的，所以焊上后用同样用555秒脉冲模块一样调试都能正常工作。
4.校时模块：这也是最后调试模块（总调试），这个过程前面调试都没有问题，接下来会有问题的话，就是时、分、秒模块的连接问题或者是校时电路的问题，也可能是74LS08的连接问题，当然还可能是芯片问题。这次调试要达到的效果就是总的效果，走秒、走分、走时以及可以调数。还好最后没出问题，总的效果没问题。
四、技术总结。
本电路采用纯数字电路制作，刚开始也是不知道怎么下手，总的制作过程分为三个过程：
1.制作前期：从图书馆借阅图书查找相应的课题，并从网上查找相应的课设和论文，最终决定选定制作数字时钟。
2.制作中期：从相应的图书和论文中选定电路图，本组三人分模块去弄，各自把各自的模块搞懂，并一定时间相应讨论进度，了解整个模块的运行原理。用Protues仿真软件
进行相应的仿真（图1-1），并能成功运行运行。在仿真中对原电路图进行了一定的修改，原来的分频板块取消了（分频模块目的是降低555脉冲的输出频率），由于可以通过改变555模块的电阻和电容，从而得到1秒脉冲，就直接就接上555秒脉冲电路。本来打算用晶振来做秒脉冲的但是觉得555报警电路以前做过觉得简单就用555秒脉冲电路，并且显示模块在实际焊接的时候数码管没有4段的，就利用电子实习时做八路抢答器时显示模块是利用CD4511接上的，最后就采用CD4511（图4-2）。
3.制作后期：从仿真的电路图中确定元器件，去采购相应的元器件，并通过Protues软件对电路进行了相应的排版（图4-3），最后开始焊接电路，一点一点的进行调试。
图4-1