利用按键开关控制点阵进行字母显示说明书

中北大学

课程设计说明书

学生姓名:于微学号：0906044204 学院: 电子与计算机科学技术学院

专业: 电子科学与技术

题目: 利用按键开关控制点阵进行字母显示

指导教师：王红亮职称: 讲师

2012 年 6 月 22 日

目录

1、课程设计目的 (1)

2、课程设计内容和要求 (1)

2.1、设计内容 (1)

2.2、设计要求 (1)

3、设计方案及实现情况 (1)

3.1、设计思路 (1)

3.2、工作原理及框图 (1)

3.3、各模块功能描述 (2)

3.4、仿真结果 (4)

4、课程设计总结 (26)

5、参考文献 (27)

1、课程设计目的

1.学习操作数字电路设计实验开发系统，掌握点阵显示模块的工作原理及应用。

2.掌握组合逻辑电路、时序逻辑电路的设计方法。

3.学习掌握可编程器件设计的全过程。

2、课程设计内容和要求

2.1、设计内容

利用按键开关控制点阵进行字母显示

2.2、设计要求

1．学习掌握按键开关控制模块、点阵显示模块的工作原理及应用；

2. 熟练掌握VHDL编程语言，编写按键开关控制模块的控制逻辑；

3. 仿真所编写的程序，模拟验证所编写的模块功能；

4. 下载程序到芯片中，硬件验证所设置的功能，能够实现字母显示；

5. 整理设计内容，编写设计说明书。

3、设计方案及实现情况

3.1、设计思路

根据题目设计要求，本系统拟采用自顶向下设计方法，顶层采用原理图设计方法，将整个系统分为按键开关控制（BUTTON）、16×16点阵显示（LENDISP）两个模块，通过对各模块编写程序实现模块功能，最后将两个模块进行综合实现整个系统的功能，通过按键开关控制点阵进行二十六个字母的显示。

3.2、工作原理及框图

图1 系统整体设计原理图

系统的输入信号有：系统时钟信号CLK，按键信号（ADD、SUB）。系统的输出信号有：点阵行驱动输出信号（LEDOUT[0..15]），点阵列选和按键开关扫描公用信号（SEL[3..0]）。

系统工作过程为：按键开关按下一次，扫描信号扫描到按键按下时，在点阵上显示对应的字母。如按键开关按下一次时，点阵显示字母“A”；按下两次时，点阵显示字母“B”……

如此，按键开关按下26次就分别对应了26个字母。

3.3、各模块功能描述

（1）按键控制模块（BUTTON）

按键控制模块的功能是：通过按键的按下与释放产生计数，进行二十六进制计数，以控制二十六个字母的生成。

该模块中，clk为系统时钟，add为加法计数，sub为减法计数，reset为复位。selout[4..0]为按键扫描后的对应的译码输出。

图2 按键控制模块引脚功能图

（2）16×16点阵显示模块（LENDISP）

16×16点阵显示模块引脚功能如下图。其中clk为系统时钟，selin为键盘扫描后的对应的译码输出，和图3中的selout[4..0]对接。selout[3..0]为点阵列选择信号，ledout[15..0]为点阵行显示。

图3 点阵显示模块引脚功能图

3.4、仿真结果

1、VHDL语言源程序

（1）按键控制模块（BUTTON.VHD）

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

entity anjia is

port(add,sub:in std_logic;

clk,reset:in std_logic;

selout:out std_logic_vector(4 downto 0));

end entity anjia;

architecture rt1 of anjia is

signal seloutn: std_logic_vector(4 downto 0);

signal addn:std_logic;

signal subn:std_logic;

signal resetn:std_logic;

begin

process(clk)

begin

if(clk'event and clk='1')then --将按键和进（借）位的值在CLK上升沿来时赋给一个新的信号中。

addn<=add;

subn<=sub;

resetn<=reset;

end if;

end process;

process(clk,add,addn,sub,subn) --个位计数

begin

if(reset='1' and resetn='0')then

elsif(clk'event and clk='1')then

if (add='1' and addn='0') then --按键上升沿跳变，下同

if (seloutn ="11001") then

seloutn <="00000";

else

seloutn <= seloutn +1;

end if;

elsif (sub='1' and subn='0')then

if (seloutn ="00000") then

seloutn <="11001";

else

seloutn <= seloutn -1;

end if;

end if;

end if;

end process;

selout <= seloutn;

end architecture rt1;

(2) 点阵显示模块（LENDISP.VHD）

library ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

use ieee.std_logic_unsigned.all;

entity lendisp is

port(clk:in std_logic;

--clkin:in std_logic_vector(3 downto 0);

selin:in std_logic_vector(4 downto 0);

selout:out std_logic_vector(3 downto 0);

ledout:out std_logic_vector(15 downto 0));