三 逻辑门电路讲解

结论：电路的输出有高阻态、高电平和低电平3种状态。
TSL门的应用：
A
1 G1
A
Y
EN
B
1 G2
EN
1 G1 B
EN 1 G2
EN
总线
G1 1
EN
G2 1
EN
Gn 1
… EN
E
1
1 E
E1 A1
E2 A2
En An
(a) 多路开关
(b) 双向传输
(c) 单向总线
①作多路开关： E=0时，门G1使 能，G2禁止， Y=A；E=1时， 门G2使能，G1 禁止，Y=B。
1234567
VCC 2A 2B NC 2C 2D 2Y
14 13 12 11 10 9 8 74LS20
1234567
1Y GND
74LS00 的引脚排列图
74LS20 的引脚排列图
74LS00内含4个2输入与非门， 74LS20内含2个4输入与非门。
5 0.7 iB 4.3 mA 1mA
A
Y
0
1
1
0
YA
RD 20kΩ
+VDD +10V
Y
D
G
B
A
A
S
1
Y
电路图
逻辑符号
①当uA＝0V时，由于uGS＝uA＝0V，小于开启电压UT， 所以MOS管截止。输出电压为uY＝VDD＝10V。
②当uA＝10V时，由于uGS＝uA＝10V，大于开启电压UT， 所以MOS管导通，且工作在可变电阻区，导通电阻很小， 只有几百欧姆。输出电压为uY≈0V。
≥1
1
A+B
A B Y=A+B=A+B
&
≥1
Y
A B
≥1
&
Y
≥1 Y
=1 Y
Y A B A B A B(A B) ( A B )( A B) AB AB AB
OC门
A
uB1
B
T1
3、OC门及TSL门
+VCC
R
A
T2
YB
T3
C
D
& Y1
+VCC
R
Y AB
TTL与或非门
R1
R2
+VCC R4
VCC 2B 2C 2D 2E 2F 2Y
T3
A
T1
T2
T4 Y
14 13 12 11 10 9 8 74LS51
B
R'1
T5 R3 R5
1234567
C
T'1
T'2
D
TTL 与或非门电路
2A 1A 1B 1C 1D 1Y GND 74LS51 的引脚排列图
（7）输入开门电平UON：是在额定负载下使与非门的输出电平 达到标准低电平USL的输入电平。它表示使与非门开通的最小输 入电平。一般TTL门电路的UON≈1.8V。 （8）输入关门电平UOFF：使与非门的输出电平达到标准高电平 USH的输入电平。它表示使与非门关断所需的最大输入电平。一 般TTL门电路的UOFF≈0.8V。 （9）高电平输入电流IIH：输入为高电平时的输入电流，也即当 前级输出为高电平时，本级输入电路造成的前级拉电流。
3.4 CMOS集成门电路
1、CMOS非门
+VDD
+10V
TP
uA
uY
+VDD
+10V RONP
uY 10V
S
TN
+VDD
+10V
S uY 0V
RONN
(a) 电路
(b) TN 截止、TP 导通 (c) TN 导通、TP 截止
（1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。 （2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。
获得高、低电平的基本方法：利用半导体开关 元件的导通、截止（即开、关）两种工作状态。
3.2 分立元件门电路
1、二极管与门
+VCC(+5V)
AB
Y
R
5V
D1
3kΩ
00
0
A
Y
01
0
D2 0V B
10
0
11
1
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
D1 D2 导通 导通
输出Y为低电平。
功能表
uA uB
uY
0.3V 0.3V 3.6V
0.3V 3.6V 3.6V
3.6V 0.3V 3.6V
3.6V 3.6V 0.3V
输入有低，输出为高； 输入全高，输出为低。
真值表
AB Y
00
1
01
1
10
1
11
0
逻辑表达式
Y AB
VCC 3A 3B 3Y 4A 4B 4Y
14 13 12 11 10 9 8 74LS00
YA
3.3 TTL集成门电路
1、TTL与非门
+VCC(+5V)
R1 3kΩ
R2 750Ω
R4 100Ω
+VCC(+5V)
A B
T3
R1
T1
T2
T4 Y A D1
3kΩ
R3
R5
T5
B D2
b1 D3 c1
360Ω 3kΩ
TTL 与非门电路
T1 的等效电路
0.3V A 3.6V B
R1 3kΩ
1V
④74LS：低功耗肖特基系列，是在74S系列基础上改进得到的， 其典型电路与非门的平均传输时间tpd＝9ns，平均功耗P＝2mW。 74LS系列产品具有最佳的综合性能，是TTL集成电路的主流， 是应用最广的系列。
TTL与非门主要参数
（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时 的输出电平。产品规范值UOH≥2.4V，标准高电平USH＝2.4V。 （2）高电平输出电流IOH：输出为高电平时，提供给外接负载的 最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉 电流负载能力。 （3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电 平。产品规范值UOL≤0.4V，标准低电平USL＝0.4V。 （4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出 电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载 能力。 （5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示 门电路的带负载能力。一般TTL门电路NO≥8，功率驱动门的NO可 达25。 （6）最大工作频率fmax：超过此频率电路就不能正常工作。
TTL 反相器电路
6 反相器 74LS04 的引脚排列图
①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。
YA
TTL或非门
R1
R2
R4 +VCC VCC 3Y 3B 3A 4Y 4B 4A
A
T1
T3 T2
14 13 12 11 10 9 8
Y &
Y2
OC 与非门的电路结构
OC 门线与图
问题的提出： 为解决一般TTL与非门不能线与而设计的。
接入外接电阻R后：
①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。
Y AB
②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。
外接电阻R的 取值范围为：
VCC I
UmOLImax≤R≤
VCC nI
UOHmin mI
TSL门
R1 3kΩ A T1 D
E
R2 750Ω
T3 T2
R3
R5
360Ω 3kΩ
电路结构
+VCC(+5V) R4 100Ω
T4
A
YE
T5
& Y
EN
国标符号
①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平， 因而T2～T5均截止，输出端开路，电路处于高阻状态。 ②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信 号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即： Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。
A 3.6V
B 3.6V
+VCC(+5V)
R1
R2
3kΩ 750Ω
R4 100Ω
2.1V
T1 + 0.7V R3 360Ω
+ T2 0.3V -
R5 3kΩ
T3
+ 0.7V
-
T4
+ T5 0.3V -
Y
②输入信号全为1：如uA=uB=3.6V 则uB1=2.1V，T2、T5导通，T3、T4截止
输出端的电位为： uY=UCES＝0.3V
2、TTL非门、或非门、与或非门、与门、或门及异或门 TTL非门
R1 3kΩ
A T1
R2 750Ω
T3 T2
R3
R5
360Ω 3kΩ
+VCC VCC 4A 4Y 5A 5Y 6A 6Y
R4
100Ω
14 13 12 11 10 9 8
T4
Y
T5
74LS04 1234567
1A 1Y 2A 2Y 3A 3Y GND
①74：标准系列，前面介绍的TTL门电路都属于74系列，其典 型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。 ②74H：高速系列，是在74系列基础上改进得到的，其典型电路 与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。 ③74S：肖特基系列，是在74H系列基础上改进得到的，其典型电 路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。