可变量程数字频率计设计与制作
数字频率计的设计与制作
![数字频率计的设计与制作](https://img.taocdn.com/s3/m/0344871dfc4ffe473368ab34.png)
数字频率计的设计与制作
一、问题的引入: 在许多情况下,要对信号的频率进行测量, 利用示波器可以粗略测量被测信号的频率,精确 测量则要用到数字频率计。
二、设计目的: 本设计与制作项目可以进一步加深我们对数字 电路应用技术方面的了解与认识,进一步熟悉数 字电路系统设计、制作与调试的方法和步骤。
( 3 )分频器
分频器的作用是为了获得 1S 的标准时间。电路 首先对100Hz 信号进行 100 分频得到周期为 1S 的脉冲信号。然后再进行二分频得到占空比为 50 %脉冲宽度为 1S 的方波信号,由此获得测量频 率的基准时间。
( 4 )信号放大、波形整形电路
为了能测量不同电平值与波形的周期信号的频率, 必须对被测信号进行放大与整形处理,使之成为 能被计数器有效识别的脉冲信号。信号放大与波 形整形电路的作用即在于此。信号放大可以采用 一般的运算放大电路,波形整形可以采用施密特 触发器。
数字频率计的设计与制作
四、所需仪器设备与器件 示波器、音频信号发生器、逻辑笔、万用表、 数字集成电路测试仪、直流稳压电源。
1、数字频率计的基本原理
数字频率计的主要功能是测量周期信号的频率。
频率是单位时间( 1S )内信号发生周期变化的 次数。 如果我们能在给定的 1S 时间内对信号波形计数, 并将计数结果显示出来,就能读取被测信号的频 率。
( 5 )控制门
控制门用于控制输入脉冲是否送计数器计数。它 的一个输入端接标准秒信号,一个输入端接被测 脉冲。控制门可以用与门或或门来实现。当采用 与门时,秒信号为正时进行计数,当采用或门时, 秒信号为负时进行计数。
( 7 )锁存器
在确定的时间( 1S )内计数器的计数结果(被 测信号频率)必须经锁定后才能获得稳定的显示 值。锁存器的作用是通过触发脉冲控制,将测得 的数据寄存起来,送显示译码器。锁存器可以采 用一般的 8 位并行输入寄存器,为使数据稳定, 最好采用边沿触发方式的器件。
数字频率计的设计与实现
![数字频率计的设计与实现](https://img.taocdn.com/s3/m/45772b5a58fb770bf78a55bd.png)
目录1. 引言 (1)2.设计任务书 (1)3. 数字频率计基本原理 (1)3.1 设计思路 (1)3.2 原理框图 (2)4. 设计步骤及实现方法 (2)4.1 信号拾取与整形 (2)4.2 计数电路 (3)4.3 锁存电路 (5)4.4 译码显示电路 (6)4.5 时钟电路及波形设计 (7)5 总体电路图及工作原理 (10)6 元器件的检测与电路调试缺点分析 (12)7 心得体会 (12)参考文献 (13)1. 引言数字频率计是一种基础测量仪器,在许多情况下,要对信号的频率进行测量,利用示波器可以粗略测量被测信号的频率,精确测量则要用到数字频率计。
本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识,进一步熟悉数字电路系统设计与调试的方法和步骤。
2.设计任务书1、设计题目:数字频率计2、设计出一个数字频率计,其技术指标如下:( 1 )频率测量范围: 10 ~ 9999Hz 。
( 2 )输入电压幅度 >300mV 。
( 3 )输入信号波形:任意周期信号。
( 4 )显示方式:4位十进制数显示。
( 5 )电源: 220V 、 50Hz 。
3、给定仪器设备及元器件示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。
4.电路原理要求简单,便于制作调试,元件成本低廉易购。
3. 数字频率计基本原理3.1 设计思路(1)利用光电开关管做电机转速的信号拾取元件,在电机的转轴上安装一圆盘,在圆盘上挖一小洞,小洞上下分别对应着光发射和光接受开关,圆盘转动一圈既光电管导通一次,利用此信号做为脉冲计数所需。
(2)计数脉冲通过计数电路进行有效的计数,按照设计要求每一秒种都必须对计数器清零一次,因为电路实行秒更新,所以计数器到译码电路之间有锁存电路,在计数器进行计数的过程中对上一次的数据进行锁存显示,这样做不仅解决了数码显示的逻辑混乱,而且避免了数码显示的闪烁问题。
(3)对于脉冲记数,有测周和测频的方式。
数字显示频率计的设计-Read
![数字显示频率计的设计-Read](https://img.taocdn.com/s3/m/9f8ff13aa2161479171128df.png)
计数器测试矢量与仿真波形
TEST_VECTORS(CLK->QQ) 0->.X.;
@REPEAT 15{.C.->.X.;}
编码器的设计要点
选择信号,SEL=0,CLK=F8, SEL=1,CLK=F1。 当QQ=0 时,产生清零信号。 当QQ=14时,产生锁存信号。 当SEL=0,且(0<QQ<9)时,输出1秒保持信号。 当SEL=1,且0<QQ<11)时,输出10秒保持信号。
最终实现自动频段转换的3位数显频率计。
四、实验总结报告
频率计设计要求及方案分析。 频率计的整体设计思想及设计框图。 提供频率计单元电路(计数器、控制电路、自动量程转换
电路、显示选通电路等)的具体设计说明、源程序及整体 设计电路图。 频率计设计的重要调试过程,遇到具体问题的解决方法。 记录您设计的频率计的测频结果(高.中.低三频段), 并对测频精度、响应速度及量程转换过程等作出分析。 您对扩大本频率计的功能.提高频率计的性能有何设想 (要提供设计思路)? 谈谈用PLD器件设计数字电路的体会,您认为用PLD器件较 之用传统中规模数字器件设计数字系统有什么优缺点。 总结本次设计的收获、存在问题,并对选题、设计调试过 程中的指导等方面提出您的意见与建议。
在菜单中选取Add\Instance Name,根据需要进行修改。
原理图中的导线属性修改:
在菜单中选取Add\Net Name,根据需要进行修改。
原理图中的符号属性修改:
在菜单中选取Add\Symbol Attribute,根据需要进行 修改。
要点复习(四)
页面设置:File\Sheet Setup。 图符编辑:Edit\symble。 绘图顺序:Symble\Wire\Net Name\I/O
量程自动转换数字式频率计的设计说明
![量程自动转换数字式频率计的设计说明](https://img.taocdn.com/s3/m/02e543dade80d4d8d05a4f8b.png)
EDA课程设计(量程自动转换数字式频率的设计)题目:数字频率计的设计学院:_____________班级:_______________学号:—姓名:_______________________指导老师:________________提交时间:____________目录一.设计要求二.设计方案1, 频率计的工作原理2 ,频率计的系统框图三.详细设计1, 4 位十进制计数模块(1)十进制计数器元件cnt10v 的设计(2)计数器的顶层设计(3)分频模块的设计2. 闸门控制模的设计3 .可自动换挡基准时钟模块的设计4.锁存模块的设计5.译码显示模块的设计与实现七段数码显示译码管的VHDI设计6.频率计电路顶层原理图的设计7 .实验数据和误差分析四.总结五.参考文献数字频率计的设计摘要: 数字频率计是一种能够测量被测信号频率的数字测量仪器。
它被广泛应用于航天、航空、电子、自动化测量、测控等领域。
本文利用测频原理,设计一个量程自动转换数字式频率计,主要硬件电路由Altera 公司生产的复杂可编程逻辑(CPLD )EPM7128 构成。
复杂可编程逻辑器件CPLD 芯片EPM7128SLC84-15 完成各种时序逻辑控制、计数功能。
在QUARTUS II 平台上,用VHDL 语言编程完成了CPLD 的软件设计、编译、调试、仿真和下载。
由于本系统采用了先进的EDA 技术,不但大大缩短了开发研制周期,而且使本系统具有结构紧凑、体积小,可靠性高,测频围宽、精度高等优点。
关键词:频率计;可编程逻辑器件;VHDL一、设计要求1. 频率计的测量围为1 MHz ,量程分10 KHz 、100 KHz 和1000 KHz 三档(最大读数分别为9.99 KHz 、99.9 KHz 、999 KHz )。
2. 要求量程可根据被测量的大小自动转换。
即当计数器溢出时,产生一个换档信号,让整个计数时间减少为原来的1/10,从而实现换档功能。
数字频率计的设计与实现课程设计
![数字频率计的设计与实现课程设计](https://img.taocdn.com/s3/m/444f4e9beefdc8d377ee321d.png)
课程设计任务书学生:专业班级:通信指导教师:工作单位:信息工程学院题目: 数字频率计的设计与实现初始条件:本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等,也可以使用单片机系统构建简易频率计。
用数码管显示频率计数值。
要求完成的主要任务: (包括课程设计工作量及技术要求,以及说明书撰写等具体要求)1、课程设计工作量:1周。
2、技术要求:1)设计一个频率计。
要求用4位7段数码管显示待测频率,格式为0000Hz。
2)测量频率围:10~9999Hz。
3)测量信号类型:正弦波、方波和三角波。
4)测量信号幅值:0.5~5V。
5)设计的脉冲信号发生器,以此产生闸门信号,闸门信号宽度为1s。
6)确定设计方案,按功能模块的划分选择元、器件和中小规模集成电路,设计分电路,画出总体电路原理图,阐述基本原理。
3、查阅至少5篇参考文献。
按《理工大学课程设计工作规》要求撰写设计报告书。
全文用A4纸打印,图纸应符合绘图规。
时间安排:1、2013年5 月17日,布置课设具体实施计划与课程设计报告格式的要求说明。
2、2013 年 6 月18 日至2013 年6 月22 日,方案选择和电路设计。
3、2013 年6 月22 日至2013 年7 月1 日,电路调试和设计说明书撰写。
4、2013年7月5日,上交课程设计成果及报告,同时进行答辩。
指导教师签名:年月日系主任(或责任教师)签名:年月日目录摘要 (3)1电路的设计思路与原理 (4)1.1电路设计方案的选择 (4)1.1.1方案一:利用单片机制作频率计 (4)1.1.2方案二:利用锁存器与计数器制作频率计 (5)1.1.3方案三:利用定时电路与计数器制作频率计 (6)1.1.4方案确定 (7)1.2 原理及技术指标 (8)1.3 单元电路设计及参数计算 (9)1.3.1时基电路 (9)1.3.2放大整形电路 (10)1.3.3逻辑控制电路 (11)1.3.4计数器 (13)1.3.5锁存器 (15)1.3.6译码电路 (16)2仿真结果及分析 (16)2.1仿真总图 (16)2.2单个元电路仿真图 (17)2.3测试结果 (20)3测试的数据和理论计算的比较分析 (20)4制作与调试中出现的故障、原因及排除方法 (20)4.1故障a (20)4.2故障b (21)4.3故障c (21)4.4故障d (21)4.5故障e (22)5 心得体会 (22)6参考文献 (23)数字频率计设计摘要数字频率计是一种用十进制数字,显示被测信号频率的数字测量仪器。
数字频率计资料设计及制作
![数字频率计资料设计及制作](https://img.taocdn.com/s3/m/c30790c9541810a6f524ccbff121dd36a32dc47c.png)
目录名目 (1)1.课程任务 (2)1.1课程名-------------------------------------------------21.2课程题目-----------------------------------------------21.3课程设计内容-------------------------------------------2 2.技术指标 (2)2.1技术指标-----------------------------------------------22.2系统结构-----------------------------------------------2 3.整体方案与重点方案设计 (2)3.1全然原理-----------------------------------------------23.2整体方案与原理图---------------------------------------33.3单元电路设计-------------------------------------------33.4重点设计电路-------------------------------------------8 4.实物制作 (10)4.1电路图绘制--------------------------------------------104.2PCB设计制作------------------------------------------104.3电路焊接----------------------------------------------104.4电路调试----------------------------------------------11 5.总结 (13)5.1设计亮点---------------------------------------------135.2咨询题及革新-------------------------------------------145.3心得体会---------------------------------------------14 6.附录 (15)附录1:电路原理图---------------------------------------15附录2:生成PCB图---------------------------------------16附录3:使用元器件一览表---------------------------------17 7.参考文献 (18)1.课程任务1.1课程名消费类电子产品设计1.2课程题目数字频率计的设计与制作1.3课程设计内容设计并制作一种数字频率计2.技术指标2.1技术指标1.频率测量范围:10~9999Hz2.进信号波形:任意周期信号3.输进信号电压幅度:>300mV4.电源:220V、50Hz本系统分为电源与整流稳压电路模块,全波整流与波形整形电路模块,分频器模块,信号放大和波形整形电路模块,操纵门模块,计数器模块,锁存器模块,显示译码器与数码管显示模块。
简单数字频率计的设计与制作
![简单数字频率计的设计与制作](https://img.taocdn.com/s3/m/4ecc626f25c52cc58bd6bebd.png)
简单数字频率计的设计与制作1结构设计与方案选择1.1设计要求(1)要求用直接测量法测量输入信号的频率(2)输入信号的频率为1~9999HZ1.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率,而且还可以测量它们的周期。
所谓频率就是在单位时间(1s)内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N,则其频率为f=N/T(1-1)据此,设计方案框图如图1所示:图1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号,其重复频率等于被。
时间基准信号发生器提供标准的时间脉冲信号,若其周期为测信号的频率fX1s,则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时,闸门开通,被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭,技计数器得的脉冲数N是在1秒时间内的累计= N Hz。
数,所以被测频率fX被测信号f经整形电路变成计数器所要求的脉冲信号○1,其频率与被测信X号的频率相同。
时基电路提供标准时间基准信号○2,其高电平持续时间t1=1 秒,当l秒信号来到时,闸门开通,被测脉冲信号通过闸门,计数器开始计数,直到l秒信号结束时闸门关闭,停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N,则被测信号频率f=NHz,如图2(a)所示,即为数字频率计的组成框图。
图2(a)数字频率计的组成框图图2(b)数字频率计的工作时序波形逻辑控制单元的作用有两个:其一,产生清零脉冲④,使计数器每次从零开始计数;其二,产生所存信号⑤,是显示器上的数字稳定不变。
这些信号之间的时序关系如图2(b)所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.3数字频率计的主要技术指标1.3.1 频率准确度:一般用相对误差来表示,本文设计的频率准确度并没有要求。
数字频率计的设计与制作
![数字频率计的设计与制作](https://img.taocdn.com/s3/m/14d8519469dc5022aaea0043.png)
数字频率计地设计与制作一、任务和目地1、问题引入许多情况下,要对信号地频率进行测量,利用示波器可以粗略测量被测信号地频率,精确测量则要用到数字频率计.2、设计目地:通过本设计与制作项目可以进一步加深我们对数字电路应用技术方面地了解与认识,进一步熟悉数字电路系统设计、制作与调试地方法和步骤.3、设计要求:设计并制作出一种数字频率计,其技术指标如下:(1)频率测量范围:10~9999Hz.(2)输入电压幅度>300mV.(3)输入信号波形:任意周期信号.(4)显示位数:4位.(5)电源:220V、50Hz二、方法和步骤1、设计内容(1)数字频率计地基本原理数字频率计地主要功能是测量周期信号地频率.频率是单位时间(1S)内信号发生周期变化地次数.如果我们能在给定地1S时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号地频率.数字频率计首先必须获得相对稳定与准确地时间,同时将被测信号转换成幅度与波形均能被数字电路识别地脉冲信号,然后通过计数器计算这一段时间间隔内地脉冲个数,将其换算后显示出来.这就是数字频率计地基本原理.(2)系统框图从数字频率计地基本原理出发,根据设计要求,得到如图2.1所示地电路框图.图2.1数字频率计框图下面介绍框图中各部分地功能及实现方法○1电源与整流稳压电路框图中地电源采用50Hz地交流市电.市电被降压、整流、稳压后为整个系统提供直流电源.系统对电源地要求不高,可以采用串联式稳压电源电路来实现.○2全波整流与波形整形电路本频率计采用市电频率作为标准频率,以获得稳定地基准时间.按国家标准,市电地频率漂移不能超过0.5Hz,即在1%地范围内.用它作普通频率计地基准信号完全能满足系统地要求.全波整流电路首先对50Hz交流市电进行全波整流,得到如图2.2(a)所示100Hz地全波整流波形.波形整形电路对100Hz信号进行整形,使之成为如图2.2(b)所示100Hz地矩形波.图2.2全波整流与波形整形电路地输出波形波形整形可以采用过零触发电路将全波整流波形变为矩形波,也可采用施密特触发器进行整形.○3分频器分频器地作用是为了获得1S地标准时间.电路首先对图2.2所示地100Hz信号进行100分频得到如图2.3(a)所示周期为1S地脉冲信号.然后再进行二分频得到如图2.3(b)所示占空比为50%脉冲宽度为1S地方波信号,由此获得测量频率地基准时间.利用此信号去打开与关闭控制门,可以获得在1S时间内通过控制门地被测脉冲地数目.图2.3分频器地输出波形分频器可以采用由计数器通过计数获得.二分频可以采用触发器来实现.○4信号放大、波形整形电路为了能测量不同电平值与波形地周期信号地频率,必须对被测信号进行放大与整形处理,使之成为能被计数器有效识别地脉冲信号.信号放大与波形整形电路地作用即在于此.信号放大可以采用一般地运算放大电路,波形整形可以采用施密特触发器.○5控制门控制门用于控制输入脉冲是否送计数器计数.它地一个输入端接标准秒信号,一个输入端接被测脉冲.控制门可以用与门或或门来实现.当采用与门时,秒信号为正时进行计数,当采用或门时,秒信号为负时进行计数.○6计数器计数器地作用是对输入脉冲计数.根据设计要求,最高测量频率为9999Hz,应采用4位十进制计数器.可以选用现成地10进制集成计数器.○7锁存器在确定地时间(1S)内计数器地计数结果(被测信号频率)必须经锁定后才能获得稳定地显示值.锁存器地作用是通过触发脉冲控制,将测得地数据寄存起来,送显示译码器.锁存器可以采用一般地8位并行输入寄存器,为使数据稳定,最好采用边沿触发方式地器件.○8显示译码器与数码管显示译码器地作用是把用BCD码表示地10进制数转换成能驱动数码管正常显示地段信号,以获得数字显示.选用显示译码器时其输出方式必须与数码管匹配.(3)实际电路根据系统框图,设计出地电路如图2.4所示.7414组成非对称多谐振荡器,产生100Hz标准信号,对100Hz信号地分频得到1Hz信号,这里采用7位二进制计数器74HC4024组成100进制计数器来实现.计数脉冲下降沿有效.在74HC4024地Q7、Q6、Q3端通过与门加入反馈清零信号,当计数器输出为二进制数1100100(十进制数为100)时,计数器异步清零.实现100进制计数.为了获得稳定地分频输出,清零信号与输入脉冲“与”后再清零,使分频输出脉冲在计数脉冲为低电平时保持一段时间(10mS)为高电平.电路中采用双JK触发器74HC109中地一个触发器组成触发器,它将分频输出脉冲整形为脉宽为1S、周期为2S地方波.从触发器Q端输出地信号加至控制门,确保计数器只在1S地时间内计数.从触发器端输出地信号作为数据寄存器地锁存信号被测信号通过741组成地运算放大器放大20倍后送施密特触发器整形,得到能被计数器有效识别地矩形波输出,通过由74HC11组成地控制门送计数器计数.为了防止输入信号太强损坏集成运放,可以在运放地输入端并接两个保护二极管.图2.4数字频率计电路图频率计数器由两块双十进制计数器74HC4511组成,最大计数值为9999Hz.由于计数器受控制门控制,每次计数只在JK触发器Q端为高电平时进行.当JK触发器Q端跳变至低电平时,端地由低电平向高电平跳变,此时,8D锁存器74HC374(上升沿有效)将计数器地输出数据锁存起来送显示译码器.计数结果被锁存以后,即可对计数器清零.由于74HC4518为异步高电平清零,所以将JK触发器地同100Hz脉冲信号“与”后地输出信号作为计数器地清零脉冲.由此保证清零是在数据被有效锁存一段时间(10mS)以后再进行.显示译码器采用与共阴数码管匹配地CMOS电路74HC4511,4个数码管采用共阴方式,以显示4位频率数字,满足测量最高频率为9999Hz地要求.2、方法与步骤(1)器件检测用数字集成电路检测仪对所要用地IC进行检测,以确定每个器件完好.如有兴趣,也可对LED数码管进行检测,检测方法由自己确定.(2)电路连接在自制电路板上将IC插座及各种器件焊接好;装配时,先焊接IC等小器件,最后固定并焊接变压器等大器件.电路连接完毕后,先不插IC.(3)电源测试将与变压器连接地电源插头插入220V电源,用万用表检测稳压电源地输出电压.输出电压地正常值应为+5V.如果输出电压不对,应仔细检查相关电路,消除故障.稳压电源输出正常后,接着用示波器检测产生基准时间地全波整流电路输出波形.正常情况应观测到如图2.2(a)所示波形.(4)基准时间检测关闭电源后,插上全部IC.依次用示波器检测由U1(74HC4024)与U3A组成地基准时间计数器与由U2A组成地触发器地输出波形,并与图2.3所示波形对照.如无输出波形或波形形状不对,则应对U1、U3,U2各引脚地电平或信号波形进行检测,消除故障.(5)输入检测信号从被测信号输入端输入幅值在1V左右频率为1KHz左右地正弦信号,如果电路正常,数码管可以显示被测信号地频率.如果数码管没有显示,或显示值明显偏离输入信号频率,则作进一步检测.(6)输入放大与整形电路检测用示波器观测整形电路U1A(74HC14)地输出波形,正常情况下,可以观测到与输入频率一致、信号幅值为5V左右地矩形波.如观测不到输出波形,或观测到地波形形状与幅值不对,则应检测这一部分电路,消除故障.如该部分电路正常,或消除故障后频率计仍不能正常工作,则检测控制门.(7)控制门检测检测控制门U3C(74HC11)输出信号波形,正常时,每间隔1S时间,可以在荧屏上观测到被测信号地矩形波.如观测不到波形,则应检测控制门地两个输入端地信号是否正常,并通过进一步地检测找到故障电路,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测计数器电路.(8)计数器电路地检测依次检测4个计数器74HC4518时钟端地输入波形,正常时,相邻计数器时钟端地波形频率依次相差10倍.如频率关系不一致或波形不正常,则应对计数器和反馈门地各引脚电平与波形进行检测.正常情况各电平值或波形应与电路中给出地状态一致.通过检测与分析找出原因,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测锁存器电路.(9)锁存电路地检测依次检测74HC374锁存器各引脚地电平与波形.正常情况各电平值应与电路中给出地状态一致.其中,第11脚地电平每隔1S钟跳变一次.如不正常,则应检查电路,消除故障.如电路正常,或消除故障后频率计仍不能正常工作,则检测锁存器电路.(10)显示译码电路与数码管显示电路地检测检测显示译码器74HC4511各控制端与电源端引脚地电平,同时检测数码管各段对应引脚地电平及公共端地电平.通过检测与分析找出故障.三、项目验收1.把作品包装成一个简易产品;2.重新测试逻辑功能,看是否正常;3.启动电路,检查运行情况;4.提供用户使用;5.老师评价.。
项目四-任务 二-数字频率计的设计与制作
![项目四-任务 二-数字频率计的设计与制作](https://img.taocdn.com/s3/m/b81ad5255a8102d276a22f97.png)
一、数字频率计的设计
4.时基和控制电路设计与仿真 (1)时基电路
U1
11 RS
C1
15p
X1 C2
15p 32768Hz
பைடு நூலகம்R1
10M 10 RTC
9
CTC
Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q11 Q12 Q13
7 5 4 6 14 13 15 1 2 3
BAT1
5V
U2
3 4 5 6 D0 D1 D2 D3 ENP ENT CLK LOAD MR 74LS160 Q0 Q1 Q2 Q3 RCO 14 13 12 11 15
一、数字频率计的设计
3.数字频率计单元电路设计与仿真 所设计的电路如图8-3所示。
BAT3
12V
待测波形
R1
10k
U1A
1
3 2
8
R2
680
4
LM833N
D1
1N4731A
BAT2
12V
D2
1N4731A
图8-3 运放构成的过零比较器
一、数字频率计的设计
3.数字频率计单元电路设计与仿真 在数字频率计中,我们设计了×10挡对输入信号进行 10分频,可实现10倍扩展。当数字频率计打到×10档时, 此时被测信号的实际频率是显示值乘以10。×10挡电路由 LM833构成的电压跟随器和十进制计数器74LS160组成,如 图8-4所示。
图8-4 ×10挡电路
一、数字频率计的设计
4.时基和控制电路设计与仿真 (1)时基电路 数字频率计中,由于要对被测信号在单位时间内不断 地进行采样,所以就需要有能不断地产生持续时间为1s的 标准时间信号,产生这种信号的电路就是时基电路。 设计中使用的电路如图8-5所示。图中晶振的频率是 32768Hz,两个电容C1、C2是频率校正电容,可采用半 微调电容。由于CD4060最大只能实现214=16384级分频, 且晶振频率为32768Hz,则由CD4060的13脚输出的脉冲的 频率是32768Hz÷16384=2Hz,而我们需要正负脉冲持续时 间均为1s的0.5Hz脉冲,因此还需要一个芯片实现4分频。
数字频率计的设计制作
![数字频率计的设计制作](https://img.taocdn.com/s3/m/b8255523d1f34693dbef3e50.png)
• 动态调试是在静态调试的基础上进行的,可以利用前级的输出信号 作为后级的输入信号,也可用自身的信号检查功能块的各种指标是否 满足设计要求。对于数字系统来说,由于集成度比较高,一般调试工 作量不大,只要元器件选择合适,直流工作状态正常,逻辑关系就不 会有太大问题,一般是测试电平的转换和工作速度。
• 如果电路装配工艺比较好,也可以在动态测量发现问题后再进行静 态测量。进行静、动态测量时应尽量保证测试条件与电路的实际工作 状态相吻合。
• 3.数字电路系统故障分析的特点 • 数字电路系统在调试中,故障的出现往往是不可避免的,切不可一
遇故障解决不了就拆掉线路重新安装,应当认真查找故障原因。分析 故障、处理故障可以提高分析问题和解决问题的能力。分析和处理故 障的过程,就是从故障现象出发,通过反复测试,做出分析判断,逐 步找出问题的过程。
上一页 下一页 返回
模块7.1 数字电路系统设计制作方法
• 数字电路系统设计的一般方法与步骤总结如下。 • 1)明确系统的设计任务要求 • 对系统的设计任务进行具体分析,充分了解设计要求,明确被设计
系统的全部功能、要求及技术指标,熟悉被处理信号与被控制对象的 各种参数与特点。 • 2)确定总体设计方案 • 这一步的工作要求把系统要完成的任务分解成若干个单元电路,并 画出一个能表示各单元功能的整机原理框图。原理框图必须正确反映 不同矩形框单元间各种信号的逻辑关系与时序关系。框图应能简洁、 清晰地表示设计方案的原理。
数字频率计的设计实验报告
![数字频率计的设计实验报告](https://img.taocdn.com/s3/m/7da09329b6360b4c2e3f5727a5e9856a561226da.png)
数字频率计的设计实验报告实验名称:数字频率计的设计实验日期:2021年7月1日实验目的:设计并实现一个基于计数器的数字频率计,使用计数器测量输入信号的频率,并将结果显示在数码管上。
实验器材:FPGA开发板、数字频率计模块、计数器模块、数码管模块。
实验原理:1. 计数器模块设计一个计数器模块,用于计数示波器输入脉冲信号的时间。
计数器的计数时间可以根据需要进行调整。
2. 数字频率计模块设计一个数字频率计模块,用于将计数器的计数时间转换为输入信号的频率。
通过计算计数器的计数值来计算频率,并将结果显示在数码管上。
3. 数码管模块设计一个数码管模块,用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。
实验步骤:1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。
2. 编写Verilog代码根据上述原理,编写计数器模块、数字频率计模块和数码管模块的Verilog代码。
3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件,并将比特流文件下载到FPGA开发板中。
4. 测试实验将示波器的输出信号连接到数字频率计的输入端,并将数字频率计连接到数码管。
通过计算数字频率计的输出,验证数字频率计的测量准确性。
实验结果:经过测试,数字频率计的测量准确度在实验误差范围内。
输入不同频率的信号时,数码管能够正确显示频率值。
实验总结:通过本次实验,成功设计并实现了一个基于计数器的数字频率计。
该实验不仅巩固了计数器、数码管等模块的设计知识,也提高了学生的Verilog编程能力。
在实验中,学生还学习了如何使用FPGA开发板进行数字电路实验,以及测试和验证数字电路的方法和技巧。
自制2.4G数字频率计
![自制2.4G数字频率计](https://img.taocdn.com/s3/m/518d50dcafaad1f34693daef5ef7ba0d4a736dc1.png)
自制2.4G数字频率计业余电子爱好者大都希望有一台数字频率计。
目前数字集成电路价格不断下降,各种拆机保用件更是价廉物美,原来上百元一块的微分频器MB506邮购价已降到4元左右,这给自制数字频率计提供了很大的方便。
自制一台2.4GHz数字频率计,成本仅为几十元,该频率计测频范围分10Hz-50MHz、50MHz-2.4GHz两档,输入灵敏度30mV,由于对晶振电路采用了简易的恒温措施,故频率稳定度可达10-6,现介绍制作方法。
电路原理:该频率计的电原理路如下图所示,共有6部分组成。
[1].八位计数器由4块74HC390、8块74LS247和8个LED共阳数码管组成。
该计数器计数频率可达到50MHz(低气温时实测可达70MHz),为简化电路,8个LED共用一个限流电阻R16。
另外考虑到业余制作频率计要求不高,本电路既未设置计数消隐,也未利用集成电路的无效零消隐功能,如需要此功能,可参考有关书籍。
[2].微波分频电路由一块MB506及外围元件组成,MB506是一块有64、128、256三种分频比的微波分频电路,最高工作频率2.4GHz。
改变PIN3、Pin6的接法可得到不同的分频比,本电路的接法为128分频。
由于MB506自带放大、整形电路、故应用电路极为简单,Pin2为电源脚,由K1-2控制,当使用50MHz—2.4GHz档时接入+5V,不用时断开,以减少干扰,Pin4为输出端,由K1-1控制其是否接入电路。
[3].50MHz放大整形及闸门电路由一块74HC00及外围元件组成,74HC00是2输入四与非门,其中两个与非门接成非门形式,组成放大整形电路,电阻R5和R6为偏置电阻,另一个与非门构成闸门控制信号。
[4].时基发生电路由晶振电路、分频电路和恒温电路构成,74LS04的三个非门构成晶振和缓冲输出电路,该部分电路单独组成一体,用一金属壳屏蔽起来,装入简单的恒温槽中。
恒温电路由LM324的一个运放和负温度系数热敏电阻R10、加热电阻R9等组成,8050作开关三极管使用,配合LM324用于控制加热电阻的通断。
数字频率计设计与制作
![数字频率计设计与制作](https://img.taocdn.com/s3/m/125e1adaad51f01dc281f13e.png)
电子线路设计与制作实验任务书(二)【实验题目】:数字频率计的设计与制作【实验目的】:通过该题目的设计和实验。
了解数字频率计的电路组成与基本工作原理,掌握简易数字频率计的设计方法与电路调整、测试技能。
掌握时基振荡电路和分频电路,锁存清零控制器,锁存器,译码驱动器,数码管的使用和管脚连接方法。
更加深入理解数字电子技术的理论,增进工程实践能力。
【设计内容及要求】:①基本设计内容设计并制作一个简易的数字频率计电路。
技术指标要求是:1.测量信号: 正弦波、方波信号;2.测量频率范围: 1Hz-9999Hz ; 10KHz-100KHz;3.显示方式: 4位十进制数显示;4.时基电路由555 定时器及分频器组成, 555 振荡器产生1KHZ脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为: 1s, 0.1s;当被测信号的频率超出测量范围时,报警.②设计要求数字频率计的电路组成框图与时序要求如图1所示:图1 数字频率计电路组成框图1.提出两种测量频率的方案,论证各自的优、缺点。
选择其中一种加以详细的设计与实验。
2.进行对设计电路的硬件电路搭建与电路调试。
3.也可用单片机与EDA、EWB进行实际电路的仿真4.撰写实验报告③扩展实验当被测信号的频率超出测量范围时,报警.附:数码管的管脚排列常用的小型数码管有共阳极型数码管和共阴极型数码管。
这里以共阳极型数码管为例介绍数码管的结构和使用方法。
图2所示为0.5英寸数码管的管脚排列(俯视)示意图,由图可见,数码管的第3脚和第8脚为地端。
图2 数码管引脚图实验提示与思考1、 电路调试①接通电源后,用双踪示波器(输入耦合方式置DC 档)观察时基电路的输出波形,应如图1所示的波形Ⅱ,其中11=t s ,25.02=t s ,否则重新调节时基电路中的R 1和R 2的值,使其满足要求。
然后改变示波器的扫描速率旋钮,观察74LS123的第13脚和第12脚的波形,应有如图1所示的锁存脉冲Ⅳ和清零脉冲Ⅴ的波形。
如何设计一个简单的频率计
![如何设计一个简单的频率计](https://img.taocdn.com/s3/m/7b873644e97101f69e3143323968011ca200f757.png)
如何设计一个简单的频率计频率计是一种用于测量信号频率的设备,广泛应用于电子、通信、自动化等领域。
本文将介绍如何设计一个简单的频率计,并提供相关原理和步骤。
一、简介频率计是一种测量频率的仪器。
它可以通过测量信号周期的时间来计算频率。
频率计可以根据测量的频率范围和精度要求,选择不同的设计方案。
下面将介绍一种简单的频率计设计。
二、设计原理该频率计设计基于计数器原理。
其思想是通过计数已知时间内信号周期的脉冲数来确定频率。
三、所需元器件1. 计数器芯片:选择适合频率范围的计数器芯片。
2. 晶振:提供稳定的时钟信号作为计数器的时基。
3. 预处理电路:用于处理输入信号,确保其满足计数器的输入要求。
四、设计步骤1. 确定测量范围和精度要求:根据应用需求确定频率计所需要测量的频率范围和精度要求,选择合适的计数器芯片。
2. 选择计数器芯片和晶振:根据测量范围和精度要求,选择适合的计数器芯片和晶振。
计数器芯片的型号选择要能满足测量范围,并具有足够的计数位数。
晶振的频率要足够稳定。
3. 设计输入信号预处理电路:根据计数器芯片的输入要求,设计合适的输入信号预处理电路。
例如,如果输入信号幅值过大或过小,需要进行合适的电平转换或调整。
五、连接设计1. 将输入信号接入预处理电路,确保信号满足计数器芯片的输入要求。
2. 将预处理后的信号接入计数器芯片的计数端。
3. 将晶振连接至计数器芯片的时钟输入端。
4. 连接供电电源,确保设计正常工作。
六、测试与调试1. 给设计供电,确保所有连接正确。
2. 输入已知频率的信号,观察频率计是否能准确测量。
3. 如果测量结果不准确,检查元器件连接是否正确、晶振频率是否稳定等。
4. 根据实际情况调整设计参数,直至测量结果满足要求。
七、注意事项1. 设计中要注意信号的幅值范围和频率范围。
2. 选择合适的计数器芯片和晶振,以保证测量精度和稳定性。
3. 调试时要注意设计的连通性和元器件的正确连接。
八、总结设计一个简单的频率计需要确定测量范围和精度要求,选择适合的计数器芯片和晶振,并设计合适的输入信号预处理电路。
数字频率计课程设计
![数字频率计课程设计](https://img.taocdn.com/s3/m/15a15e0bf11dc281e53a580216fc700abb685283.png)
数字频率计 课程设计一、课程目标知识目标:1. 学生能理解数字频率计的基本原理,掌握其工作流程和计算方法。
2. 学生能掌握频率、周期、频率分辨率等基本概念,并运用这些概念分析实际问题。
3. 学生能通过实际操作,学会使用数字频率计进行频率测量,并准确读取数据。
技能目标:1. 学生能够运用所学知识,设计简单的数字频率计电路,提高动手实践能力。
2. 学生能够运用频率测量方法,解决实际生活中的问题,培养解决问题的能力。
3. 学生能够通过小组合作,进行数字频率计的搭建和调试,提高团队协作能力。
情感态度价值观目标:1. 学生通过学习数字频率计,培养对电子技术的兴趣,激发创新精神。
2. 学生在学习过程中,养成积极思考、主动探究的良好学习习惯。
3. 学生能够认识到数字频率计在实际应用中的重要性,增强社会责任感和使命感。
课程性质:本课程属于电子技术实践课程,注重理论与实践相结合,培养学生的动手能力和实际操作技能。
学生特点:六年级学生具有一定的电子技术基础,好奇心强,喜欢动手实践,但需加强对理论知识的学习。
教学要求:教师应注重启发式教学,引导学生主动探究,关注学生的个体差异,提高学生的实践能力和综合素质。
在教学过程中,将课程目标分解为具体的学习成果,便于教学设计和评估。
二、教学内容1. 理论知识:- 频率、周期、频率分辨率等基本概念及其相互关系;- 数字频率计的原理、工作流程和计算方法;- 数字频率计的电路组成和功能。
2. 实践操作:- 数字频率计的搭建与调试;- 频率测量方法及其在实际生活中的应用;- 小组合作进行数字频率计电路设计与优化。
3. 教学大纲安排:- 第一课时:回顾频率、周期等基本概念,介绍数字频率计原理及计算方法;- 第二课时:分析数字频率计的电路组成和功能,进行电路搭建与调试;- 第三课时:学习频率测量方法,开展实践操作,解决实际问题;- 第四课时:小组合作,设计并优化数字频率计电路,展示与交流。
数字频率计自己动手制作
![数字频率计自己动手制作](https://img.taocdn.com/s3/m/c48ef300a4e9856a561252d380eb6294dd882288.png)
数字频率计自己动手制作一、系统设计用数字频率计测量信号频率,需要将被测信号转换成脉冲形式,再用计数器记录一秒内信号脉冲的个数,即得到信号频率值,最后将该频率值进行锁存、显示,这就完成了一次频率测量,如果需要进行实时测量,则应对计数器清零之后再次重复上述操作。
因此可以将整个系统划分为下列模块:(1)放大模块,将小信号放大,以便测量信号频率;(2)整形模块,将放大后的被测信号进行过零比较,变成方波供计数器识别;(3)计数模块,计量输入脉冲信号的个数;(4)锁存模块,将得到的频率值锁存,并输出到LED进行显示;(5)控制模块,控制计数器的启动、停止和清零,锁存器的数据置入;(6)秒脉冲模块,由晶振产生精度较高的时间基准,为控制电路提供触发信号。
整个系统框图如下图所示。
二、模块分析1.放大模块放大模块比较简单,但参数要求较高,需达到60dB,同时保证500kHz的带宽。
可使用给定的TLV2464芯片构成多级放大器,既得到高增益,又保证电路工作的稳定性。
如果采用三级放大,则每级只需放大10倍,如下图所示即为10倍放大的反相放大器,因输入信号为交流,应采用±3V双电源供电。
由于输入信号幅度很小,而且频率最低达10Hz,所以应采用直接耦合的方式级联。
2.整形模块整形模块应使用给定的TLC372芯片构成过零电压比较器,将放大信号转换成TTL电平,因此采用+5v单电源供电即可,如下图所示。
3.计数模块计数模块使用给定的CC4518芯片构成,EN端作为时钟输入端以便级联使用,CLK作为计数控制端,MR接清零信号,即实现十进制计数,如下图所示。
其最高位输出Q3直接连接次级EN,即可实现级联,每个CC4518包含两个计数器,因此至少需要3片CC4518才能完成lOOk计数。
4.锁存模块锁存模块使用给定的SN74LS175芯片构成,由于测量精度为lOHz~lOOkHz,因此至少需要显示4个数据。
每个锁存器存储4位BCD二进制码,DO—D3接计数器的数据输出,CLK接锁存控制信号,MR接高电平禁止清零,输出接LED显示,如下图所示。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
CASE S IS --转化为 BCD 代码 WHEN "00"=> P<="0001"; --译码后显示为数字 1 WHEN "01"=> P<="0010"; WHEN "10"=> P<="0011"; WHEN "11"=> P<="0100"; WHEN OTHERS=> P<=NULL;
根据设计要求,对于 5 位十进制计数器来说,当闸门信号周期为 1s
2
可变量程数字频率计设计与制作
时,其计数值在 0 到 99999 之间,则最大频率为 99999Hz,此即为频率计 电路工作的 1 档。余此类推。(当闸门信号周期为 1ms 时,计数值在 0 到 99999 之间,把它转化为频率为最小频率为 1kHz,最大频率为 99999kHz, 此即为频率计工作电路的 4 档。)
A:=(OTHERS=>'0');
--计数器异步复位
ELSIF CLK'EVENT AND CLK='1' THEN
--检测时钟上升沿
IF EN='1' THEN
--检测是否允许计数
IF A<9 THEN
A:=A+1;
ELSE
A:=(OTHERS=>'0'); --大于 9,计数值清零
END IF;
END IF;
END IF;
IF A=9 THEN
--等于 9,输出进位信号
CO<='1';
ELSE
CO<='0';
END IF;
CQ<=A;
END PROCESS;
END CNT10_ARC;
相应的元件 cnt10.sym 如图 4 所示:
4
可变量程数字频率计设计与制作
图4 2)模块 dang 的 VHDL 文件:
ELSE CLR<='0';
END IF; END PROCESS; EN<=DIV2BCLK; LOAD<=NOT DIV2BCLK; END CONTROL_ARC;
相应的 control.sym 如图 6:
6
可变量程数字频率计设计与制作
图6 说明:在 EN 为高电平时,对待测信号 Fx 进行计数,此时寄存器的使 能端 LOAD 为 0;在 EN 跳变为低电平时,LOAD 发生正跳变,寄存器锁存计 数器的值;在 EN 和 CLR 同时为低电平时,计数器清零。 3.五位计数器模块 5cnt10 当 CLR=0、EN=1 时,其计数值在 0 到 99999 之间循环变化,COUT 为计 数器进位输出信号,作为超量程报警信号。其原理图为:
3
可变量程数字频率计设计与制作
CO: OUT STD_LOGIC);
END CNT10;
ARCHITECTURE CNT10_ARC OF CNT10 IS
BEGIN
PROCESS(CLK,CLR,EN)
VARIABLE A: STD_LOGIC_VECTOR(3 DOWNTO 0);
பைடு நூலகம்
BEGIN
IF CLR='1' THEN
3. 误差分析:若忽略晶振器发生频率产生的误差,用直接接测频 法 Fx=Nx/Tw,计数值 Nx 会产生一个正负 1 的误差,故对高频率信号,用本次 设计的频率计测量效果较好,而对于低频信号,则本次设计的频率计测量 会产生较大误差。一种更精确的频率计是等精度测量频率计。
END CASE; END PROCESS; END DANG_ARC; 相应的 dang.sym 如图 5:
图5 (2)控制信号发生器模块 control
VHDL 文件为:
5
可变量程数字频率计设计与制作
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CONTROL IS
END IF; FS<=X; END PROCESS; END DIV_ARC; 生成的元件 div.sym 如图 2:
图2 2.闸门控制模块
频率计电路工作时先要产生一个闸门信号,宽度为单位时间,如 1s。 在闸门信号有效时间内,对被测信号进行计数,即为信号的频率。该模块 可再分为两个子模块:定时信号模块和控制信号发生器模块。 (1)定时信号模块 timer
END CASE; END PROCESS; END LED_ARC; 相应的 led.sym 为:
图9 6.顶层文件 top
1)top.sym 如图 10(a)所示:
图 10(a) 2)原理图为图 10。其中 K2、K1 为档位控制开关,即 K2 K1=00 时为 1 档,同时在数码管上显示“1”; K2 K1=01 时为 2 档,同时在数码管 上显示“2”;K2 K1=10 时为 3 档,同时在数码管上显示“3”; K2 K1=11 时为 4 档,同时在数码管上显示“4”。“ALARM 接喇叭,超量程时报警。 L1 到 L6 接 6 个数码管。另外说明一点:对 6 位七段 LED 采用动态显示
为产生 4 种不同的闸门信号,可由 3 级模 10 计数器对 1kHz 信号进行 分频,利用档位选择开关通过数据选择器 MUX41 选择出相应的时钟 BCLK, 原理图如图 3(a)所示:
生成的元件 timer.sym 如图 3(b):
图 3(a)
图 3(b) 附:1)生成十进制计数器 cnt10 的 VHDL 文件:
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS
PORT(CLK,CLR,EN: IN STD_LOGIC; --时钟输入端、清零端、使能端 CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
END LED ;
ARCHITECTURE LED_ARC OF LED IS
BEGIN
PROCESS(D)
BEGIN
CASE D IS
--LED 共阳极接法
8
可变量程数字频率计设计与制作 WHEN "0000"=> LED7S<="1000000"; WHEN "0001"=> LED7S<="1111001"; WHEN "0010"=> LED7S<="0100100"; WHEN "0011"=> LED7S<="0110000"; WHEN "0100"=> LED7S<="0011001"; WHEN "0101"=> LED7S<="0010010"; WHEN "0110"=> LED7S<="0000011"; WHEN "0111"=> LED7S<="1111000"; WHEN "1000"=> LED7S<="0000000"; WHEN "1001"=> LED7S<="0011000"; WHEN OTHERS=> LED7S<="1111111";
10
可变量程数字频率计设计与制作 2. 结果分析:最左边的数码管是显示档位的,后 5 个是频率计测得频率
的结果显示,即其读数乘以 X1(档位显示为 1 时),X10(档位显示为 2 时), X100(档位显示为 3 时),X1000(档位显示为 4 时),再带上 Hz 的单位即 为所测信号的频率。据此,可知上述试验结果是正确的,也即表明该频率 计的设计是成功的。
可变量程数字频率计设计与制作
一 设计目的
掌握现代大规模集成数字逻辑电路的应用设计方法,以及 掌握利用计算 机进行电子设计自动化(EDA)的基本方法。
二 设计任务
设计一个五位数字频率计。要求分成四档测量范围:×1、×10、×100、 ×1000。在×1 档,测量范围为 1Hz 到 99999Hz,余此类推。最高测量频率为 99999KHz(×1000 档)。档位的选择由按键手控,但要有指示灯显示。再有, 输入频率大于实际量程时,要有溢出显示。
9
可变量程数字频率计设计与制作 设计可减少引脚。
图 10(b)
五 实验结果及分析
因试验箱里仅有 4M 晶振芯片,无额外的被测信号(除非再用 555 设计一 个信号发生器),为简单起见,即将被测信号 Fx 的管脚也连至管脚 4M 处(即 相于用本次设计的数字频率计验证 4M 晶振的频率)。
1.实验发现:当 K2=‘0’,‘K1=‘0’(X1 档)时,6 个数码管从左到右 依次显示为“100000”,且有喇叭声(报警,超量程);当 K2=‘0’,K1=‘1’ 时,数码管显示为“200000”,且有喇叭声;当 K2=‘1’,K1=‘0’时,数 码管显示“340000”,无喇叭声;当 K2=‘1’,K1=‘1’(X1000 档)时,数 码管显示“404000”,无喇叭声。
三 设计原理
1.测频率法就是在一定时间间隔 Tw(定义为闸门时间)内,测得被测信号重 复出现的次数为 Nx,则其频率可表示为:
Fx=Nx/Tw 2.数字频率计系统组成框图如下: