FPGA在软件无线电的应用

软件无线电中心思想1992年，MILTRE MILTRE公司的公司的Joseph Mitola Mitola首次明确提出了软件无线电的概念。

其中心思想是：构造一个具有开放性、标准化、模块化构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调类型、数据格式、加密模式、段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成，并使A/D 和和D/A转换器尽可能靠近天线，以研制出具有高度灵活性、开放性的新一代无线通信系统。

灵活性、开放性的新一代无线通信系统。

软件无线电基本平台设计一般说来，软件无线电主要由天线、一般说来，软件无线电主要由天线、射频前端、宽带射频前端、宽带A/D A/D- -D/A D/A转换器、通信和转换器、通信和数字信号处理以及各种软件组成，理想的数字信号处理以及各种软件组成，理想的软件无线电的组成结构如下图软件无线电的核心技术带通采样（欠采样）数字上下变频调制解调同步技术多速率信号处理数字滤波等软件无线电的三种结构形式1。

射频低通采样软件无线电结构（Nyquist采样）这种结构的软件无线电，结构简洁，把模拟电路的数量减少到最低程度，如图所示。

从天线进来的信号经过滤波放大后就由A/D进行采样数字化，这种结构不仅对A/D转换器的性能如转换速率、工作带宽、动态范围等提出了非常高的要求，同时对后续DSP 或ASIC（专用集成电路）的处理速度要求也特别的高，因为射频低通采样所需的采样速率至少是射频工作带宽的两倍。

比如，工作在1MHz~1000MHz的软件无线电接收机，其采样速率就至少需要2GHz，这样高的采样率A/D 能否达到暂且不说，后接的数字信号处理器也是难以满足要求的。

2。

射频直接带通采样软件无线电结构（欠采样）射频带通采样结构的软件无线电可以较好地解决上述射频低通采样软件无线电结构对A/D转换器、高速DSP等要求过高，以致无法实现的问题。

其结构图如下。

这种射频带通采样软件无线电结构与低通采样软件无线电结构的主要不同点是AD 前采用了带宽相对较窄的电调滤波器，然后根据所需的处理带宽进行带通采样。

这样对AD的采样速率的要求就不高了，对后续DSP的处理速度要求也可以随之大大降低。

但是需要指出的是，这种射频带通采样软件无线电结构对A/D工作带宽的要求（实际上主要是对AD中采样保持器的速度要求）仍然还是比较高的。

3。

宽带中频带通采样软件无线电结构（模拟下变频）宽带中频带通采样结构的软件无线电结构与目前的中频数字化接收机的结构是类似的，都采用了多次混频体制或叫超外差体制，如图所示。

这种宽带中频带通采样软件无线电结构的主要特点是中频带宽更宽（比如20MHz），所有调制解调等功能全部由软件加以实现。

中频带宽是这种软件无线电与普通超外差中频数字化接收机的本质区别。

显而易见，这种宽带中频带通采样软件无线电结构是上述三种结构中最容易实现的，对器件的性能要求最低，但它离理想软件无线电的要求最远，可扩展性、灵活性也是最差的。

软件无线电接收机中FPGA软件功能框图三种基于FPGA的采样数字化接收机由于软件无线电所覆盖的频率范围很宽（因为软件无线电具有很广泛的适应性），所以采用Nyquist采样定理基本上是不现实的，在软件无线电应用中通常会采用带通采样。

下面介绍几种基于FPGA的采样数字化模型。

窄带中频采样数字化接收机（这是理想化带通采样模型）窄带中频采样数字化接收机上图的理想不能实现：1由带通采样定理知：当采样速率fs固定的时候，该模型所能处理的信号的中心频率只有有限的几个，即：2该模型要求A/D前面的抗混叠滤波器在整个频带上保持相同的滤波器带宽和阻带特性，这几乎是不可能做到的。

解决这个问题采用超外差结构：宽带中频采样数字化接收机（超外差体制）即用混频把输入信号变换成统一的中心频率，然后数字化。

这样，A/D之前的信号的中心频率是固定不变的，如果fo取值恰当，则A/D前的抗混叠滤波器就会容易的多。

宽带中频采样数字化接收机主要特点：1）处理带宽B>>Bs (信号带宽），中频带宽内包含有多个信道，至于对带宽B内位于某一特定信道上的信号所需进行的解调、分析、识別等处理，将由后续的信号处理器及软件来完成。

2）通过加载不同的信号处理软件可以实现对不同体制，不同带宽以及不同种类的信号的接收解调以及其他处理任务，这样对信号的环境的适应性以及可扩展能力就大大提高了。

3）由于中频带宽增加了，本振信号就可以按照大步进来设计，这样可以大大简化本振源的设计，有利于减小体积，改善性能，降低成本。

釆用超外差接收体制增加了很多模拟电路，如：本振，混频，滤波等等。

这些模拟电路不仅造成了信号的失真，而且对缩小体积，降低成本和功耗也是极其不利的。

总之，超外差中频数字化体制严格来讲并不是软件无线电概念上的一种理想结构形式。

其过多的模拟信号处理环节造成的适应性不强，可扩展性差的弊端是显而易见的。

射频直接带通采样数字化接收机射频直接带通采样数字化接收机示意图射频直接带通釆样数字化接收机主要特点1）通常用于单独对一个信号进行接收解调。

2）天线与A/D之间比较接近，只有跟踪滤波器和放大器。

如果A/D灵敏度足够高，连放大器都可以不要。

因此这种结构和理想化的软件无线电是比较接近的。

3）对FPGA的处理速度要求很高。

FPGA器件结构和设计方法可编程逻辑器件（PLD）PLD器件的分类－－按结构特点基于与或阵列结构的器件－－阵列型PROM，EEPROM，PAL，GAL ，CPLD基于门阵列结构的器件－－单元型FPGAPLD器件的分类－－按编程工艺熔丝或反熔丝编程器件－－Actel的的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温扰，耐高温只能一次编程，在设计初期阶段不灵活SRAM大多数公司的FPGA器件器件可反复编程，实现系统功能的动态重构每次上电后需重新下载，实际应用时需外挂EEPROM用于保存程序EEPROM－－大多数CPLD 器件可反复编程不用每次上电后重新下载，但相对速度慢，功耗较大PROM结构PROM是可编程序只读存储器的简称，它具有一个固定的全解码与门逻辑阵列和一个可编程的或门逻辑阵列与阵列为全译码阵列，器件的规模将随着输入信号数量的增加成指数级增长。

因此PROM一般只用于数据存储器，不适于实现逻辑函数。

EPROM EEPROMPAL结构PLA(Programmable Logic Array)是可编程逻辑阵列的简称，它包含了可编程的与门和或门逻辑阵列，一般采用熔丝结构。

它的内部结构在简单PLD中有最高的灵活性。

与阵列可编程使输入项增多，或阵列固定使器件简化。

或阵列固定明显影响了器件编程的灵活性GAL 结构GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。

可以实现时序电路。

FPGA 结构内部结构有三个部分组成：可编程逻辑块CLB，可编程输入输出块IOB，可编程内部连线PLC内嵌存储器FPGA和其他器件的比较CPLD与与FPGA的区别FPGA丰富的触发逻辑，易于实现时序逻辑。

CPLD触发逻辑较少，适合组合逻辑。

FPGA细颗粒度，丰富的连线资源，器件利用率较高。

CPLD粗颗粒度，灵活布线能力低，器件利用率低。

FPGA走线不确定，延时不易控制，CPLD固定走线，延时固定，且延时较小。

DSP和FPGA区别DSP从根本上讲是适合串行算法的，多处理器系统是很昂贵的，而且只适合粗粒度的并行运算；FPGA可以在片内实现细粒度，高度并行的运算结构。

FPGA和DSP 两者各有所长。

PLD的设计步骤FPGA的资源不要超过80%，不然性能急剧下降。

FPGA重要设计思想及工程应用模块化设计（Modular Design）Modular Design进行由顶向下、分工协作完成大型设计不仅仅能够缩短项目开发周期，提高设计效率，还能提高设计的可靠性与稳定性。

模块化设计方法最显著的优势有两个：一是协同设计，即所有设计小组成员可以在最大程度上互不干扰地设计自己的子模块，从而加速了项目进度；二是在调试、更改某个有缺陷的子模块时，并不会影响到其他模块的实现结果，从而保证了设计的稳定性与可靠性。

模块化设计方法的设计流程：将大规模复杂系统按照一定规则划分成若干模块，然后对每个模块进行设计输入、综合，并将实现结果约束在预先设置好的区域内，最后将所有模块的实现结果有机地组织起来，就能完成整个系统的设计。

流水线流水线设计是高速电路设计中的一个常用设计手段。

如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。

在很多领域的高速电子系统中都运用了流水线处理的方法，如高速通信系统、高速采集系统、高速导航系统、高速搜索系统等等。

流水线处理方式之所以能够很大程度上提高数据流的处理速度，是因为复制了处理模块，它是面积换取速度思想的又一种具体体现。

流水线设计的结构示意图如下页图所示。

其基本结构为：将适当划分的n 个操作步骤单流向串联起来。

流水线操作的最大特点和要求是，数据流在各个步骤的处理从时间上看是连续的，如果将每个操作步骤简化，假设为通过一个D 触发器( 就是用寄存器打一个节拍) ，那么流水线操作，就类似一个移位寄存器组，数据流依次流经D 触发器，完成每个步骤的操作。

流水线技术示意图整个设计时序的合理安排是流水线设计的一个关键。

流水线技术的基本原理如如图所示，将较大的组合逻辑分解为较小的几块，中间插入触发器，这样就可以提高电路的工作频率了。

流水线设计时序在FPGA设计中采用流水线设计方法，只需要极少或者根本不需要额外的成本，因为每一个逻辑元件都包括一个触发器，这个触发器或者没有用到，或者是用于存储布线资源。

采用流水线有可能将一个复杂操作分解成一些小规模的基本操作，将一些中间值存储在寄存器中，并在下一个时钟周期内继续运算。

问题：如果前级操作时间恰好等于后级的操作时间，设计最为简单，前级的输出直接汇入后级的输入即可；如果前级操作时间和后级的操作时间不等，该怎么办呢？步说如果系统中有N个模块，每个模块需要的时钟周期都不相同该怎么办呢？乒乓操作及串并转换乒乓操作是一个常应用于数据流控制的处理技巧，典型的乒乓操作方法如下页图所示。

输入数据流通过输入数据选择单元将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM) FIFO等。

利用乒乓操作完成数据的无缝缓冲与处理，把乒乓操作模块当成一个整体，站在这个模块的两端看数据，输入数据流和输出数据流是连续不断的，没有任何停顿，因此非常适合对数据流进行流水线式处理。