Cadence发布完整数字与签核参考流程

Cadence发布完整数字与签核参考流程
2016 年2 月1 日，Cadence 设计系统公司（NASDAQ: CDNS）宣布，正式交付完整的数字与签核参考流程，用于Imagination Technologies （IMG.L）公司PowerVR Series7 图形处理单元（GPU）。

采用此高度集成的Cadence® 参考流程，550 万实例的完整合成与设计实现可在2.5 天完成。

对比上一代Cadence 设计流程，产品开发设计时间缩短1 倍以上。

同时，采纳新参考流程后，芯片面积平均缩小3%，Imagination 最复杂的组块面积可缩小达7%。

此参
考流程操作简单，仅需单次执行；同时为设计师提供指南，使用易于部署和支
持的文件及脚本对PowerVR GPU 内核进行优化。

流程内包括如下Cadence 数字与签核工具：Innovus™ 设计实现系统：采用大规模并行处理架构的下
一代物理设计实现工具，助力片上系统开发商设计具有强大PPA 性能（功耗、
性能和芯片面积）的高质量产品。

Genus™ 合成解决方案：寄存器传输级（RTL）合成及实体合成引擎，助力RTL 设计师提高设计效率，应对开发挑战。

采纳该解决方案后，合成时间进一步缩短，最快可提高5 倍，数据通路面积最
高可减小20%，同时实现超1000 万实例的线性扩展。

Tempus™ 时序签核解决方案：一套完整的时序分析工具，利用大规模并行处理和物理感知时序优
化，避免签核时序收敛。

Conformal® 等价性检查器：业内受到最广泛支持
的独立正式验证方案，无需测试矢量，实现数百万闸级设计的验证及调试纠错。

Quantus™ 准谐振变换提取解决方案：新一代寄生参数提取工具，已在实
际开发设计中得到验证，运行速度较单角点或多角点提取方案更快；对比Foundry Golden，精度也为业内最佳作为业界领先的图形技术，PowerVR GPU 已被用于全球最知名产品的开发及设计，Imagination 市场执行副总裁Tony
King-Smith 表示。

我们的客户非常注重高扩展度GPU 为芯片生产及设计带来。