微机原理与接口技术基于PROTEUS实现音乐播放器的设计

. . .. . .

信息科学与技术学院

微机原理与接口技术课程设计报告

题目名称：基于PROTEUS实现音乐播放器的设计

学生：王浩宇关问鼎徐然冉启幸

学号: 2013508305 2013508251 2013508224 2013508278

专业班级：13 电信

指导教师：恩博

2015年7月9 日

目录

一．课程设计题目 (1)

二．课程设计任务及要求 (1)

三．总体方案与设计说明 (1)

3.1每个音符的对应频率 (1)

3.2设计说明 (1)

四．硬件电路设计及描述 (1)

4.1芯片介绍 (1)

五．软件设计流程（模块流程图）及描述 (1)

六．源程序代码（要有注释） (1)

七．课程设计体会 (1)

参考文献 (1)

一．课程设计题目

基于PROTEUS实现音乐播放器的设计

二．课程设计任务及要求

设计要求：1.实现播放音乐；

2.实现多首音乐连续播放和选择播放；

3.要求通过PROTUES完成此项功能，并完成PCB电路图。三．总体方案与设计说明

3.1 每个音符的对应频率

表1 每个音符的对应频率

3.2 设计说明

该音乐播放器通过用8086中央处理器、74LS373地址锁存电路、74LS138译码电路、定时/计数器8253A来实现功能。

8086中央处理器输出地址码A16-A19和数据AD0-AD15，将AD0-AD7输入地址锁存器输出A0-A7，再将A0-A7通过译码器进行译码输出作为8253的片选信号，8253产生不同频率的脉冲来模拟音符，通过时间的长短来模拟音长，从而设计出一个功能完整的音乐播放器。

四．硬件电路设计及描述

4.1 芯片介绍

(1)8086中央处理器

8086中央处理器是Intel系列的16位微处理器，有16根数据线和20跟地址线。它主要由执行部件EU（Execution Unit）和总线接口部件BIU（Bus interface Unit）两部分组成。8086拥有四个16位的通用寄存器，也能够当作八个8位寄存器来存取，以及四个16位索引寄存器(包含了堆栈指标)。资料寄存器通常由指令隐含地使用，针对暂存值需要复杂的寄存器配置。它提供64K 8 位元的输出输入(或32K 16 位元)，以及固定的向量中断。大部分的指令只能够存取一个存位址，所以其中一个操作数必须是一个寄存器。运算结果会储存在操作数中的一个。

为了能够简单有效地进行对8086操作，故采用最小模式进行工作。要使8086处于最小模式，首先要将MN/MX端置为高电平。

(2)74LS373地址锁存电路

74LS373为D锁存器，AD0-AD7为输入数据，输出Ao0-Ao7。74LS373 的输出端O0~O7 可直接与总线相连。

当三态允许控制端OE 为低电平时，O0-O7 为正常逻辑状态，可用来驱动负载或总线。当OE 为高电平时，O0-O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器部的逻辑操作不受影响。

当锁存允许端LE 为高电平时，O 随数据D 而变。当LE 为低电平时，O 被锁存在已建立的数据电平。

引出端符号：

D0～D7 数据输入端

OE 三态允许控制端（低电平有效）

LE 锁存允许端

O0-O7 输出端

表2 74LS373真值表

(3) 74LS138译码电路

A0-A7通过译码电路输出作为8253的片选信号。

其工作原理如下：

a.当一个选通端E1为高电平，另两个选通端E2和E3为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A0A1A2=110时，则Y6输出端输出低电平信号。

b.可用在8086的译码电路中，扩展存。

在该电路中，除了A2A1其他几位是11110**0的时候才能给CS送一个有效电平，而当A1A2=00,01,10,11之时即为F0H,F2H,F4H,F6H分别对应的是通道0，1，2，3的运行。

(4) 定时/计数器8253A

主要功能：

a.每片上有3 个独立的16 位的减计数器通道。

b.对于每个计数器，都可以单独作为定时器或计数器使用，并且都可以按照二进制或十进制来计数。

c.每个通道都有6 种工作方式，都可以通过程序设置或改变。

8253的部结构如图所示，它主要包括以下几个主要部分：

图3.2.5 8253的部结构

a.数据总线缓冲器

实现8253与CPU数据总线连接的8位双向三态缓冲器，用以传送CPU向8253的控制信息、数据信息以及CPU从8253读取的状态信息，包括某时刻的实时计数值。

b.．读/写控制逻辑

控制8253的片选及对部相关寄存器的读/写操作，它接收CPU发来的地址信号以实现片选、部通道选择以及对读/写操作进行控制。

c．控制字寄存器

在8253的初始化编程时，由CPU写入控制字，以决定通道的工作方式，此寄存器只能写入，不能读出。

d．计数通道0#、1#、2#：

这是三个独立的，结构相同的计数器/定时器通道，每一个通道包含一个16位的计数寄存器，用以存放计数初始值，一个16位的减法计数器和一个16位的锁存器，锁存器在计数器工作的过程中，跟随计数值的变化，在接收到CPU发来的读计数值命令时，用以锁存计数值，供CPU读取，读取完毕之后，输出锁存器又跟随减1计数器变化。

音乐播放器工作于方式3：方波发生器

当装入初值后，在GATE上升沿启动计数，OUT 输出高电平；当计数完成一半时，OUT输出低电平。

计数过程:

当把方式3的控制字写入控制字寄存器后，输出端OUT变成高电平，作为初始电平。再将计数初值写入计数初值寄存器CR中，再经过一个时钟周期，计数初值被移入计数执行单元CE中，从下一个时钟脉冲开始作减1 计数，方式3的计数过程分为两种情况：

第一种情况：计数初值为偶数，当作减1计数减到N/2时，输出端OUT端变成低电平，减到0时,输出端OUT变成高电平，并重新从初值开始新的计数过程。若GATE为高电平，则一直重复同样的计数过程。可见，输出端OUT输出连续的方波，故称方波发生器。

第二种情况：计数初值为奇数，当作减1计数减到（N+1）/2以后，输出端OUT 变成低电平，减到0时，输出端OUT又变成高电平。并重新从初值开始新的计数过程。这时输出端的波形为连续的近似方波。

门控信号的影响

工作在方式3时，门控信号GATE的功能与工作方式2一样，即GATE 为高电平时，允许计数；GATE为低电平时停止计数。GATE引脚上的信号从低电平跳到高电平时，将会重新把计数初值寄存器CR中的容移入计数执行单元CE中，并以新装入的值重新开始计数。