现场可编程逻辑器件编程指导书

可编程逻辑器件编程指导书天津市耀辉光电技术有限公司目录目录 (1)第一章可编程逻辑器件概述 (1)一、可编程逻辑器件简介 (1)二、ALTERA系列CPLD简介 (2)三、MAX7000系列器件 (2)四、MAX7000S系列器件的引脚输出 (4)第二章 QUARTUS II设计流程 (7)一、创建一个项目 (7)二、建立图形文件 (9)三、引脚分配 (11)四、仿真验证 (12)第三章 QUARTUS II设计实例 (14)一、分频器的使用 (14)二、LED光源的控制 (14)第一章可编程逻辑器件概述一、可编程逻辑器件简介数字电子技术发展日新月异，使集成电路不断发展、更新换代，由早期的电子管、晶体管、中小规模集成电路，发展到超大规模集成电路以及许多实现专门功能的专用集成电路。

随着微电子技术的发展，至今主要有5种器件可供实现专用集成电路的要求，它们是：⏹简单可编程逻辑器件（Programmable Logic Device，PLD）；⏹复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）；⏹现场可编程逻辑器件（Field Programmable Gate Array，FPGA）；⏹标准单元（Standard Cell）；⏹门阵列（Gate Array）。

其中，CPLD是电子设计领域中最具活力和发展前途的一项技术。

CPLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由地设计一个数字系统。

通过软件仿真，可以事先验证设计的正确性。

在PCB完成以后，还可以利用PLD 的在线修改能力，随时修改设计而不必改动硬件电路。

使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。

CPLD是结构比较复杂的可编程逻辑器件，逻辑宏单元内部主要包括与或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合逻辑工作方式。

CPLD器件与GAL （通用逻辑阵列）器件相似，其逻辑宏单元与I/O做在一起，称为输出逻辑宏单元，但其宏单元及其与阵列数目比GAL大得多。

CPLD器件的宏单元在内部，称为内部逻辑宏单元。

CPLD除了密度高之外，许多优点都反映在逻辑单元上。

它包括以下输出宏单元结构和特点。

⏹寄存器输出和反馈，可用于实现计数器和移位寄存器等。

⏹多触发器结构和“隐埋”触发器结构。

CPLD的宏单元内通常含有两个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其他触发器一起构成较复杂的时序电路。

不与输出端相连的触发器称为“隐埋”触发器，这种结构相对于引脚数有限的CPLD器件来说，可以增加触发器数目，即增加其内部资源。

⏹可编程I/O单元，允许用户对这些引脚进行编程，作为输入或输出。

⏹异或门输出结构，可用于一般用户的多功能计数，能十分有效地建立大的计数器。

⏹乘积项共享结构。

如果CPLD输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项供其他宏单元使用和共享，提高了资源利用率，可以实现复杂的逻辑函数。

⏹异步时钟和时钟选择。

CPLD器件中各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网络进行选择。

此外，逻辑宏单元内触发器的异步清零和异步置位也可以用乘积项进行控制，因而使用时更加灵活。

CPLD作为可编程逻辑器件的扩展。

它通常由可编程逻辑的功能块围绕一个位于中心、时延固定的可编程互联矩阵构成。

二、ALTERA系列CPLD简介Altera公司一直致力于高密度可编程器件的研发与生产。

其CPLD器件具有良好的性能、极高的密度和非常大的灵活性，它通过高集成度、多I/O容量及高速度为用户的各种需求提供有效的解决方案，极大地满足了对“可编程芯片系统”（System on a Programmable Chip）日益增长的需求。

Altera公司提供了三大类10个系列的CPLD产品：多阵列MAX 9000、MAX 7000、MAX 5000、MAX 3000和Classic系列；柔性（可更改）逻辑单元阵列FLEX 10K、FLEX 8000及FLEX 6000系列；先进的可编程单元阵列APEX 20K、ACEX 1K系列。

FLEX器件采用查找表（LUT）结构来实现逻辑功能，MAX和Classic器件采用乘积项（Produc-Term/PT）结构来实现逻辑功能，而APEX器件采用集LUT、PT和存储于一体的多核结构来实现逻辑功能。

每种器件系列针对具体的应用都有各自的特点。

表1为Altera器件性能对照表。

三、MAX 7000系列器件MAX 7000系列是Altera公司速度最快的可编程器件，其集成度（包括MAX 7000E、MAX 7000S和MAX 7000A器件）为600~10 000可用门、32~256个宏单元及36~212个用户I/O引脚。

这些基于EEPROM的器件组合传输延迟快至4.5ns，16位计数器的频率可达192.3MHz。

此外，MAX 7000器件输入寄存器的建立时间非常短，能提供多个系统时钟且有可编程的速度/功耗控制。

MAX 7000S是MAX 7000系列的增强型，具有更高的集成度，且支持JTAG的边界扫描测试（BST）回路和ISP。

MAX7000系列器件由Quartus开发系统支持。

表2是MAX 7000系列典型器件性能对照表。

MAX 7000S器件包括逻辑阵列块、宏单元、扩展乘积项（共享和并联）、可编程连线阵列和I/O控制块五部分。

MAX 7000S还含有四个专用输入，它们即可用作通用输入，也可作为每个宏单元和I/O引脚的高速、全局控制信号：时钟（Clock）、清除（Clear）及两个输出使能（Output Enable）信号。

MAX 7000S器件的结构图如图1所示。

图1-1 MAX7000S器件结构图四、MAX 7000S系列器件的引脚输出MAX 7000S系列器件主要包括：EPM7032S、EPM7064S、EPM7128S、EPM7192S、EPM7256S器件，本指导手册着重介绍EPM7064S（见表3）和EPM7128S（见表4）器件的专用引脚输出。

表3 EPM 7064S专用脚输出表图1-2为44脚PLCC 封装的EPM7064SLC44-10的管脚分配图，图1-3为44脚TQFP 封装的EPM7064STC44-10的管脚分配图。

在应用该系列芯片时，切忌不能随意使用专用脚。

图1-2 PLCC 封装EPM7064S 器件管脚图图1-3 TQFP 封装EPM7064S 器件管脚图表4 EPM 7128S专用脚输出表注：我公司光电综合实验平台上配备的CPLD器件为EPM7064SLC44-10，16M晶振接入CPLD的43脚INPUT/GCLK1。

第二章 Quartus II 设计流程一、创建一个项目图2-1 创建新项目向导1图2-2 创建新项目向导2图2-3 创建新项目向导3图2-4 创建新项目向导 4二、建立图形文件图2-5 创建新项目向导5 图2-6 创建新文件图2-8 “Symbol ”对话框为实现不同的逻辑功能，Quartus II 软件提供了大量的常用单元符号功能和宏功能模块。

可以在原理图编辑器中直接调用这些模块，像常用的逻辑单元、中规模器件以及参数化模块图2-7 图形文件编辑界面等。

在如图2-7的图形编辑区中双击鼠标左键，就会弹出如图2-8所示的“Symbol”对话框。

在“Symbol”对话框中选择所需要的单元符号。

如图中选择的是16位二进制计数器。

选择完毕后，单击“OK”按钮，所选择的符号将会显示在图形编辑工作区域之中。

在合适的位置通过单击鼠标左键放置符号。

重复以上步骤，可以连续选取放置库中的符号。

在调入所需的逻辑符号后，还需要根据工程设计要求进行符号之间的连线，以及根据实际的信号输入/输出类型放置输入（input ）/输出（output ）或双向引脚（bidir ）。

引脚的放置方法与符号的放置方法基本相同，即在图形编辑窗口的空白处双击鼠标左键，然后在“Symbol”对话框的符号框中键入引脚名，或者可以在常用符号库的引脚库中选择，最后单击“OK”按钮，相应的引脚就会显示在图形编辑窗口中（如图2-9所示）。

原理图设计完成保存后，对设计进行编译。

在设计编译时，状态窗口自动显示编译过程的各种信息。

编译的结果在编译器报告窗口即时的更新。

当弹出的消息框显示总编译成功后并且消息窗口没有警告或错误信息的时候，单击“OK”按钮，关闭消息框。

三、引脚分配在分配编辑器中完成引脚分配的操作，操作步骤如下：⏹ 通过选择“Assignments”|“Pins”菜单命令，弹出如图2-10所示的引脚分配图。

⏹ 原理图设计进行编译后在引脚分配界面的to 单元中将会列出所有的引脚名。

⏹ 通过用鼠标左键双击“Location”单元，从下拉框可以指定目标器件的引脚号。

⏹ 当完成所有设计中引脚的指定后，关闭Assignment Editor 界面，当Quartus II 软件提示保存分配时，选择“OK”，保存分配好的引脚配置。

⏹ 引脚分配完成后，再次对工程进行编译。

图2-9 原理图设计实例图2-10 引脚分配界面四、仿真验证在实际的工程设计中，完成项目的设计输入、综合以及布局布线等之后，还需要使用Quartus II的Simulator进行仿真设计。

(1) 创建一个仿真波形文件利用Quartus II软件波形编辑器创建矢量波形文件，该文件是波形图的形式，用于描述仿真输入矢量和仿真输出。

步骤如下：⏹通过选择“File”|“New”命令，弹出新建文件对话框。

⏹在新建文件对话框中，打开“Others Files”选项卡，从中选择“Vector Waveform File”,然后单击“OK”按钮，则打开一个空的波形编辑器窗口，如图2-11所示。

⏹Qusrtus II软件的波形编辑器默认的仿真结束时间为1μs，可以根据需要自由的修改仿真文件结束时间。

通过选择“Edit”|“End Time”命令，弹出结束时间对话框，在“Time”框内输入仿真结束时间，单位可以是s、ms、μs、ns、ps。

然后单击“OK”按钮，完成仿真结束时间的设置。

⏹最后单击“保存”按钮，会弹出提示框，让我们输入波形文件的文件名，以保存波形文件。

（2）在矢量波形文件中加入输入、输出节点⏹在波形编辑器左边“Name”列的空白处单击鼠标右键，在弹出的右键菜单中通过选择“Insert Node or Bus…”命令，然后在弹出的“Insert Node or Bus”对话框中单击“Node Finder…”按钮。