MOSFET的短沟道效应

合集下载

微电子器件基础题

微电子器件基础题

微电子器件基础题“微电子器件”课程复习题一、填空题1、若某突变PN 结的P 型区的掺杂浓度为163A 1.510cm N -=?,则室温下该区的平衡多子浓度p p0与平衡少子浓度n p0分别为()和()。

2、在PN 结的空间电荷区中,P 区一侧带(负)电荷,N 区一侧带(正)电荷。

内建电场的方向是从(N )区指向(P )区。

3、当采用耗尽近似时,N 型耗尽区中的泊松方程为()。

由此方程可以看出,掺杂浓度越高,则内建电场的斜率越()。

4、PN 结的掺杂浓度越高,则势垒区的长度就越(短),内建电场的最大值就越(大),内建电势V bi 就越(大),反向饱和电流I 0就越(小),势垒电容C T 就越(),雪崩击穿电压就越(低)。

5、硅突变结内建电势V bi 可表为(),在室温下的典型值为(0.8)伏特。

6、当对PN 结外加正向电压时,其势垒区宽度会(减小),势垒区的势垒高度会(降低)。

7、当对PN 结外加反向电压时,其势垒区宽度会(变宽),势垒区的势垒高度会(增高)。

8、在P 型中性区与耗尽区的边界上,少子浓度n p 与外加电压V 之间的关系可表示为()。

若P 型区的掺杂浓度173A 1.510cm N -=?,外加电压V = 0.52V ,则P 型区与耗尽区边界上的少子浓度n p 为()。

9、当对PN 结外加正向电压时,中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度(高);当对PN 结外加反向电压时,中性区与耗尽区边界上的少子浓度比该处的平衡少子浓度(低)。

10、PN 结的正向电流由(空穴扩散Jdp )电流、(电子扩散电流Jdn )电流和(势垒区复合电流Jr )电流三部分所组成。

11、PN 结的正向电流很大,是因为正向电流的电荷来源是(多子);PN 结的反向电流很小,是因为反向电流的电荷来源是(少子)。

12、当对PN 结外加正向电压时,由N 区注入P 区的非平衡电子一边向前扩散,一边(复合)。

每经过一个扩散长度的距离,非平衡电子浓度降到原来的()。

短沟道效应原理

短沟道效应原理

短沟道效应原理
短沟道效应原理是指在短沟道MOSFET中,电子在沟道中运动的距离短,因此当电场很强时,电子的速度会越来越大,电子的高速运动会导致电子的有效质量变大,从而降低了电子迁移率,增加了电阻。

此外,短沟道MOSFET的沟道长度也很短,因此电子的散射现象也会更加明显,从而增大了电阻。

短沟道效应会导致MOSFET的导通特性变差,也会影响其工作速度和可靠性。

因此,在设计短沟道MOSFET 时,需要采取措施来降低短沟道效应对器件的影响,如增加掺杂浓度、改变沟道形状等。

- 1 -。

短沟道效应

短沟道效应
1 VGS VT
E y , E y Ec 时
v vmax
v=
VK
Ey
vmax 常数, Ey Ec 时
0
EC
(3) 考虑速度饱和后的饱和漏极电流
短沟道MOSFET中,因沟道长度
L
很小,Ey


dV dy
很高,
使漏极附近有可能在沟道尚未被夹断之前, Ey 就达到了EC ,
载流子速度就达到了饱和值 vmax ,从而使 ID 饱和。 已知 VD sat = VGS -VT 为使沟道夹断的饱和电压,也就是使
(2) VDS(横向电场 Ey )对 μ 的影响 VDS 将产生水平方向的电场 Ey ,当 Ey 很大时,载流子速度 将趋于饱和。作为一种最简单的近似方法,可以用二段直线来
描述载流子的 v ~Ey 关系:
μ=
o 1 VGS VT
常 数, Ey Ec

VK
vmax Ey

Ey

Ec

o

I Dsat
特点: I D sat (VGS VT )2 ,
I D sat

1 L
对于短沟道
MOSFET,(EC L)2

V2 Dsat
,
I ' Dsat
Z L
n COX
( EC
L) 2
VEDCsLat

ZnCOX (VGS VT ) EC
特点: I Dsat (VGS VT ), I D sat与L无关。
③亚阈区转移特性斜率倒数 S dVGS 的值随 L 的缩短
d ln I Dsub
Q ( L ) = 0 的饱和电压。 现设 V 'D sat 为使 v ( L ) = vmax 的饱和电压。经计算:

微电子器件(4-7)

微电子器件(4-7)

1 1 1
0 电场
式中,电场

K VGS VT

电场0 电场 0

1

0 0
电场

1
0
K
0
(VGS
VT )

1
0
VGS VT VK
式中,VK

K
0

VGS
VT
VK
时,

1 2
0

N 沟道 MOSFET 中的典型值为
0 600cm2/V s ,VK 30V
将短沟道 MOSFET 的饱和区跨导代入式 ( 5-142b ) ,得短
沟道 MOSFET 的饱和区最高工作频率为
fT

3vmax
4 L
特点:fT 与 VGS 无关,反比于 L 。
4.7.3 漏诱生势垒降低 ( DIBL ) 效应
当 MOSFET 的沟道很短时,漏 PN 结上的反偏会对源 PN 结 发生影响,使漏源之间的势垒高度降低,从而有电子从源 PN 结 注入沟道区,使 ID 增大。
4.7.4 强电场效应
1、衬底电流 Isub 夹断区内因碰撞电离而产生电子空穴对,电子从漏极流出 而成为 ID 的一部分,空穴则由衬底流出而形成衬底电流 Isub 。
衬底电流的特点:Isub 随 VGS 的增大先增加,然后再减小, 最后达到 PN 结反向饱和电流的大小。
原因:衬底电流可表为 Isub IDiL ;而夹断区内的电场
已知 VDsat = VGS – VT 为使沟道夹断的饱和漏源电压,也就 是使 Qn(L) = 0 的饱和漏源电压。
现设 VDsat 为使 v (L) = vmax 的饱和漏源电压。经计算,

半导体基础 7.3 短沟道效应-MOSFET

半导体基础 7.3 短沟道效应-MOSFET
线性区 阈值电压 耗尽层宽度
饱和区 体效应系数 饱和电流 饱和电压
南京大大学
I ds
=
µeff Cox
W L
(Vg
− Vt
)Vds
半导体器件基础
Vt = Vfb + 2ψB +
4ε Si qN aψ B Cox
Wdm (y) =
2εSi[V (y) + 2ψB ] qNa
I ds
=
µeff Cox
W L
+
∂2ψ i ∂y 2
=− ρ εSi
∂Ex + ∂Ey = ρ = − qNa
∂x ∂y εSi
εSi
南京大大学
电子子科学与工工程学院
半导体器件基础
♦横向电场的增加,
使受源漏电压控制的耗尽电荷密度增大, 而受栅压控制的耗尽层宽度变大,但积分 电荷密度减小,导致阈值电压的下降。
ε Si
∂Ex ∂x
= ρ −/Wd0m ≈ 1 + 3tox
Cox
Wdm
ΔVt = 8(m − 1) ψ bi (ψ bi + Vds )e−πL / 2mWdm
Wd0m =
4εSikT ln(Na / ni ) q2Na
为避免过量的短沟道效应,CMOS器件中衬底或阱里
的掺杂必须保证最小的沟道长度是Wdm的两到三倍, 或大于源与漏端的耗尽层宽度之和。
半导体器件基础
南京大大学
电子子科学与工工程学院 半导体器件基础
南京大大学
电子子科学与工工程学院
南京大大学
电子子科学与工工程学院
2
电荷共享模型(离化固定电荷)
半导体器件基础
南京大大学

MOSFET短沟道效应的新二维模型的开题报告

MOSFET短沟道效应的新二维模型的开题报告

MOSFET短沟道效应的新二维模型的开题报告
开题报告:
1.研究背景与意义
MOSFET是一种广泛应用于集成电路中的场效应管。

短沟道MOSFET因其速度快,面积小,功耗低等优势,在现代集成电路中得到了广泛的应用。

同时随着半导体工艺技术的发展,器件尺寸越来越小,短通道效应日益严重,导致传统的器件模型失去了适用性,需要开发新的模型来解决这个问题。

2.研究内容
本研究旨在构建一种新的二维模型来描述短沟道MOSFET的行为特性。

具体研究内容包括:
(1)短沟道效应下的量子效应的影响分析
(2)二维模型的构建,包括流场和能带的模拟
(3)模型的验证和参数拟合
3.研究步骤
(1)分析短沟道MOSFET的特点和常见的模型
(2)研究量子效应对短沟道MOSFET特性的影响
(3)设计二维模型,包括模型的方程和参数
(4)使用数值模拟工具验证和优化模型
(5)在实验中验证模型的正确性
4.研究成果
(1)建立一个新的二维模型来描述短沟道MOSFET的行为特性
(2)提供了一种新的描述短沟道效应下量子效应影响的方法
(3)为短沟道MOSFET的设计和优化提供了理论基础和实验指导
5.研究意义
本研究将有助于更深入地了解短沟道MOSFET的行为特性,并提供新的模型来描述短沟道效应下量子效应的影响。

同时,本研究的成果将有助于优化现有的短沟道MOSFET的设计,并加速新型器件的研发和应用。

6.研究限制
本研究的主要限制在于需要进行大量的理论分析和数值模拟,同时还需要大量的实验数据验证模型的正确性。

另外,短沟道MOSFET的设计和制备过程较为复杂,需要有一定的专业知识储备和实验基础。

复旦大学半导体器件原理讲义L04-小尺寸MOSFET的特性

复旦大学半导体器件原理讲义L04-小尺寸MOSFET的特性
DIBL 因子
4.1 MOSFET的短沟道效应和窄沟道效应15
4.1.5 漏感应势垒降低
2. 原因 (1) 电荷分享
18/74
2ε s (Vbi + VBS ) yS = qN A 2ε s (Vbi + VDS + VBS ) yD = qN A
⎧ x ⎡⎛ 2 y ⎞1 / 2 ⎤ Q ⎪ = 1 − ⎨ j ⎢⎜1 + S ⎟ − 1⎥ F= 2 L ⎢⎜ QB xj ⎟ ⎥ ⎪ ⎣⎝ ⎠ ⎦ ⎩ ⎡⎛ 2 y ⎞1 / 2 ⎤ ⎫ xj ⎪ + ⎢⎜1 + D ⎟ − 1⎥ ⎬ 2 L ⎢⎜ xj ⎟ ⎥⎪ ⎠ ⎣⎝ ⎦⎭ 1 yS + yD ≡ 1−α L 2
' B
ΔVT =
α ( y S + y D ) qε s N A (VB + 0.5VBS )
LCox
F↓ VT ↓
VDS ↑
4.1 MOSFET的短沟道效应和窄沟道效应16
4.1.5 漏感应势垒降低
2. 原因 (2) 电势的二维分布
19/74
导带边 Ec
特征长度
l=
ε s d max tox ηε ox
4.1.7 热载流子效应抑制-新型漏结构
1. 最大漏电场 Eymax 饱和时
1 E y max = (VDS − VDSsat ) 0.22tox/ 3 x1j / 3 tox 和 xj 均以 cm 为单位
27/74
tox ↑ 降低 Eymax 措施
xj ↑
VDS ↓ VDD ↓ 新型漏结构 ⎯⎯ Graded pn junction
表面势
ΔVT =
sinh ( y l ) sinh[(L − y ) l ] Vs ( y ) = VsL + (Vbi + VDS − VsL ) + (Vbi − VsL ) sinh (L l ) sinh (L l ) [2(Vbi − 2VB ) + VDS ][exp(− L 2l ) + 2 exp(− L l )] VDS 很小

MOSFET的短沟道效应

MOSFET的短沟道效应

M O S F E T的短沟道效应 Company number:【0089WT-8898YT-W8CCB-BUUT-202108】MOSFET 的短沟道效应3 第8章 MOSFET 的短沟道效应MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。

短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。

它们是:(1) 由于电源电压没能按比例缩小而引起的电场 增大;(2) 内建电势既不能按比例缩小又不能忽略; (3) 源漏结深不能也不容易按比例减小;(4) 衬底掺杂浓度的增加引起载流子迁移率的降低; (5) 亚阈值斜率不能按比例缩小。

(A ) 亚阈值特性我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。

对于长沟道器件而言,亚阈值电流由下式给出 也可以写成如下的形式式中的dC 为单位面积耗尽区电容。

t kT V q=是热电压,1/dox CC ξ=+,在DS V 大于几个热电压时有对上式两边取对数 上式也可以写成从式()中可以看出,当0GST V V -=时,即当栅-源电压等于亚阈值电压时有亚阈值电流:为了使GSTVV <时,器件可以关断,我们可以令()中的0GS V =,则有如果规定关断时(当0GSV=)的电流比在(当GS T V V =)的电流小5个数量级,式和式的两边相除则有 得到亚阈值电压的最小值为 如果1/10.76 1.76dox CC ξ=+=+=则亚阈值电压的最小值是5ln105 1.6726 2.3500T t V V mV mVξ==⨯⨯⨯=。

如果还想将阈值电压降低到400mV 左右,那么就要减小1/d ox C C ξ=+的值,使1/ 1.34d ox C C ξ=+=。

考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。

阈值电压的温度系数1/TdVmV KdT=-。

导致阈值电压在温度范围(0-85℃)内的变化是85mV 。

短沟道效应

短沟道效应

4.7.1 小尺寸效应
1、阈电压的短沟道效应 实验发现,当 MOSFET 的沟道长度 L 缩短到可与源、漏区 的结深 xj 相比拟时,阈电压 VT 将随着 L 的缩短而减小,这就是 阈电压的短沟道效应 。
VT
MS
QOX COX
QA COX
2FB
原因:漏源区对 QA 的影响
1
QA qNA xd 4sqN A FB 2 代表沟道下耗尽区的电离
1
2 2
1
对于普通 MOSFET, ECL2
V2 Dsat
I Dsat
Z L
nCOX
EC L
2
1
1 2
VDsat EC L
2
1
Z 2L
C V2 n OX Dsat
I Dsat
特点: I Dsat VGS VT 2 ,
I Dsat
1 L
对于短沟道
MOSFET, ECL2
杂质电荷面密度 。考虑漏源区的影响后,QA 应改为平均电荷 面密度 QAG 。
L
xd
xj
L
P
QAG
qNA xd
1 L L Z
2
1 LZ
qNA xd
L L 2L
QA
L L 2L
1
QA
1
xj L
1
2
xd xj
2
1
VT
MS
QOX COX
QAG COX
2FB
1
QAG
1 1 1
0 电场
式中,电场
K VGS VT
电场0 电场 0
1
0 0
电场
1
0
K0Biblioteka (VGSVT )1

沟长调制效应

沟长调制效应

沟长调制效应沟长调制效应(channel length modulation effect)是指沟道区长度变短时,晶体管的输出特性发生变化的现象。

该效应常常发生在短沟道MOSFET(metal-oxide-semiconductor field-effect transistor)中。

短沟道MOSFET是现代半导体工业中最重要的器件之一,被广泛应用于集成电路中,因此沟长调制效应的影响必须得到充分理解和控制,以确保器件性能和稳定性。

短沟道MOSFET与长沟道MOSFET的主要区别在于,它们的沟道长度不同。

随着沟道长度的减小,MOSFET的输出电阻也会减小。

当沟道长度缩短到一定程度,电子的速度将增加,从而影响了沟道的电阻。

这种影响在短沟道MOSFET中被称为沟长调制效应。

沟长调制效应主要影响了MOSFET的导通状态和输出特性。

在导通状态下,沟长调制效应会导致输出电流随着栅源电压的增加而减小。

这是因为沟道长度的缩短会导致沟道电阻的减小,从而使得更多的电子通过沟道。

随着沟道电子速度的增加,电子与晶格的相互作用也会增加,从而导致了电子的散射。

这种散射会分散电子的速度,从而减慢了电子在沟道中的移动速度。

随着电子速度的减慢,输出电流也会减小。

在输出特性方面,沟长调制效应会导致输出电导(output conductance)的增加。

输出电导表示输出电流随着输出电压的变化而变化的速率。

沟长调制效应会导致输出电导的增加,从而使得器件的输出特性不稳定。

此外,沟长调制效应还会导致器件的输出电阻不稳定,从而影响了器件的信噪比和线性度。

为了控制沟长调制效应,工程师们通常采用一些技术手段来改善器件的性能。

其中最常见的方法是采用小沟道尺寸和低衬底掺杂浓度。

小沟道尺寸能够减轻沟长调制效应的影响,而低衬底掺杂浓度能够降低沟道中的杂质浓度,从而减少电子的散射。

此外,工程师们还可以通过改变栅极电压和集电极电压的比例来控制沟长调制效应。

短沟道mosfet中,漏极电流的饱和

短沟道mosfet中,漏极电流的饱和

短沟道mosfet中,漏极电流的饱和短沟道MOSFET是一种重要的场效应晶体管。

它具有优秀的电性能,广泛应用于各种电子设备。

其中,漏极电流的饱和是短沟道MOSFET性能的重要指标之一。

本文将从MOSFET原理、漏极电流的特点、影响因素和饱和状态等方面进行探讨。

一、MOSFET原理MOSFET是Metal Oxide Semiconductor Field Effect Transistor,即金属氧化物半导体场效应晶体管。

它是一种三端器件,由栅极、漏极和源极组成。

栅极和源极之间是金属氧化物半导体场效应结构,改变栅极电压可以控制漏极到源极的电流。

根据不同的结构,MOSFET可以分为三种类型:长沟道型、短沟道型和V型。

二、漏极电流的特点漏极电流是MOSFET中非常重要的电性能指标之一。

它指的是栅极和源极之间的电流,也称输出电流。

漏极电流受到栅极电压和漏极电压的影响,其特点如下:1. 漏极电流与栅极电压成正比当栅极电压增加时,电场强度增大,电子和空穴的浓度分布发生变化,漏极电流随之增大。

该特点是基本的MOSFET工作原理。

2. 漏极电流与漏极电压成指数关系当漏极电压增加时,漏极电流呈指数增长。

这是因为漏极-源极结反向偏置会形成空穴隧道效应,电流在反向电压下快速增加。

3. 漏极电流有饱和现象当栅极电压与漏极电压都达到一定值时,漏极电流出现饱和现象。

此时MOSFET的负载能力较高,通流能力达到最大值。

三、影响因素漏极电流的大小和漏极电流的饱和状态受到多种因素的影响,主要包括:1. MOSFET的结构参数长沟道型MOSFET漏极电流比短沟道型MOSFET小,短沟道型MOSFET漏极电流的饱和现象更为明显。

2. 温度MOSFET的温度越高,漏极电流越大,饱和现象越不明显。

3. 电源电压如果电源电压增加,漏极电流随之增加,但是饱和现象不受影响。

4. 晶体管的封装形式同样的MOSFET,不同的封装形式会影响热量的释放效率,从而影响漏极电流的大小和饱和现象。

MOSFET的短沟道效应

MOSFET的短沟道效应

MOSFET的短沟道效应3MOSFET的短沟道效应MOSFET的沟道长度小于3um 时发生的短沟道效应较为明显。

短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。

它们是:(1)由于电源电压没能按比例缩小而引起的电场增大; (2)内建电势既不能按比例缩小又不能忽略;(3)源漏结深不能也不容易按比例减小;(4)衬底掺杂浓度的增加引起载流子迁移率的降低;(5)亚阈值斜率不能按比例缩小。

(A)亚阈值特性我们的目的是通过MOSFET的亚阈值特性来推断阈值电压到底能缩小到最小极限值。

对于长沟道器件而言,亚阈值电流由下式给出也可以写成如下的形式式中的C d为单位面积耗尽区电容。

V t卫是热电压,=1 C d /C ox,在V DS大于几个热电压时有q对上式两边取对数上式也可以写成从式(8.4 )中可以看出,当V GS-V T=O时,即当栅一源电压等于亚阈值电压时有亚阈值电流:为了使V S M时,器件可以关断,我们可以令(8.4 )中的V GS", 则有如果规定关断时(当V GS=O)的电流比在(当V GS=M)的电流小5个数量级,式(8.7)和式(8.8)的两边相除则有得到亚阈值电压的最小值为如果"C d/C ox =1 0.76 =1.76则亚阈值电压的最小值是V T = V t5ln10 =5 1.67 26mV 2.3 =500mV。

如果还想将阈值电压降低到400mV左右,那么就要减小。

■ =1 ■ C d /C ox 的值,使.=1 C d/C ox =1.34考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。

阈值电压的温度系数普「1mV/*。

导致阈值电压在温度dT范围(0 - 85 C)内的变化是85mV。

制造工艺引起的最小变化也在50mV之间。

工艺和温度引起的变化合计为135mV 左右。

因此,对增强型的MOS器件其阈值电压一般都控制在0.5V :::V T::0.9V 之间。

微电子器件B482015短沟道效应

微电子器件B482015短沟道效应

V2 Dsat
,
I D sat
Z L
n
COX
(
EC
L)
2
VEDCsLat
ZnCOX (VGS VT )EC
特点: I Dsat (VGS VT ), ID sat与 L 无关。
5、速度饱和对跨导的影响
普通 MOSFET 在饱和区的跨导为
g ms
d IDsat d VGS
Z L
nCOX (VGS
特点:饱和漏源电压正比于 L ,将随 L 的缩短而减小。
4、速度饱和对饱和漏极电流的影响
设 IDsat 为使 v (L) = vmax 的漏极饱和电流,经计算,
I Dsat
Z L
nCOX (EC L)2
1
VDsat EC L
1
2
2
1
I Dsat
Z L
n
COX
(
EC
L)2
1
4.8 短沟道效应
当 MOSFET 的沟道长度 L↓时,
分立器件: ID , gm , Ron , gm , Kpmax , fM
集成电路: tpd , 功耗 ,集成度 但是随着 L 的缩短 ,将有一系列在普通 MOSFET 中不明显 的现象在短沟道 MOSFET 中变得严重起来,这一系列的现象统 称为 “ 短沟道效应 ” 。
dV dy
很高,
使漏极附近的沟道尚未被夹断之前 ,Ey 就达到了临界电场 EC ,
载流子速度 v (L) 就达到了饱和值 vmax ,从而使 ID 饱和。
已知 VDsat = VGS – VT 为使沟道夹断的饱和漏源电压,也就 是使 Qn (L) = 0 的饱和漏源电压。
现设 VDsat 为使 v (L) = vmax 的饱和漏源电压。经计算,

第8章 短沟道MOSFET

第8章 短沟道MOSFET
第八章 短沟道MOSFET
第八章 短沟道MOSFET
• 8.1 短沟道效应
• 8.2 速度饱和 • 8.3 沟道长度调制 • 8.4 源漏串联电阻 • 8.5 MOSFET击穿 • 8.6尺寸缩小原理
8.1 短沟道效应
• 8.1.1二维等电势线和电荷共享模型
• 8.1.2漏感应势垒降低(DIBL) • 8.1.3二维Poisson’s方程 和侧向电场 • 8.1.4短沟阈值电压的解析表达式
侧向电场与侧向距离的模拟结果
--长沟和短沟器件
在长沟器件中,侧向电场可以忽略,耗尽层电荷主要受栅电压 控制,短沟器件中,侧向电场则很大
侧向电场与侧向距离的模拟结果
--低和高漏电压
随着侧向电场的的加强,源--漏控制耗尽层的电荷密度增加,同时 栅控制耗尽层的电荷密度降低。并且略微小于离化的电荷浓度,。
电荷共享模型描述
• 长沟道时,栅下面的电荷:
QB Wdm L
• 短沟时,栅下面的电荷正比
与梯形的面积:
Wdm ( L L) / 2 QB
Vt V fb 2 B 4 Si qN a B C ox
P型衬底
QB Vt V fb 2 B WLC ox
8.1.3二维Poisson’s方程 和侧向电场
二维Poisson’s方程
• 在短沟MOSFET中,侧向电场扮演着重要的角色,可以通过求
解二维Poisson’s方程得到:
2 i 2 i Si x 2 y 2
(3.63)
• 在耗尽区,可以忽略可动电荷,对于nMOSFET只有离化的受主

I dsat CoxW sat (Vg Vt )
1 2 eff (Vg Vt ) /(m sat L) 1 1 2 eff (Vg Vt ) /(m sat L) 1

半导体器件物理课件4

半导体器件物理课件4

短沟道 MOSFET 的亚阈摆幅
随沟道长度减小,亚阈值摆幅(subthreshold swing)有增大的趋势。 subthreshold swing 增大,驱动电流 / 漏电流比减小。
Dr. P.-F. Wang Fudan University
Advanced semiconductor devices and physics
2 s Vbi VBS yS qN A

VT
y S y D q s N A VB 0.5VBS
LCox
2 s Vbi VDS VBS yD qN A
Dr. P.-F. Wang Fudan University
VDS
F
VT
Advanced semiconductor devices and physics 2012.10
Fudan University
wS
Source depletion
wC
Drain depletion
wD
Advanced semiconductor devices and physics
2012.10
QB’/QB(电荷分享因子
F )的计算
VDS=0V
' QB 2 d max L 2 L 1 1 QB d max L L
Dr. P.-F. Wang Fudan University
Advanced semiconductor devices and physics
2012.10
章节
1. MOSFET的短沟道效应和窄沟道效应
2.小尺寸MOSFET的直流特性 3. MOSFET的按比例缩小规律 4. 实现短沟道MOSFET器件的新技术

MOS管沟道长度的意义

MOS管沟道长度的意义

MOS管沟道长度的意义MOS管沟道长度的意义是指金属氧化物半导体场效应管(MOSFET)的通道长度,即MOSFET中的硅表面上形成的一条空间,用于传导电流。

MOS管沟道长度是MOSFET性能的重要参数,对器件的电学特性和性能有着重要的影响。

1.电流控制:MOS管沟道长度决定了场效应管的导电能力。

较短的沟道长度(如亚微米级别)可以提供更高的电导率,因为电子在沟道中的速度较高,电子流动更加顺畅。

而较长的沟道长度则会增加电流的阻抗,降低电导率。

因此,沟道长度越短,MOSFET的导通能力越好,能够提供更大的电流输出。

2.开关速度:沟道长度的大小还影响开关速度。

短沟道长度会缩短场效应管的开关时间,使得MOSFET能够更快地从导通状态转换到截止状态,或者从截止状态转换到导通状态。

这对于高频应用和高速电子器件非常重要,可以提高系统的工作效率和响应速度。

3.灵敏度:沟道长度也会影响MOSFET的灵敏度。

当沟道长度较短时,由于沟道表面积增大,电荷分布更加集中,电荷与栅极之间的电势差增大,使得MOSFET对栅极电压的响应更为敏感。

这使得MOSFET的栅极驱动电压较低,具有更高的灵敏度,并能更准确地反映出输入信号的变化。

4.互连电阻和功耗:沟道长度对MOSFET的互连电阻和功耗也有显著影响。

沟道长度较长时,导致MOSFET中存在更多的电阻,会增加电流的阻抗,导致功耗增加。

此外,较长的沟道长度会导致互连电阻增加,降低电压的传输效率,增加信号的延迟,影响系统的性能。

5.耗尽区效应:当沟道长度减小至一定程度时(亚微米级别),由于沟道长度小于电子平均自由程,电子在其运动过程中会撞击沟道两侧的表面,产生耗尽效应。

这种耗尽效应会导致电流随沟道长度减小而减小。

利用这种耗尽效应,可以实现更好的电流控制和电流输出。

综上所述,MOS管沟道长度对于MOSFET器件的性能和电学特性起着重要的作用。

通过控制和优化沟道长度,可以获得更高的电导率、更快的开关速度、更高的灵敏度,并优化功耗和互连电阻。

分析引起短沟道效应的原因,给出抑制小尺寸MOS器件短沟道效应的措施

分析引起短沟道效应的原因,给出抑制小尺寸MOS器件短沟道效应的措施
器件尺寸进入深亚微米沟长范围,器件内部的电场强度随器件尺寸的减小而增强,特别在漏结附近存在强电场,载流子在这一强电场中获得较高的能量,成为热载流子。热载流子在两个方面影响器件性能:1)越过Si-SiO2势垒,注入到氧化层中,不断积累,改变阈值电压,影响器件寿命;2)在漏附近的耗尽区中与晶格碰撞产生电子空穴对,对NMOS管,碰撞产生的电子形成附加的漏电流,空穴则被衬底收集,形成衬底电流,使总电流成为饱和漏电流与衬底电流之和。衬底电流越大,说明沟道中发生的碰撞次数越多,相应的热载流子效应越严重。热载流子效应是限制器件最高工作电压的基本因素之一。
沟道长度减小到一定程度后,源、漏结的耗尽区在整个沟道中所占的比重增大,栅下面的硅表面形成反型层所需的电荷量减小,因而阈值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时,阈值电压增加变得十分显著。短沟道器件阈值电压对沟道长度的变化非常敏感。
分析引起短沟道效应的原因,给出抑制小尺寸MOS器件短沟道效应的措施
当MOS管沟道缩短到一定程度,就会出现短沟道效应,其主要表现在MOS管沟道中的载流子出现速度饱和现象。在MOS管沟道较长、电场较小的情况下,载流子的速度正比于电场,即载流子的迁移率是个常数。然而在沟道电场强度很高情况下,载流子的速度将由于散射效应而趋于饱和。载流子速度与电场的关系可用以下关系式来近似: 其中 是迁移率,E是沟道水平方向的电场,Ec是速度饱和发生时的临界电场。沟道水平方向的电场取决于 Uds/L。对于短沟道MOS管,由于沟道长度L 比
(4)亚阈特性退化,器件夹不断
亚阈区泄漏电流使MOSFET器件关态特性变差,静态功耗变大。在动态电路和存储单元中,它还可能导致逻辑状态发生混乱。因而由短沟道引起的漏感应势垒降低(DIBL)效应成为决定短沟道MOS器件尺寸极限的一个基本物理效应。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

MOSFET 的短沟道效应3第8章 MOSFET 的短沟道效应MOSFET 的沟道长度小于3um 时发生的短沟道效应较为明显。

短沟道效应是由以下五种因素引起的,这五种因素又是由于偏离了理想按比例缩小理论而产生的。

它们是:(1) 由于电源电压没能按比例缩小而引起的电场增大;(2) 内建电势既不能按比例缩小又不能忽略; (3) 源漏结深不能也不容易按比例减小; (4) 衬底掺杂浓度的增加引起载流子迁移率的降低;(5) 亚阈值斜率不能按比例缩小。

(A ) 亚阈值特性我们的目的是通过MOSFET 的亚阈值特性来推断阈值电压到底能缩小到最小极限值。

对于长沟道器件而言,亚阈值电流由下式给出2exp 1exp ......(8.1)GS T DS D n d t t t V V V W I C V L V V μξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭也可以写成如下的形式20exp 1exp exp 1exp ......(8.2)GS T DS D n d t t t GS DS D t t V V V WI C V L V V V V I V V μξξ⎛⎫⎛⎫--=- ⎪⎪⎝⎭⎝⎭⎛⎫⎛⎫-=- ⎪⎪⎝⎭⎝⎭式中的dC 为单位面积耗尽区电容。

sd dC x ε=== t kTV q=是热电压,1/dox CC ξ=+,在DS V 大于几个热电压时有2exp ......(8.4)GS T D n d t t V V WI C V L V μξ⎛⎫-≈⎪⎝⎭对上式两边取对数()2ln ln ......(8.5)GS TD n d t t V V W I C V L V μξ-⎛⎫=+ ⎪⎝⎭上式也可以写成2ln ......(8.6)GS T D t n d t V V I W V C V L ξμ⎛⎫⎪-= ⎪ ⎪⎝⎭从式(8.4)中可以看出,当0GST VV -=时,即当栅-源电压等于亚阈值电压时有亚阈值电流: ()20......(8.7)D GS T n d t WI V V C V Lμ-==为了使GSTV V <时,器件可以关断,我们可以令(8.4)中的0GSV=,则有()20exp ......(8.8)T D GS n d t t V WI V C V L V μξ⎛⎫-==⎪⎝⎭如果规定关断时(当0GSV=)的电流比在(当GS T V V =)的电流小5个数量级,式(8.7)和式(8.8)的两边相除则有()()50exp 10......(8.9)0D GS T T D GS tI V V VI V V ξ-====得到亚阈值电压的最小值为 5ln10......(8.10)TtV V ξ=如果1/10.76 1.76dox CC ξ=+=+=则亚阈值电压的最小值是5ln105 1.6726 2.3500T t V V mV mVξ==⨯⨯⨯=。

如果还想将阈值电压降低到400mV 左右,那么就要减小1/dox CC ξ=+的值,使1/ 1.34d ox C C ξ=+=。

考虑到温度对阈值电压的影响,按比例缩小阈值电压将更加困难。

阈值电压的温度系数1/TdVmV K dT=-。

导致阈值电压在温度范围(0-85℃)内的变化是85mV 。

制造工艺引起的最小变化也在50mV 之间。

工艺和温度引起的变化合计为135mV 左右。

因此,对增强型的MOS 器件其阈值电压一般都控制在0.50.9TV V V<<之间。

(B ) 短沟道效应使阈值电压减小对理想MOSFET 器件,我们是利用电荷镜像原理导出阈值电压的表达式。

见下图。

()()'''max 8.11mT ss SD Q Q Q +=式中忽略了沟道中的反型层电荷密度'nQ ,()'max SD a dTQ eN x =为最大耗尽层单位面积电荷密度。

这个电荷密度都由栅的有效面积控制。

并忽略了由于源/漏空间电荷区进入有效沟道区造成的对阈值电压值产生影响的因素。

图8.2a 显示了长沟道的N 沟MOSFET 的剖面图。

在平带的情况下,且源-漏电压为零,源端和漏端的空间电荷区进入了沟道区,但只占沟道长度的很小一部分。

此时的栅电压控制着沟道区反型时的所有反型电荷和空间电荷,如图8.2b 所示。

随着沟道长度的减小,沟道区中由栅压控制的电荷密度减小。

随着漏端电压的增大,漏端的空间电荷区更严重地延伸到沟道区,从而栅电压控制的体电荷会变得更少。

由于栅极控制的沟道电荷区中的电荷数量()'max SD Q会对阈值电压造成影响,如式(8.12)所示。

()()()''max 28.12ox TN ss ms Fp SD ox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭我们可以用图8.3所示的模型,定量的计算出短沟道效应对阈值电压造成的影响。

假设源/漏结的扩散横向与纵向相等,都为jx 。

这种假设对扩散工艺形成的结来说是合理的,但对例子注入形成的结则不那么准确。

我们首先考虑源端、漏端和衬底都接地的情况。

在短沟道情况下,假定栅极梯形区域中的电荷有栅极控制。

在阈值反型点,降落在沟道区的空间电荷区上的势差为2Fpφ,源和漏结的内建电势差也约为2Fpφ,这表明这三个空间电荷区的宽度大体相等。

如图8.3a 。

()8.13s d dT x x x ==假定梯形区内的单位面积平均电荷密度为'BQ ,则有()'''228.142dT B a dT a L L x Q WL eN Wx L eN W ⎛⎫-⨯ ⎪=+⨯⎪ ⎪⎪⎝⎭上式可以写成()''8.152Ba dT L L Q eN x L ⎛⎫+= ⎪⎝⎭由图8.3b 可以看出,有如下关系: ()'28.15L L a =-()8.16j a x +==()18.17j j a x x ⎫==⎪⎪⎭由(8.15)式()()'218.1822L L a L L aL L L+-+==-将(8.17)带入(8.18)()'118.192j x L L L L⎫+=-⎪⎪⎭带入(8.15)式()'118.20jBa dT x Q eN x L ⎡⎤⎫⎢⎥=-⎪⎪⎢⎥⎭⎣⎦与长沟道器件相比,短沟道器件阈值电压表达式应该写成()()''28.21ox TN B ss ms Fpox t V Q Q φφε⎛⎫=-++ ⎪⎝⎭()()()18.22ja dTTNoxTN TN x eN xV V V C L ⎡⎤⎫⎢⎥∆=-=-⎪⎪⎢⎥⎭⎣⎦短沟道长沟道考虑短沟道效应后,MOSFET 器件的阈值电压会降低。

在这个模型的假设下,只有减小源/漏结的深度和增大单位面积栅电容oxC ,才能降低阈值电压的偏移量。

另外,式(8.22)是建立在源、沟道、漏的空间电荷区都相等的假设基础上推导出来的,如果漏端电压增大,这会使栅控制的沟道电荷数量减少,'L 变短,使阈值电压变成了漏极电压的函数,随着漏极电压增大,N 沟器件的阈值电压也会减小。

()()1631472716101/214310,30,0.80.3 3.98.85410 1.15110/3010310ln 0.0259ln 0.3781.5104411.78.85410a ox j TN oxox oxa Fpt i s Fp dTa N N cm t nm L m x m V C F cm t N V Vn x eN μμεφεφ-----=⨯===∆⨯===⨯⨯⨯==⨯=⨯⎛⎫⨯⨯⨯⨯== ⎪⎝⎭习题:假定沟器件的参数是。

求阈值电压的减小量解:1/2519161916570.378 1.806100.181.61031011.610310 1.806100.311.151100.80.7530.1810.136ja dTTNoxcm mx eN xV C L Vμ-----⎛⎫=⨯= ⎪⨯⨯⨯⎝⎭⎡⎤⎫⎢⎥∆=-⎪⎪⎢⎥⎭⎣⎦⎡⎤⎫⨯⨯⨯⨯⨯=-⎢⎥⎪⎪⨯⎢⎥⎭⎣⎦=-⨯=-MOSFET 的窄沟道效应()()018.23B B B a dT a dT dT dT a dT Q Q Q eN WLx eN Lx x x eN WLx W ζζ=+∆=+⎛⎫=+ ⎪⎝⎭()8.24a dT dT TN ox eN x x V C W ζ⎛⎫∆=⎪⎝⎭MOSFET 结构的表面空间电荷区电荷、电场、电容为了更详细地分析表面空间电荷层的性质,可以通过求解泊松方程,定量地求出表面层中的电场强度、电势分布。

为此,我们取x 轴垂直于半导体的表面并指向体内,规定x 轴的原点在表面处。

表面空间电荷区中的电荷密度、电场强度和电势都是x 的函数。

在利用泊松方程求解之前,我们先做如下假设: (1)半导体的表面是无限大表面(表面尺寸远大于空间电荷区的宽度,尽管这种假设会带来误差,但其误差及其微小,可以忽略不计);这样我们可以利用一维的泊松方程求解。

(2)为了讨论更一般的情况,半导体中的掺杂为补偿掺杂(这一假设更符合实际,因为NMOS 器件的沟道大都是经过了补偿掺杂,以得到合适的阈值电压值;PMOS 器件的衬底N 阱的形成也是在P 型原始衬底经过补偿掺杂获得的)。

(3)在半导体内部,假定表面空间电荷电离杂质为一常数,且与体内相等,电中性条件成立,所以空间电荷区的净浓度()0x ρ=(4)其净掺杂表现为P 型半导体。

空间电荷区的净浓度可以写成如下形式: ()()()......(8.25)dappx q N N p n ρ+-⎡⎤=-+-⎣⎦其中,da NN +-分别表示电离的施主杂质和电离的受主杂质浓度;如果在常温下杂质完全电离,则有0dp N n +=(这是因为我们假设其掺杂为补偿掺杂),0ap N p -=;,p p p n 分别表示x 点处的P 型半导体空穴(多子)浓度和电子(少子)浓度。

在上述假设下,一维泊松方程的表达式:()()22()......(8.26)d a p p s sd V x q N N p n dx ρεε+-⎡⎤=-=--+-⎣⎦ 将0dp Nn +=和0a p N p -=带入上式可以写成()()2002()......(8.27)p p p p s s d V x qn n p p dx ρεε⎡⎤=-=---+-⎣⎦上式中的sε是半导体的介电常数、括弧中的第一项是0()p p n n -是P 型衬底的过剩少子浓度,第二项0()pp pp -P型衬底的多子增量。

其表达式分别由下式表示:()()0000()exp 18.28exp 18.29()p p p t p t p p V p p p V V n V n n ⎡⎤⎛⎫--=-⎢⎥⎪⎝⎭⎣⎦⎡⎤⎛⎫=-⎢⎥⎪⎝⎭⎣⎦-将(8.28)和(8.29)两式带入式(8.27)的泊松方程:2002exp 1exp 1......(8.30)p p s t t d V q V Vp n dx V V ε⎧⎫⎡⎤⎡⎤⎛⎫⎛⎫-⎪⎪=----⎨⎬⎢⎥⎢⎥ ⎪ ⎪⎝⎭⎝⎭⎪⎪⎣⎦⎣⎦⎩⎭将上式两边同乘以dV ,左边可以写成22......(8.31)dVd d V dV dVdx dV dV d EdE dx dxdx dx⎛⎫⎪⎛⎫⎝⎭=== ⎪⎝⎭上式的E 是电压为V 时的电场强度。

相关文档
最新文档