第五章(简)

一、缓冲的引入
在OS中，引入缓冲的重要原因，可归结为以下几点：
(1) 缓和CPU和I/O设备间速度不匹配的矛盾
在数据到达速率与其离去速率不同的地方，都可设置缓冲， 以缓和它们速度不匹配的矛盾。
(2) 减少CPU的中断频率，放宽对中断响应时间的限制
用缓冲区替代一位缓冲.
(3) 提高CPU和I/O设备之间的并行性
制器和通道三者之间形成多对多的关系。
变单通路I/O系统为多通路I/O系统。既可解决瓶颈问题， 也可提高系统的可靠性。
I/O设备 通道 1 存储器 I/O设备 通道 2 控制器 2 I/O设备
图 5-5 多通路I/O系统
控制器 1 I/O设备
§5.2 I/O控制方式 （I/O Control Way）
可以显著地提高CPU和设备的并行操作程度，提高系统的吞 吐量和设备的利用率。
二、单缓冲（Single Buffer）
是OS提供的最简单的一种缓冲形式
用户进程 处理(C) 工作区

传送 M
缓冲区
输入 T
I/O设备
I/O共用一个缓冲区。只有该缓冲为空时，才可往里放入。每当一 个用户发出一个I/O请求时，OS便在主存中为之分配一个缓冲区。 系统对每一整块数据的处理时间为 max(C, T)+M。其中
入设备输入数据，同时设状态寄存器中的忙/闲标志busy为1； 2）循环测试busy，若为1表示输入尚未完成一个字符，0 表示此数据已送入控制器的数据寄存器中， 3）CPU将其取出送入指定单元。再启动读下一个数据。
向I/O控制器发读指令 CPU-->I/O
未 就 绪
读I/O控制器的状态
I/O-->CPU
程序I/O方式→中断驱动方式→DMA控制方式 发展： →I/O通道方式
宗旨：减少主机对I/O控制的干预。
一、程序I/O方式 二、中断驱动I/O控制方式 三、直接存储器访问DMA方式
四、I/O通道控制方式
一、程序I/O方式
以输入为例：
1）要输入时，CPU向设备控制器发一条I/O指令启动输
一、I/O设备
1 设备类型
从OS看，I/O的性能指标有：设备的使用特性、数据传
输率、数据的传输单位、设备共享属性等。 1）按设备的使用特性分：

存储设备：是计算机存储信息的主要设备。外存（后备存 储器、辅助存储器） I/O设备：用以完成计算机与外部的信息交换。

2）按传输速率分：
低速设备：传输速率为每秒几个字节~几百字节；如Keyboard,
出错
该方式中，因为CPU和I/O 速度不匹配，使CPU绝大部分 时间处于等待I/O设备完成数 据I/O的循环测试中，造成对 CPU的极大浪费。
检查状态？
就绪
从I/O控制器中读入字 I/O-->CPU
向 存储器中写字
CPU--> 内存
传递完成？
未完
完成 下条指令
缺点：CPU的大部分时间用于循 环测试。
中断
DMA--->CPU
下条指令 (c ) DMA方式的流程
3 组成：
主机与DMA控制器的接口、DMA控制器与块设备的接口、I/O控制逻辑。 DMA控制器中要有四类寄存器：命令/状态寄存器CR；内存地址寄存器 MAR；数据寄存器DR；数据计数器DC（存放本次CPU要读写的字节数）
CPU 内存 主机--控制器接口 控制器与块设备接口
出错
检查状态？
就绪
从I/O控制器中读入字 向 存储器中写字
未完
I/O-->CPU
CPU--> 内存
传递完成？
完成
下条指令
(b) 中断驱动方式的流程
执行过程：
1）CPU向相应设备控制器发一条I/O指令（如输入指令）， CPU返回继续原工作；
2）设备控制器按指令要求控制I/O设备工作（此时CPU与 I/O设备并行操作）。设备向控制器的数据寄存器输入数据。
3）当数据（一个字(节)）送入控制器的数据寄存器后（或 寄存器满），控制器向CPU发一中断信号； 4）CPU检查数据无误，向控制器发取数据信号，将数据写
入指定内存单元。
这种方式在数据传送的过程中不需CPU的干预，但每传送 一个字节，控制器就向CPU发出一次中断。
三、直接存储器访问DMA控制方式
（Direct Memory Access Control Way） 1 引入：中断驱动I/O方式中CPU以
地址
2 I/O通道 (I/O Channel)
1) 通道设备的引入
增加设备控制器，减少了CPU对I/O的干预，但当主机所配 置外设很多时，CPU负担仍很重，因此，在CPU和设备控制器 之间增加通道。
通道是一种特殊的处理机，具有执行I/O指令的能力，并通过 执行通道程序控制I/O操作。一个通道可连接多个设备控制器。
0
0 0 1
1
1 0 1
60
300 250 250
5830
2000 1850 720
§5.3 缓冲管理 (Buffer Management)
为了缓和CPU与I/O设备速度不匹配的矛盾，提高CPU与 I/O设备的并行性，几乎所有的I/O设备在与处理机交换数据时 都用了缓冲区。
一、缓冲的引入 二、单缓冲 三、双缓冲 四、循环缓冲 五、缓冲池
2) “瓶颈”问题（ Bottleneck Problem） 通道是整个系统的瓶颈。
设 备1 控 制 器1 通 道1 控 制 器2 存 储器 控 制 器3 通 道2
图 5-4 单通路I/O系统
设 备2 设 备3 设 备4 设 备5 设 备6 控 制 器4 设 备7
解决方法:
增加设备到主机间的通路，而不用增加通道。使设备、控
字(节)为单位进行干预，即每传送一 个字(节)中断一次，对于块设备效率 较低。
向I/O控制器 发布读块命令
>DMA
CPU做其它事
2 特点：
数据的传送以数据块为基本单位; 传送的数据从设备直接送入内存 或者相反； 仅在传送一个或多个数据块的开 始和结束时，才需CPU干涉。
读DMA控制 器的状态
启动DMA传送命令
设置MAR和DC初值
挪用存储器周期 传送数据字
存储器地址增1 字计数寄存器减1 否
在继续执行用户 程序的同时，准 备又一次传送
DC=0?
请求中断
4）若DC不为0，则继续。否则DMA 控制器发出完成中断请求。
图5--9 DMA方式的工作流程
四、I/O通道控制方式 （I/O Channel Control Way）
§5.1 I/O系统（Input/Output system）
I/O系统是用于实现数据输入、输出及数据存储的系统。
除了包括直接用于I/O和存储信息的设备外，还需要有相应的 设备控制器和高速总线。另外，在大、中型计算机系统中，还 配置了I/O通道或I/O处理机。
一、I/O设备 二、I/O系统结构
P=1表示本条指令是通道程序的最后一条指令。
(5)记录结束标志R。R=0表示本通道指令与下一条通道
命令所处理的数据 同属一个记录；R=1表示这是处理某记 录的最后一条指令。
通道程序举例
操 作
WRITE WRITE
P
0 0
R
0 0
计数
80 140
内存地址
813 1034
WRITE
WRITE WRITE WRITE
虚拟设备(Virtual Device) ：经虚拟技术将一台独占设备变
换为共享设备。 目的：提高设备的利用率。
二、I/O系统的结构
微机I/O系统：一般采用总线I/O系统结构，增加总线和CPU 的负担。
主机I/O系统: 主机的I/O设备一般较多，且配有较多的高速外
设。常采用四级结构：I/O设备→设备控制器→I/O通道→CPU。
1 引入：DMA方式是以一个内存中连续的数据块为单位的，对 于多个数据块放到内存的不连续区域中时，则需要发送多个命 令、多个中断。I/O通道控制方式是把CPU的干预减少为以一 组数据块（可以离散）为单位的一种I/O控制方式。
2 过程：CPU向I/O通道发出一条I/O指令，给出所要执行的通 道程序的首址和要访问的I/O设备。通道程序接到指令，执行 通道程序完成指定的I/O任务。 3 通道程序：通道是通过执行通道程序，并与设备控制器来共 同实现对I/O设备的控制的。
通道程序 Channel Program
通道程序是由一系列的通道指令（或称为通道命令）所构 成。每一条指令中包含下列信息：
(1)操作码。它规定了指令所执行的操作，如读、写等。 (2)内存地址。标明字符存取的内存首址。 (3)计数。表示本指令所要读（写）的字节数。
(4)通道程序结束位P。用于表示通道程序是否结束。
DR I/O count MAR DC CR 命令 系统总线 图5-8 DMA控制器的组成 控 制 逻 辑
DMA控制器
4 DMA工作过程：
以读入为例
1）CPU向磁盘控制器发一读入命令，
送入到DMA控制器的CR中；内存地址 到MAR中；数据字节数到DC中；磁盘 源地址到控制器的I/O逻辑上。 2）启动DMA控制器进行数据传输 （与CPU并行）。 3）当读入一个字节到DR，则DMA 控制器挪用一个存储器周期，将其传送 到MAR指示的内存单元中，执行 MAR+1和DC-1（内存空间必须连续）。
第五章 设备管理
Device Management
外设资源的控制； 外设资源的共享； 提高外设资源的利用率。
外设管理主要功能
监视设备状态； 进行设备分配；


完成I/O操作；
缓冲管理与地址转换（设备独立性）