混合信号仿真_77908259_25107528
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
采用schematic view
采用schematic view
schematic
verilog veriloga
New Configuration窗口点OK
下的仿真控制窗口:
启动mixed-level仿真
后面的仿真设置与
通常的一样
只是现在各单元用
于仿真的
据仿真速度的要求View switching
通过
view
比如
改为spectre-Verilog, 并且设置模拟/数字接口特性
Step 1
设置完simulator后, 到simulation->options->digital…下面察看verilog仿真工具的设置，服务器默认verilog.vmx，不用修改
下降沿、上升沿、高电平与低电平等参数。设置完毕即可关闭该对话框。
Step 2
此处有高亮显示