探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路竞争冒险现象和消除方法仿真研究_朱幼娟
ZHU You-juan WANG Lu
（ School of Electronic and Electrical Engineering，Changzhou College of Information Technology，Changzhou 213164，China）
Abstract ：Race and hazard phenomenon，in theory，is due to the delay in logic gate circuits and the transmission of input signals throughout different steps of components，which can be well demonstrated by the simulation software platform Multisim. Errors and bugs may come out and then effect cirrus＇ working，while this kind of phenomenon takes place. To judge if there will be these phenomenon，we have different methods，such as algebra analyze，computer simulating，practical measuring. The elimination methods are also various，adding excess subject，flip-flop deliver output signal，and output-port parallel connected with other circuits. The application of simulation in demonstration and reveal of race and hazard phenomenon work well，the practical result matches the theoretical one.
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法随着电子技术的不断发展和应用，组合逻辑电路作为数字电路中最简单的一种电路，在电子设备中应用广泛。
然而，在实际应用中，我们常常会遇到一些竞争冒险的问题。
那么，究竟什么是竞争冒险呢？它又是如何产生的呢？如何消除这种现象呢？下面就来一一解答。
一、竞争冒险的定义竞争冒险（Race Hazard）是指输入信号有多条路径到达输出端，而输出信号的正确性与哪条输入路线先到达输出端有关的一种现象。
简而言之，竞争冒险就是同一信号在不同的路径上到达目的地的时间不同，导致信号的正确性无法得到保证。
二、竞争冒险的产生原因竞争冒险通常是在异步电路中产生的。
异步电路是一种没有时钟信号的电路。
因为没有时钟信号控制，异步电路的输入信号会在任何时间到达电路中。
如果异步电路的不同信号路径的延时不相等，就会产生竞争冒险。
三、竞争冒险的消除方法为了消除竞争冒险，我们有以下几种方法：1.插入缓冲器插入缓冲器是一种最基本的解决竞争冒险问题的方法。
在信号到达目的地之前，可以在较长的信号路径中插入缓冲器，使延时较短的信号路径延迟与较长的信号路径相同的时间，达到信号的同步。
2.加强约束条件加强约束条件也可以消除竞争冒险的问题。
在设计电路的时候，我们可以设置更为严格的约束条件，使得各个信号路径的延迟时间尽量相近，从而避免产生竞争冒险。
3.优化电路结构优化电路结构也可以解决竞争冒险的问题。
我们可以在电路设计过程中尽量避免存在长短不一的信号路径，或者在架构设计时就考虑到延迟问题，在电路结构设计时保持信号路径相对简单结构，减少信号传输延迟时间。
总之，竞争冒险是组合逻辑电路中不可避免的现象，我们应该在电路设计与实现中充分考虑其存在，采取相应的措施来消除竞争冒险带来的风险和影响。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路是指一些由多个逻辑门组成的逻辑电路。
它们一般不具有记忆性，不涉及时钟信号，是根据输入信号直接输出结果的电路。
虽然组合逻辑电路看起来非常简单，但是在实际应用中存在着一些竞争冒险，这可能导致电路输出错误的结果。
本文将探讨组合逻辑电路的竞争冒险现象及消除方法。
竞争冒险是指当多个逻辑门的输入信号在不同的时间到达时，电路不能准确地确定输出信号。
这是由于电路中存在着多条不同的信号路径，当这些路径的信号到达的时间不同，就会发生竞争冒险。
这个现象如果不及时解决，就会导致电路输出错误的结果，甚至会使整个系统崩溃。
竞争冒险可以通过添加延迟元件来解决。
这些延迟元件包括反相器和缓冲器。
反相器可以改变输入信号的极性，并将输出信号延迟一定时间后输出。
缓冲器可以加强信号的强度，并将信号的延迟控制在很小的范围内。
通过添加这些延迟元件，可以精确地控制信号的延迟时间，从而避免竞争冒险。
另外，竞争冒险问题也可以通过优化电路结构来解决。
由于冒险问题是由信号路径的不同导致的，我们可以尽可能地减少信号路径的长度和数量。
在优化电路时，需要考虑到电路的性能和延迟时间之间的平衡。
如果性能过于复杂，就会增加信号延迟时间，从而导致冒险问题。
如果性能过于简单，就会降低电路的效率和稳定性。
总之，竞争冒险是组合逻辑电路中常见的问题之一。
通过添加
延迟元件和优化电路结构，可以有效地解决这个问题。
在实际应用中，我们必须注意电路的稳定性和效率，以便顺利地解决竞争冒险问题，保证电路的正确性。
组合逻辑电路中的竞争与冒险-Read
组合逻辑电路中的竞争与冒险（5）
消除竞争冒险的方法：
在电路输出端并联滤波电容Ｃ； 最简设计并
不一定是最优设
在电路输入端加选通信号； 计。
在电路设计中增加冗余项。
F AB BC AC
BC A 00 01 11 10
0
1
1
111
令 AC1
F AB BC AC B B 1 1
生瞬时错误的现 F
象。
组合逻辑电路中的竞争与冒险（2）
例2：
注意：竞争不一
A B
&
Y
定产生冒险！
考虑竞争时
不考虑竞争时
---由于信号变换过程的先后，有
A
A
A
VT
VT
B
B
VT B
VT
Y “0”
Y
Y
组合逻辑电路中的竞争与冒险（3）
竞争与冒险现象的判断
当竞争可能由于同一信号的不同传输延迟引起时， 可用以下方法判断：
代数法：将输出函数进行某种处理，若能化成 F XX
或 F X X 的形式，则可能产生冒险。
如：F AB BC
若令 A C 1 则 F B B
B
B
A B
ቤተ መጻሕፍቲ ባይዱ1 B
C
F1 AB &
F1
F1 B
F AB BC
&
F2
&
F2 B
F F1 F2 B B F
组合逻辑电路中的竞争与冒险（1）
竞争与冒险的概念
竞争：同一信号经不同途径传输后到达某一门电路时有先有后，
或同一门电路的不同输入信号由于过渡过程不同而引起
组合逻辑电路的竞争和冒险(精)
可能出现1型冒险。
Y A A
可能出现0型冒险。
例：试判别逻辑函数式 Y AC AB AC 是否可能出现冒险现象。 解：写出逻辑函数式 Y AC AB AC 由逻辑表达式可看出A、C具有竞争能力
BC 00, Y A BC 01, Y ABC 10, Y A
同一个门的一组输入信号，由于它们在此前通过 不同数目的门，经过不同长度导线的传输， 到达门输入端的时间会有先有后,这一现象称为竞争。
四、冒险
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲 （又称过渡干扰脉冲）的现象。 如下图所示电路中，输出
G1 A 1 G2 >=1 Y Y A A 1 Y A 1tpd 1
Y AC AB AC BC 1 消除了冒险
BC 11, Y A A
Y A A 将产生偏“1”冒险。 由此可见，当BC=11时，
AB 00, Y C
AB 10, Y C
AB 01, Y 1
AB 11, Y C
虽然具有竞争，但不会产生冒险 说明 由于冒险出现的可能性很多，而且组合电路 的冒险现象只是可能产生，而不是一定产生， 更何况非临界冒险是允许存在的。
Y A A
A
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
可见，G2门的两个输入信号A、
由于传输路径不同，到达G2门的输入端时，信号比A 延迟了tpd。因此，使G2门输出端出现了很窄的负脉冲。 按照设计要求，这个负尖脉冲是不应该出现的，他的 出现可能会导致负载电路的错误动作。 在下图12－7（a）所示电路中，输出 Y A A 如考虑G1门的平均传输延迟时间tpd时，则在G2输出端 出现了不应有的很窄的正尖峰脉冲，如图12－7（b）
组合逻辑电路中的竞争与冒险知识讲解
A
1tpd A
1 Y
理想情况下的工作波形如图12－6（b）所示。
如考虑到G1门的平均传输延迟时间tpd时，则工作波形 如图12－6（c）所示。
G1
A
1
G2
A
&
YA
1tpd
(a)
Y
(b)
五、产生竞争冒险的主要原因
在组合逻辑电路中，当一个门电路如G2输入两 个同时向相反方向变化的互补信号时，则在输 出端可能会产生不应有的尖峰原因
1
竞争 冒险
3 消除冒险 现象方法
2
冒险现象判别
一、理想情况
输入与输出为稳定状态或没有考虑信号通过导线和 逻辑门的传输延迟时间。
二、实际情况
信号通过导线和门电路时，都存在时间延迟tpd。 信号发生变化时也有一定的上升时间tr 或下降时间tf 。
在组合逻辑电路中，是否存在冒险现象，可由逻辑函数来判别 如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成 下列两种形式时，则该组合逻辑电路可能存在冒险现象，即
YA•A 可能出现1型冒险。 YAA 可能出现0型冒险。 例：试判别逻辑函数式 YAC ABAC是否可能出现冒险现象。
解：写出逻辑函数式 YAC ABAC 由逻辑表达式可看出A、C具有竞争能力
一、加封锁脉冲
在输入信号产生竞争冒险的时间内，引入一个脉 冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉 冲应在输入信号转换前到来，转换结束后消失。
二、加选通脉冲
对输出可能产生尖峰干扰脉冲的门电路增加一个接选通 信号的输入端，只有在输入信号转换完成并稳定后，才 引入选通脉冲将它打开，此时才允许有输出。在转换过 程中，没有加选通脉冲，输出不会出现尖峰干扰脉冲。
数字电子技术竞争与冒险
三、冒险现象的消除
1. 利用冗余项 如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能 消除冒险。由此得函数表达式为
三、冒险现象的消除 1. 利用冗余项 ２. 吸收法
在输出端加小电容C可以消除毛刺如图3-58所示。但是输出波 形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。
三、冒险现象的消除
本
章
（１）组合电路 任何时刻的输出仅决定于当时的输入，而与电路原来的状 态无关；它由基本门构成，不含存贮电路和记忆元件，且 无反馈线。 （２）组合电路的分析 根据已经给定的逻辑电路，描述其逻辑功能。 （３）组合电路的设计 根据设计要求构成功能正确、经济、可靠的电路
小
结
（４）常用的中规模组合逻辑模块
加法器、比较器、译码器、编码器、数据选择器等。
第七节 组合电路中的竞争与冒险
一、冒险与竞争 竞争： 在组合电路中，信号经由不同的途径达到某一会合点 的时间有先有后 冒险：
由于竞争而引起电路输出发生瞬间错误现象。表现为 输出端出现了原设计中没有的窄脉冲，常称其为毛刺。
ቤተ መጻሕፍቲ ባይዱ
二、竞争与冒险的判断
代数法：或的形式时，A变量的变化可能引起险象。 卡诺图法： 如函数卡诺图上为简化作的圈相切，且相切处又无 其他圈包含，则可能有险象。 如图所示电路的卡诺图两圈相切，故有险象。
1. 利用冗余项
２. 吸收法 ３.取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有 效，可以避免毛刺影响输出波形。
加取样脉冲原则： “与”门及“与非”门加 正取样脉冲
“或”门及“或非”门 加负取样脉冲
三种方法比较：
利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适 用范围有限
竞争冒险现象分析与消除
整理课件
6
（a）竞争冒险现象的仿真电路例1
整理课件
7
（b）0（低电平）型冒险输出 图8.10.1 竞争冒险现象的仿真电路与输出波形
整理课件
8
2. 竞争冒险现象的仿真电路例
竞争冒险现象的仿真电路例2如图8.10.2 （a）所示，该电路的逻辑功能为，从逻辑表 达式来看，无论输入信号如何变化，输出应保 存不变，恒为0（低电平）。但实际情况并非 如此，从仿真的结果可以看到，由于74LS05D
整理课件
2
利用卡诺图可以判断组合逻辑电路是否可能 存在竞争冒险现象，具体做法如下：根据逻辑函 数的表达式，作出其卡诺图，若卡诺图中填1的格 所形成的卡诺图有两个相邻的圈相切，则该电路 就存在竞争冒险的可能性。
整理课件
3
组合逻辑电路存在竞争就有可能产生冒险， 造成输出的错误动作。因此，在设计组合逻辑电 路时必须分析竞争冒险现象的产生的原因，解决 电路设计中的问题，杜绝竞争冒险现象的产生。 常用的消除竞争冒险的方法有：加取样脉冲，消 除竞争冒险；修改逻辑设计，增加冗余项；在输 出端接滤波电容；加封锁脉冲等。
整理课件
14
（a）竞争冒险现象的仿真电路例3
整理课件
15
（b）0（低电平）型冒险输出 图8.10.2 竞争冒险现象的仿真电路与输出波形
整理课件
16
8.10.3 竞争冒险现象的消除
为了消除图8.10.3（a）所示电路的竞争冒险 现象，修改逻辑设计，增加冗余项BC，该电路的逻 辑功能为＋BC，修改后的电路和仿真结果如图 8.10.4所示，输出保持不变，恒为1（高电平）， 电路的竞争冒险现象被消除。
竞争冒险现象的仿真电路例3如图8.10.3 （a）所示，该电路的逻辑功能为，已知B=C=1， 所以。从逻辑表达式来看，无论输入信号如何变 化，输出应保存不变，恒为1（高电平）。但实 际情况并非如此，从仿真的结果可以看到，
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法作者：雷媛媛来源：《数字技术与应用》2013年第02期摘要：本文指出了竞争冒险现象在组合逻辑电路中的危害，并详细探讨了竞争冒险产生的原因、判断及消除方法。
关键词：组合逻辑电路竞争冒险消除中图分类号：TN791 文献标识码：A 文章编号：1007-9416（2013）02-0222-021 引言数字电路的基本门电路有与门、或门、非门，它们是构成各种复杂组合逻辑电路的基本逻辑单元。
其逻辑功能为：与门“有0出0，全1出1”，或门“有1出1，全0出0”，非门“0非为1，1非为0”。
他们的逻辑功能，只有在输入和输出状态稳定时才存在。
在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下，门电路的输入与输出为稳定状态。
实际上，由于信号在传输过程中改变状态都要经历一段极短的过渡时间，或者信号传输路径不同而使信号到达输出端有先有后，从而在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲，这种现象称为竞争～冒险。
可见，门电路存在延迟时间是组合逻辑电路产生竞争冒险现象的根本原因。
它通常发生在输入状态变换之际，是一种边缘的错误输出。
当负载电路对尖峰脉冲敏感时，这种现象使得负载电路将发生误动作，这对各种电子产品和电子系统的后果是很严重的，竞争冒险现象直接影响电路工作的稳定性、可靠性，甚至会导致整个数字系统的误动作和逻辑紊乱。
因此，在设计时就必须采取各种措施加以消除和避免。
如何解决竞争冒险问题就成为数字电路设计中的关键环节。
在组合逻辑电路中，如果由于竞争冒险而产生干扰脉冲，势必会对敏感负载产生不良影响，甚至导致误操作。
如干扰脉冲可以使寄存器产生误操作，丢失储存的数据，还可以使计数器产生错误计数等。
2 竞争冒险分类根据冒险的情形可分为静态冒险和动态冒险。
（1）静态冒险。
如果一个组合电路输入有变化时，输出不应发生变化的情况下，出现一次瞬间的错误变化就叫做静态冒险。
数电实验五—— 组合电路中的竞争与冒险
1、实验题目实验五组合电路中的竞争与冒险2、实验目的观察组合电路中的竞争与冒险现象了解消除竞争与冒险现象的方法3、实验原理1、竞争冒险现象及其成因在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成或则可判断存在竞争冒险。
3、消除竞争冒险现象的方法（1）接入滤波电路在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。
（2）引入选通脉冲对输出引进选通脉冲，避开现象。
（3）修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
也可采用增加冗余项方法。
组合逻辑电路的险象是一个重要的实际问题。
当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。
然后再进行动态测试，观察是否存在冒险。
如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。
4、实验内容实现函数，并假定，输入只有原变量即无反变量输入。
1、画出逻辑图，使易于观察电路的竞争冒险现象。
2、列出真值表。
探索组合逻辑电路的竞争冒险现象及消除方法
１ 出１ ” ， 或门“ 有１ 出１ ， 全０ 出０ ” ， 非 门“ ０ 非为１ ， １ 非为０ ” 。 他们的逻辑 ４竞争 冒险 的判 断 功能 ， 只有在 输入和输 出状态稳定时才存在 。 在没有考虑信号通过 在组合逻辑电路 中， 如果竞争 冒险是 由单个输入变量改变状态 导线和逻辑 门的传输延迟时间的理想情况下， 门电路的输入与输 出 引起 的 ， 可以很容 易地用代数法和卡诺 图法来确定 。 为稳定状 态 实际上 ， 由于信号在传 输过程 中改变状态都要 经历一
学 术论 坛
探索组合逻辑电路的竞争冒险现象及消除方法
雷 媛 媛
（ 江西工 业职 业技 术 学院 江西 南 昌 ３ ３ ０ ０ ９ ５ ）
摘要 ： 本文 指 出 了竞 争 冒险现 象在组 合逻辑 电路 中的危 害， 并详细探 讨 了竞 争 冒险产 生的原 因 、 判 断及 消除 方法 。 关键 词 ： 组合逻辑 电路 竞 争 冒险 消除 中图分类号 ： Ｔ Ｎ ７ ９ １ 文献 标识码 ： Ａ 文章 编号 ： １ ０ ０ ７ — ９ ４ １ ６ （ ２ ０ １ ３ ） ０ ２ － ０ ２ ２ ２ — ０ ２
（ １ ） 检查 函数表达式 中是否存在具备竞争条件的变量 ， 即是否 有某个变量Ｘ 同时以原变量和反变量的形式出现在函数表达式 中。
（ ２ ） 若有 ， 则 消去 函数 表 达 式 中 的其 他 变量 ， 即将 这 些 变 量 的各
种取值组合依次代人函数 式中， 从而将它们从 函数表达式 中消去，
段极 短 的过 渡 时 问 ， 或者 信 号 传 输路 径 不 同而 使 信 号到 达 输 出端 有 先有后 ， 从而在数字电路中， 任 何 一 个 门 电路 只 要 有 两个 输 入 信 号
实验十二 竞争冒险实验
3、思考：将原理图进行管脚分配，输入一定频率的波形，你能观察到什么实验现象？
数字电路
(2) 1型竞争冒险现象
如下图所示：
图12-3 1型竞争冒险电路图 图12-4 波形图
输出，在电路达到稳定时，即静态时，输出L总是0。然而在A变化时（动态时），从图12-4可见，在输出L的某些瞬间会出现1，即当A经历0变1的变化时，L出现窄脉冲，即电路存在静态1型竞争冒险现象。
图12-6 仿真分析
从仿真分析中能清楚的看到，在2分频，4分频，8分频，16分频时，都有一定的传输时延，虽然只有几个或十几个纳秒，但分频的次数比较多，就可能造成影响。下图是器件的传输时延分析图：
图12-7 传输时延分析
从传输时延分析图中我们可以看出，第一次分频即2分频时，有8纳秒的时延，第二次分频即4分频时有17纳秒的时延，第三次分频即8分频时有26纳秒的时延，第四次分频即16分频时有35纳秒的时延。这样如果有很多级的分频，时延就会更多。
要做此实验就要使用可编程逻辑器件及其相关软件的使用。这方面的知识可以参照本实验指导书的可编程逻辑器件实验部分。在此我们使用MAX+plusII软件的仿真功能，来观察使用D触发器做分频时产生的竞争冒险现象。需要说明的是，在本实验中我们没有做基本门电路产生的竞争冒险。我们做的是组合逻辑电路使用时产生的竞争冒险。它们的原理都相似，都是由于器件的时延引起的，都会造成一定的危害。
2、 在MAX+plusII软件中按照图12-5输入原理图，并编译，下载。
3、 使用MAX+plusII软件的仿真功能，观察分频时的延时。
4、 使用MAX+plusII软件的时序分析功能，观察各级分频之间的时延。
数电 第二节 组合电路中的竞争与冒险
BC A
00
01
11
10
F
00 0 0 1
10 1 1 1
两圈相切有险象
三、冒险现象的消除
1.增加冗余项
增加冗余项可以解决每次只有单个 输入信号发生变化时电路的冒险问题， 却不能解决多个输入信号同时发生变化 时的冒险现象，适用范围有限。
如图所示卡诺图，只要在两圈相切处增加一个圈（冗余）， 就能消除冒险。
由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可
能产生冒险的门电路输出端并接一个滤波电容（一般为4～ 20pF），使输出波形上升沿和下降沿都变得比较缓慢，从而 起到消除冒险现象的作用。
(a)逻辑图
(b)波形图
二、竞争与冒险的判断
代数法：
或的形式A+A时，A变量的变化可能引起险象。 与的形式AA时，A变量的变化可能引起险象。
卡诺图法： 如函数卡诺图上为简化作的圈相切，且相切处又无 其他圈包含，则可能有险象。
如图所示电路的卡诺图两圈相切，故有险象。
C A
&B C
& f1
≥1
& f2
BC A
00
01
11
10
00 0 0 1
10 1 1 1
BC A
00
01
11
10
00 0 0 1
10 1 1 1
两圈相切有险象
增加冗余圈克服险象
三、冒险现象的消除
1.增加通信号的方法比较简单，一 般无需增加电路元件，但选通信号必须 与输入信号维持严格的时间关系，因此 选通信号的产生并不容易。
第二节 组合电路中的竞争与冒险
一、冒险与竞争
竞争： 在组合电路中，信号经由不同的途径达到某一会合点 的时间有先有后。
组合电路中的竞争冒险实验报告
实验题目：组合电路中的竞争和冒险姓名: 班级: 学号: 实验时间:一．实验目的：1、观察组合电路中的竞争与冒险现象，了解竞争冒险的实验原理2、了解消除竞争与冒险的方法二．实验仪器及器件：1、实验箱、万用表、示波器2、74LS00，74LS20三．实验原理：1、竞争冒险的原理（1）竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。
（2）冒险：信号在器件内部通过连线和逻辑单元时，都有一定的延时。
延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。
信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺" 。
如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
（3）竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
（4）竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。
2、冒险现象的判别Y=A?A' 可能出现 1 型冒险Y=A+A' 可能出现0 型冒险3、消除竞争冒险的方法（1）利用冗余项法：利用冗余项消除毛刺有 2 种方法：代数法和卡诺图法法:a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子；b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。
（2）选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。
滤出法: 由于冒险脉冲是一个非常窄的脉冲，可以在输出端接一个几百微法的电容将其滤出掉。
逻辑电路的竞争冒险现象观察与消除
在栏中以指数格式设定上升时间（下降时间），再点击Accept 按钮即可。如点击Default，则为默认值1.000000e-12。
5
示波器的控制面板分为四个部分： 1. Time base（时间基准） Scale（量程）：设置显示波形时的X轴时间基准。 X position（X轴位置）：设置X轴的起始位置。 显示方式设置有四种：Y/T方式指的是X轴显示时间，Y轴 显示电压值；Add方式指的是X轴显示时间，Y轴显示A通道和B 通道电压之和；A/B或B/A方式指的是X轴和Y轴都显示电压值。
Set Rise/Fall Time 按钮 设置所要产生的信号的上升时间与下降时间，该按钮只在产 生方波时有效。点击该按钮后，出现下图
双通道示波器（Oscilloscope） 双通道示波器与实际的示 波器外观和基本操作基本 相同，该示波器可以观察 一路或两路信号波形的形 状，分析被测周期信号的 幅值和频率，时间基准可 在秒直至纳秒范围内调节。 示波器图标有四个连接点： A通道输入、B通道输入、 外触发端T和接地端G。
连接规则 （1）A、B 两通道分别只需一根线与被测点相 连，测量的是该点与“地”之间的波形。 （2）接地端G 一般要接地，但当电路中已有接地 符号时，也可不接。
6
Байду номын сангаас
到学院主页（）课程 到学院主页（）课程 资源下载实验3的讲义(ppt)及实验教材 资源下载实验3 的讲义( ppt) 运行实验软件，按照讲义步骤进行实验操 作练习（学习五、函数发生器和示波器的参数 学习五、函数发生器和示波器的参数
2. Channel A（通道A） Scale（量程）：通道A的Y轴电压刻度设置。 Y position（Y轴位置）：设置Y轴的起始点位置，起始点为 0表明Y轴和X轴重合，起始点为正值表明Y轴原点位置向上移， 否则向下移。 触发耦合方式：AC（交流耦合）、0（0耦合）或DC（直流 耦合），交流耦合只显示交流分量，直流耦合显示直流和交流 之和，0耦合，在Y轴设置的原点处显示一条直线。 3. Channel B（通道B） 通道B的Y轴量程、起始点、耦合方式等项内容的设置与通 道A相同。
「组合逻辑电路中的竞争与冒险」
组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上,从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同,或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。
由于这个原因,可能会使逻辑电路产生错误输出，通常把这种现象称为竞争冒险。
竞争：在组合逻辑电路中，某个输入变量通过两条或两条以上途径传到输出门的输入端，由于每条途径的延迟时间不同帮到达输出门的时间就有先有后,这种现象称为竞争。
冒险:是指数字电路中,某个瞬间出现了非预期信号的现象,即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲，这一、 竞争冒险的概念及其产生的原因以图示电路为例可看出，大多数组合电路都存在竞争,但所有竞争不一定都产生错误的干扰脉冲。
竞争是产生冒险的必然条件,而冒险并非竞争的必然结果。
由以上分析可知,只要两个互补的信号送入同一门电路,就可能出现竞争冒险。
因此把冒险现象分为两种:１．“0”型冒险A A +冒险在理想情况下输出电平为“1”,由于竞争输出产生低电平窄脉冲。
A A ⋅冒险在理想情况下输出电平为“0”,由于竞争输出产生高电平窄脉冲。
二、 竞争冒险的判断方法判断竞争冒险是否存在的方法很多,最常见的方法有： 1．代数法在逻辑函数表达式中,是否存在某变量的原变量和反变量。
若去掉其他变量得到A A Y +=，电路有可能产生“0”冒险；若得到A A Y ⋅=,则可能产生“１”冒险。
2．卡诺图法画出逻辑函数的卡诺图，当卡诺图中两个合并最小项圈相切，即两个合并最小项圈相邻—有相邻项，各合并最小项圈各自独立—不相交时,这个逻辑函数有可能出现冒险现象。
三、 消除竞争冒险的方法1．修改逻辑设计 （1）代数法①逻辑变换消去互补量))((C A B A Y ++=当B =C ＝0时,A A Y ⋅=,存在竞争冒险。
消除竞争冒险的方法_数字电路与逻辑设计（第2版）_[共6页]
![消除竞争冒险的方法_数字电路与逻辑设计（第2版）_[共6页]](https://img.taocdn.com/s3/m/74027b6e1a37f111f0855b40.png)
第3章组合逻辑电路109 化无关，由于组合电路中a，b两个不同变量的变化有先后差异时，也可能引起电路出现瞬间的0冒险，这是产生竞争冒险的原因之二，即当有2个及2个以上输入信号发生突变时，输出端也有可能产生静态逻辑冒险。
3.3.2 消除竞争冒险的方法组合逻辑电路中的竞争冒险主要是由信号到达时间不同而产生的，它仅发生在电路状态变化瞬间过渡过程中。
因此可采取以下措施来消除竞争冒险。
1．增加多余项，修改逻辑设计在存在竞争冒险现象的与门电路中，可以通过在其逻辑表达式中增加多余项，消去会导致竞争冒险现象的互补变量，达到消除竞争冒险的目的。
如对逻辑表达式F=ab+ac，在b=c=1时，满足条件F=a+a，故存在竞争冒险现象。
如将其变换为F=ab+a c+bc，则在同样的条件b=c=1下，互补变量乘积项a+a被消除，F=1，不会产生竞争冒险。
如图3-70所示。
2．增加选通脉冲通过在可能产生冒险的门电路的输入端加入一个选通信号，当输入信号变化时，使输出端与电路断开；当信号进入稳态后，再加入选通信号，将输出端门电路打开。
这样，就避免了电路输出端出现瞬时尖峰脉冲。
如图3-71所示。
图3-70 增加多余项消除冒险 图3-71 用选通脉冲消除冒险3．输出端加滤波电容由于竞争冒险产生的尖峰脉冲的宽度一般都很窄，可以门电路输出端并接一个几十至几百皮法（pF）级的滤波电容来滤除竞争冒险产生的毛刺。
但这样产生的输出波形其上升沿和下降沿都会变得比较缓慢，影响了电路的工作速度，所以只适用于工作速度不高的电路中。
如图3-72所示。
组合逻辑电路的竞争冒险现象是实际工作中常遇到的问题，它会使电路产生错误动作，110数字电路与逻辑设计（第2版）因此，在所设计的组合电路中，必须采取消除竞争冒险的措施。
图3-72 用惯性延时网络消除冒险习题1．分析题图1所示电路，写出电路输出Y1和Y2的逻辑函数表达式，列出真值表，说明它的逻辑功能。
2．分析题图2所示电路，要求：写出输出逻辑函数表达式，列出真值表，画出卡诺图，并总结电路功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象
在组合逻辑电路中，当两个或多个数字信号在一个逻辑门的输入端同时到达时，它们可能会在输出端引发竞争冒险现象。
竞争冒险是一种反复变化的情况，它会导致逻辑门的输出错误，导致系统出现故障和数据的不稳定性。
竞争冒险通常发生在门的输入信号不同步的情况。
例如，当一个逻辑门的输入信号有较长的传输延迟时，就会发生竞争冒险现象。
竞争冒险现象包括两种类型：正竞争冒险和负竞争冒险。
正竞争冒险现象是指当两个或多个输入信号在一个逻辑门的输入端发生相等的变化时，输出信号经历一段时间后发生突变，随后又恢复到原始状态。
反之，负竞争冒险现象在输入信号发生变化时，输出信号开始反转，但在一段时间后突然又回到了原来的状态。
消除竞争冒险的方法
1.增加延迟器：一个适当的延迟器可以将输入信号的时间稍微延迟，使得输入信号的“斜率”上升和下降不那么陡峭。
门可增加输入延迟管分量，来保持一致到达。
另外，在输出延迟管分量中引入等同或近似的延迟。
2.使用锁存器或触发器：锁存器或触发器可以消除竞争冒险。
它们允许信号在一段时间内维持稳定状态，从而消除竞争。
锁存器或触发器的初始状态是通过设定输入信号来实现的。
锁存
器或触发器的一个典型应用是用于设置微处理器中的同步逻辑。
3.使用带有输入同步的片：带有输入同步的片可用于消除竞争
冒险。
输入同步保持各种输入信号在一个稳定的电平上，直到其同步时钟到达。
同步片的输入同步机制允许输入信号在时钟边沿处被读取，比较突出。
4.使用逻辑修正电路：逻辑修正电路用于处理竞争冒险，使逻
辑门产生正确的输出。
修正电路可解决所有类型的竞争问题。
它的作用是将输入信号延迟一个适当的时间，使得它们在逻辑门中被处理。
此外，逻辑修正电路还允许信号在特定间隔内保持稳定状态，以避免出现竞争。
总的来说，消除竞争冒险的方法包括增加延迟器、使用锁存器或触发器、使用带有输入同步的片和使用逻辑修正电路。
这些方法在不同的情况下都可以显著地降低竞争冒险现象的风险，从而提高组合逻辑电路的可靠性和稳定性。