基于DDS的低相噪频率合成器的设计与实现

基于DDS的低相噪频率合成器的设计与实现
作者：卿剑
来源：《无线互联科技》2019年第13期
摘; ;要：在频率合成器的设计中，由于锁相环切换速度慢、分辨率低，其应用具有较大的局限性，而DDS具有频率切换速度快、分辨率高等优点，现将两者进行双环结构下的环内混频，并有效地抑制杂散信号，以实现低相噪频率合成器的设计。

关键词：频率合成;相位噪声;直接数字频率合成;锁相环频率合成;杂散信号
频率合成技术是通过一系列数学运算将参考频率搬移到所需的频带上，在低相噪频率合成器的设计中，直接数字频率合成（Direct Digital Frequency Synthesis，DDS）与锁相环频率合成（Phase-Locked Loop Frequency Synthesis，PLL）的有效结合是研究的关键内容。

其中，DDS 激励PLL适用于对频率分辨率要求不高、频带宽度较大的系统;PLL内嵌DSS适用于输出频带
窄、频点少的系统[1]。

而本研究应用的是DDS与PLL环内混频，并通过增加环路优化以达到更好的设计要求。

现对详细的研究内容报告如下。

1; ; 研究目的与意义
在频率合成技术不断发展的今天，按照工作原理可以将其分为直接频率合成（Direct Frequency Synthesis，DS）、PLL以及DDS 3种，DS主要利用混频、倍频以及分频等方法进
行频率的处理以获得所需的频率信号，具有结构简单、运算速度较快的优点，但由于其结构较为简单，在获得所需输出的过程中往往需要使用滤波器进行信号质量改善，但难以处理滤波器中的噪声。

PLL属于自动控制系统负反馈控制电路中的一种，其同样具有转换速度慢、分辨率低等缺点，在实际应用中具有较大的局限性。

而DDS则是目前使用最多的一种频率合成技术，其基于相位累积进行频率合成，转换速度快、分辨率高;同时，DDS由数字方法进行频率合成，因此，具有小型化、集成化的特点，市场应用前景较好[2-3]。

综上所述，直接频率合成已难以满足当前通信系统的需求，PLL以及DDS在现在通信系统中均具有一定的应用优势，通过合理设计可以实现两种频率合成技术的完美融合，将DDS 的高变频速度、高分辨率等优点完全发挥出来，同时，实现PLL的低相噪和低杂散特点。

2; ; 国内外研究现状
国外对于频率合成技术的研究起步较早，经过多年的探索研究已经获得了一定的成就，目前，对于频率合成技术的研究正在不断向创新方面发展。

其中，HUANG Z等[4]提出了高阶级联PLL的架构思想，采用65 nm cmos工艺实现了两级三阶级联PLL在2.1 GHz频率上达﹣113 dBc/Hz的带内相位噪声。

还有通过在DDS上加入补偿模块以降低杂散影响等研究[4]。

我国关于频率合成技术的研究开展较晚，技术水平以及制造工艺与国外差异较大。

近些年，随着国家领导人对航空航天事业的重视，一些高等研究机构开始加强对频率合成技术的研究并取得了一定的成绩。

其中，有通过相位抖动和平衡DAC以改进杂散抑制的DDS结构，有通过DDS直接驱动PLL实现频率合成器等研究，对我国通信技术的发展具有重要的研究价值。

但是与国外的技术相比还有一定的缺陷，因此，需要对通信领域加深入探索以实现更好的发展。

3; ; 基于DDS的低相噪频率合成器的设计与实现
3.1; 原理分析
DDS原理：利用正弦信号相位与幅值相对应的特性，使用数字电路的方式构建相位与幅
值的关系表，通过离散相位值得到离散幅值数据，最后经过数模转换重构模拟正弦信号的频率，其包含相位累加器、波形存储器、数模（Digital to Analog，D/A）转换器以及滤波器等多个部分。

PLL原理：比较输入信号与压控振荡器（Voltage Controlled Oscillator，VCO）输出信号的相位差，通过产生的电压来调整VCO频率，实现两个信号的相位同步。

3.2; 相位噪声分析
相位噪声是频率源在输出时表现出的瞬时频率，反映频率源的短期稳定度。

DDS的相位噪声主要是杂散干扰，还有输入信号在谐波的影响下导致正弦信号的正负半周不对称，从而使相位产生波动。

在PLL中，鉴相器、分频器和环路低通滤波器的噪声对PLL输出的相位噪声影响呈低通特性，压控振荡器对PLL输出的相位噪声影响呈高通特性，因此，在设计过程中对环路滤波器的带宽选择需要慎重考虑，应当尽量使锁相环输出的相位噪声达到最小。

3.3; 杂散分析
DDS输出信号在实际过程中含有丰富的杂散谐波分量，在频率和输出频率选择恰当且滤波器设计正常的情况下，主瓣内多余的谱线也会引起DDS杂散信号，主要的原因有相位截断引入、幅度量化引入以及DAC转化引入。

PLL的杂散情况主要有外部对环路的干扰和因为频率外泄到输出端造成的杂散。

对此，解决方法有：（1）对系统进行不工作则休眠的控制。

（2）将数字电路和模拟电路分开或通过去耦电容减少干扰。

（3）在LPF后增加一级无源滤波器，注意增加的滤波器带宽应当大于环路滤波器额定带宽。

因此，在PLL的设计过程中，应当综合考虑环路带宽的大小，并合理地选取。

3.4; DDS与PLL环内混频
综合分析DDS和PLL的各种功能特性之后，选择环内混频的方式来实现低相噪频率合成器的设计。

通过将DDS输出的高频信号与PLL输出的信号进行混频，并用带通滤波器输出最终信号。

这种结构可以通过鉴相器抑制混频器的交调分量和DDS输出的杂散信号，使DDS提供的频率更加精确，并降低环路的分频比，从而改善相位噪声。

但它的缺点是需要性能较高的带通滤波器，因为其混频的交调分量与目标频率很接近，对带通滤波器的设计难度较大，所以在实际设计中，DSS与PLL直接環内混频存在系统过于复杂、成本高等弊端，同时，会由于带通滤波器难以达到要求而导致相位噪声和杂散特性出现不好的情况。

对此，再引入辅助鉴频法，采用双锁相环的方式来简化系统结构（见图1），即通过一个附加的辅助鉴频环路进行预锁定[5]。

预锁定环的输出信号分为两路。

（1）作为反馈输入让锁定环正常工作。

（2）与DDS倍频后的信号进行混频，然后通过低通滤波器进行杂散抑制，再进入鉴相器，使主环相噪远小于DDS相噪[6]。

3.5; 測试结果分析
在DDS与PLL直接环内混频中，取输出6 GHz信号近端的相位噪声开始测试，得到其在频移10 kHz处输出的相位噪声为﹣114.92 dBc/Hz;采用双锁相环优化后，系统在频移10 kHz处输出的相位噪声优于﹣126.38 dBc/Hz，实现了本设计的目的。

通过综合探讨DDS和PLL的功能特性和混频分析，最终确定了应用双环结构的DDS与PLL环内混频方式来实现低相噪频率合成器的设计。

图1; 系统结构
4; ; 结语
在现代通信系统的发展背景下，低相位噪声频率合成器的应用越来越广泛，其功能的不断改进是必然的发展趋势，本文主要探讨的是利用PLL与DDS相结合的技术实现低相噪频率合成器的设计。

其中，杂散信号与低相位噪声是频率合成器研究中的主要问题，在实际应用中需要不断创新，找到新型可靠的方案以达到更加优化的指标。

本文主要从基本理论出发，全面分析DDS和PLL的杂散成因和混频输出的不足，并通过增加环路优化等方法加以改善。

目前，国内外的很多通信设备都是通过DDS与PLL混合设计实现的，且应用范围非常广泛，因此，对于这方面的发展研究具有重要的意义。

[参考文献]
[1]张海拓.基于CRO的低相噪频率合成器设计[J].电子技术与软件工程，2017（15）：80.
[2]鲁长来，汪炜，谢迟.一种Ku波段宽带低相噪频率合成器研制[J].雷达与对抗，2018（2）：37-40.
[3]邓迅，石玉，张钰英.基于DDS的C波段宽带小步进低相噪频率源的设计与实现[J].磁性材料及器件，2018（1）：43-46.
[4]HUANG Z，JIANG B，LUONG H C.A 2.1-GHz third-order cascaded PLL with sub-sampling DLL and clock-skew-sampling phase detector[J].IEEE Transactions on Circuits and Systems I： Regular Papers，2019（1）：20-22.
[5]鲁长来，汪炜.一种S波段直接频率合成器的研制[J].舰船电子对抗，2018（1）：102-105.
[6]梁孝彬，石玉，王轩.基于DDS技术L波段小步进低相噪频率源设计与实现[J]. 电子元件与材料，2015（5）：54-57.
Design and implementation of low phase noise frequency synthesizer based on DDS
Qing Jian
（Guangzhou Haige Communication Group Incorporated Company， Guangzhou 510663，China）
Abstract：In the design of frequency synthesizer， due to the slow switching speed of phase-locked loop and low resolution， the application of DDS has large limitation， and DDS has the characteristics of fast frequency switching speed and high resolution.
Key words：frequency synthesis; phase noise; direct digital frequency synthesis; phase-locked loop frequency synthesis; spurious signal。