基于ATE的高速DAC射频参数SFDR测试技术优化

现代电子技术
Modern Electronics Technique
Jan. 2024Vol. 47 No. 2
2024年1月15日第47卷第2期
0 引 言
数模转换器（Digital to Analog Converter, DAC ）是一种将输入的数字信号按照一定的规则转换成相应的模拟信号的电路，广泛应用于计算机、数字通信、自动控制、数字信号处理和多媒体等领域
[1‐3]。

DAC 属于数模
混合电路，相较于单纯的数字电路或模拟电路，测试条件更为复杂，测试难度更加突出。

对DAC 电路进行测试，既需要应对高速变化的数字信号，又需要采集高质量的模拟信息，测试所需信号的稳定性、精确度及抗干扰能力远高于单纯的数字或模拟电路[4‐5]。

测试所用的
集成电路自动测试设备（ATE ）是一款可扩展型平台，融合了数字测试、模拟测试和射频测试等资源，能够满足高速DAC 测试的需求[6‐7]。

本文以一款高速数模转换器电路DACXX 为测试对象，介绍了DAC 电路的工作原理和测试方法；然后通过优化DAC 数据码、改进ATE 测试板卡PCB 等方法，优化了测试指标，使得SFDR 等高频DAC 动态类参数指标接近或达到实装测试值，从而提高ATE 机台上测试高速DAC 射频参数的可靠性。

1 电路介绍
DACXX 是一款低功耗、高动态范围的四通道16位
数模转换器（DAC ），采样率高达1.25 GSPS 。

如图1所
DOI ：10.16652/j.issn.1004‐373x.2024.02.004
引用格式：沈锺杰，张一圣，孔锐，等.基于ATE 的高速DAC 射频参数SFDR 测试技术优化[J].现代电子技术，2024，47（2）：16‐20.
基于ATE 的高速DAC 射频参数SFDR 测试技术优化
沈锺杰， 张一圣， 孔 锐， 王建超
（中国电子科技集团公司 第五十八研究所， 江苏 无锡 214035）
摘 要： 利用集成电路自动测试设备（ATE ）测试高速DAC 射频参数时，由于ATE 测试板PCB 走线较长、损耗较大以及机台提供的信号抖动比实装大等原因，导致ATE 上高速DAC 射频参数测试指标低于实装测试值。

为此，文中介绍DAC 电路的工作原理和测试方法；其次为解决上述问题，对测试码的生成以及PCB 的布局等进行一系列改进，并将改进前后的测试值与典型值进行对比。

结果表明，改进措施成效显著，大大优化了高速DAC 射频参数的测试指标，使得SFDR 等高频DAC 动态类参数指标接近或达到实装测试值。

关键词： 集成电路； 自动测试设备（ATE ）； 高速数模转换器； 射频参数； SFDR 参数； 测试码； PCB 测试板
中图分类号： TN407‐34 文献标识码： A 文章编号： 1004‐373X （2024）02‐0016‐05
ATE⁃based optimization of testing technology for RF parameter SFDR of
high⁃speed DAC
SHEN Zhongjie, ZHANG Yisheng, KONG Rui, WANG Jianchao
(The 58th Research Institude of China Electronics Technology Group Corporation, Wuxi 214035, China)
Abstract ： When using the integrated circuit automatic test equipment (ATE) to test the radio frequency (RF) parameters of high ‐speed digital to analog converter (DAC), due to reasons such as long PCB wiring, high losses, and greater signal jitter provided by the machine compared to the actual installation, the testing indicators of high‐speed DAC RF parameters on ATE are lower than the actual installation test values. Therefore, the working principle and testing methods of DAC circuits are
introduced. To address the above issues, a series of improvements were made to the generation of test codes and PCB layout, and the testing values before and after the improvements were compared with typical values. The results show that the improvement measures can realize significant results, greatly optimizing the testing indicators of high‐speed DAC RF parameters, and making
the dynamic parameter indicators of high‐frequency DAC such as SFDR close to or reach the actual test values.Keywords ： integrated circuit; ATE; high‐speed DAC; RF parameter; spurious free dynamic range (SFDR) parameter; testing
code; PCB testing board
收稿日期：2023‐06‐08 修回日期：2023‐07‐13
16
第2期
示，DACXX 电路的A 通道和B 通道共用一组差分输入管脚DAB[15:0]P/N ，其中A 通道的输入数据会在数据时钟管脚DATACLKP/N 的上升沿被抓取，B 通道的输入数据则会在DATACLKP/N 的下降沿被抓取。

同理，C 通道和D 通道也是共用一组差分输入管脚DCD[15:0]P/N。

图1 DACXX 采样时序图
DACXX 是电流输出型的DAC ，共有4路差分电流
输出：IOUTAP 和IOUTAN 、IOUTBP 和IOUTBN 、IOUTCP 和IOUTCN 、IOUTDP 和IOUTDN 。

互补形式的差分输出电流能够有效消除共模噪声源（数字馈通、片上和PCB 噪声）、DC 偏置以及级次失真分量造成的不利影响，同时信号的输出功率也将提升2倍。

一对差分输出电流IOUTP 和IOUTN 之间的关系表示为：
IOUT FS =IOUTP +IOUTN
（1）
式中IOUT FS 为满幅电流，最高可达30 mA 。

假定流入某一节点的电流符号为“-”，流出某一节
点的电流符号为“+”，对于DACXX ，输出电流由IOUTP 流入IOUTN ，于是输出电流P 端和N 端的大小可以表示为：
IOUTP =IOUT FS ×CODE 65 536
（2）
IOUTN =IOUT FS ×()
65 536-CODE 65 536（3）
式中CODE 为DAC 数据输入字的十进制表示。

当IOUTP 和IOUTN 驱动的负载电阻为R L 时，IOUTP
和IOUTN 两端的电压为：
VOUTP =IOUTP·R L
（4）VOUTN =IOUTN·R L
（5）
2 参数介绍
无杂散动态范围SFDR 是高速DAC 测试的一项重要射频参数和性能指标，指载波频率的RMS 幅度与次最大失真成分的RMS 值之比。

SFDR 大小通常用dBc （相对于载波频率幅度）或dBFS （相对于DAC 的满量程范围）衡量[8‐9]。

SFDR 参数的测试中，一般选择正弦波作为载波信号。

表1为DACXX 关键动态参数SFDR 的测试条件，其中f DAC 指采样频率，f OUT 指输出正弦波信号的频率，
共测量了20 MHz 、50 MHz 、70 MHz 三种频率下的SFDR 参数。

表1 DACXX 动态参数SFDR
测试条件（f DAC = 1.25 GSPS ）
f OUT = 20 MHz f OUT = 50 MHz f OUT = 70 MHz
SFDR/dBc
737066
3 测试方案设计
基于ATE 的SFDR 测试方案基本步骤为：
1） 生成符合测试条件的测试码，将生成的测试码导入ATE 的软件环境；2） 利用ATE 的采集模块Digitizer 抓取电路的模拟输出波形；3） 对抓取到的波形进行数据处理，计算得出SFDR 。

但是对于类似DACXX 的高速DAC ，ATE 自带的采
集模块满足不了采样频率的要求，需要外接频谱仪抓取波形得到SFDR 。

4 测试码的生成
测试向量生成是集成电路测试的一个重要环节[10‐11]。

SFDR 测试码的生成需要考虑4个关键参数，即信号频率F t 、采样频率F s 、采样点数N 以及信号周期数K 。

由于SFDR 的计算通常需要在频域进行，所以先对模拟输出波形进行快速傅里叶变换（FFT ），将波形从时域转换到频域。

为了获得完美的频谱波形，FFT 要求时域信号无限连续，即信号的起点和终点能够相连，严丝合缝。

采样范围内的信号周期数K 需为整数，且满足如下条件：
K N =F
t F s
（6）
以f DAC =1.25 GSPS 、f OUT =20 MHz 为例，此时，F s =
1 250 MHz ，F t =20 MHz ，采样点数N 通常为2n ，N 越大，噪声越小，此处设为65 536。

可通过式（6）计算出周期数K =1 048.576。

周期数K 需为整数，且与采样点数N
互质，否则生成的测试波形中会存在冗余的重复点；其次采样点数N 为偶数，因此可将周期数K 确定为奇数，即设定K =1 049，代入公式（6）反推F t =20.008 MHz ，由此4个关键参数的值都确定了。

基于上述原理，本文设计了一款可以针对不同位数
并行DAC 、不同输出路数、不同内插模式等各种条件自动生成数据输入测试码的软件，软件界面如图2所示。

该软
沈锺杰，等：基于ATE 的高速DAC 射频参数SFDR 测试技术优化17
现代电子技术
2024年第47卷
件能够根据输入参数自动生成DAC 测试所需数据，提高了DAC 测试的效率，优化了DAC
动态参数测试指标。

图2 软件界面
5 测试结果
图3为DACXX 数据手册中SFDR 参数的典型频谱图，采样频率f DAC 为1 250 MSPS ，输出信号频率分别为20 MHz 和70 MHz ，其典型值为73 dBc 和66 dBc。

图3 数据手册中不同频率下SFDR 参数的频谱图
图4为DACXX 测试板卡DAC 动态参数测试的原理图。

一对差分输出IOUTAP 和IOUTAN 先后通过滤波电容C 1、C 2，巴伦T 1、变压器T 2以及SMA 头S 1连接频谱仪，其中一对100 Ω的下拉电阻用于将电流输出转换为电压输出。

图5为ATE 测试板卡的PCB 图。

图6为ATE
测试实际测得的输出信号频率在20 MHz 和70 MHz 下的频谱图。

与图3相比，20 MHz 下的SFDR 为70.42 dBc （载波为0 dB ），比典型值低了2.58 dBc ；70 MHz 下的SFDR 为63 dBc ，比典型值低了3 dBc。

图4 DAC
动态参数测试原理图
图5 ATE 测试板卡PCB
图
图6 ATE 测试所得不同频率下SFDR 参数的频谱图
18
第2期
由于DACXX是四路输出，考虑到信号隔离度和信号质量问题，对原先的PCB进行如下改进：
1）将模拟信号和数字信号隔离；
2） DAC信号按微带线处理，减少stub；
3）高频信号周围加屏蔽地孔，四路DAC输出增加隔离度等。

首先需要将模拟信号和数字信号隔离。

由于数字信号通常为矩形波，含有大量的谐波分量，若不把测试板中的模拟地和数字地从接入点分隔开，数字信号中的谐波将会对模拟信号的波形造成干扰，从而影响信号的完整性。

为了避免数字信号耦合到模拟信号中，将模拟地和数字地单独铺铜，再在桥接处用0 Ω电阻单点连接。

0 Ω电阻相当于狭窄的电流通路，在所有频带上都有衰减作用，能限制环路电流，抑制噪声。

其次将DAC的模拟输出信号采用微带线结构布线。

微带线是指由支在介质基片上的单一导体带构成的微波传输线，由于其一面是板材介质，另一面是介电常数低的空气，因此信号损耗小、传输速度快、抗干扰能力强，适用于对信号质量要求较高的高速信号。

此外，微带线的特性阻抗取决于线的厚度、宽度以及与地层的距离，易于控制，便于实现阻抗连续。

本文对DAC的模拟信号采用微带线结构表层走线，减少过孔和stub，同时使用微孔技术将过孔直接打在焊盘上，尽可能消除阻抗不连续的断点，降低信号传输的损耗。

最后，通过在高频信号周围加屏蔽过孔带增加四路DAC输出的隔离度。

屏蔽过孔带是指分布在信号线两侧的一连串接地过孔形成的屏蔽线，可以有效抑制信号间的串扰[12]。

任一频率的电磁波在测试板上传输的波长可以表示为：
λ=c f·ε
e
（7）式中：c为真空中的光速；f为电磁波的频率；εe为有效介电常数。

当屏蔽地孔的间距≤120时，可以显著降低射频信号EMC的泄漏，防止高频信号间的干扰。

在有限的空间内尽可能地将四路DAC输出信号间的距离增大，同时在信号两侧布上屏蔽过孔带，增加四路DAC输出的隔离度。

图7为改进后ATE测试板卡的PCB图，其提高了信号走线质量，减小了信号损耗[13]。

图8为PCB改进后ATE测试实际测得的输出信号频率在20 MHz和70 MHz下的频谱图。

与图6相比，20 MHz下的SFDR为74.58 dBc（载波为0 dB），优化了4.16 dBc，比典型值高了1.58 dBc；70 MHz下的SFDR为68.74 dBc，优化了
5.74 dBc，比典型值高了2.74 dBc。

图7
改进后的ATE测试板卡PCB图
图8 PCB改进后ATE测试不同频率下
SFDR参数的频谱图
6 结语
高频类DAC在ATE上开发时，动态类参数如SFDR等测试指标往往低于实装测试值。

本文通过对ATE测试板卡PCB的改进、DAC数据码的优化以及测
试程序时序上的调整等，大大优化了测试指标，使得
沈锺杰，等：基于ATE的高速DAC射频参数SFDR测试技术优化19
现代电子技术2024年第47卷
SFDR等高频DAC动态类参数指标接近或达到实装测试值，提高了ATE机台上测试高速DAC射频参数的可靠性。

注：本文通讯作者为沈锺杰。

参考文献
[1] 康明超，孔祥艺，黄立朝，等.一种双通道16位串行数模转换
器电路设计[J].电子与封装，2021，21（6）：40‐43.
[2] 付志博.高速高精度DAC设计研究[D].北京：北方工业大学，2013.
[3] 魏永旺，罗海波，邹彦.18位数/模转换芯片DAC9881的原理与
应用[J].现代电子技术，2009，32（14）：167‐169.
[4] 马瑞.基于FPGA的高精度DAC测试方法研究与实现[D].西
安：西安电子科技大学，2013.
[5] 卢庆林.DAC，ADC电路的仿真实验研究[J].现代电子技术，2006，29（23）：131‐133.[6] 赵桦，王建超.基于V93000 ATE的大电流测试方法研究[J].电
子与封装，2017，17（12）：14‐17.
[7] 裴颂伟，李兆麟，李圣龙，等.基于V93000的SoC中端口非测
试复用的ADC和DAC IP核性能测试方案[J].电子学报，2013，41（7）：1358‐1364.
[8] 邵杰，唐路.应用于高精度模数转换器的乘法数模单元模块研
究[J].电子与封装，2022，22（4）：57‐62.
[9] 黎佳.一种12位500 MS/s分段型电流舵DAC的设计[J].电子
技术应用，2013，39（5）：48‐50.
[10] 宋尚升.集成电路测试原理和向量生成方法分析[J].现代电
子技术，2014，37（6）：122‐124.
[11] 范志翔，罗岚，陆生礼.功能测试矢量的重排与测试时间的压
缩[J].现代电子技术，2006，29（5）：82‐83.
[12] 丁旭旻，张少卿，吴群.隔离线接地孔间距对抑制串扰效能影
响的分析[J].微波学报，2010，26（z2）：17‐20.
[13] 张一圣，武新郑，张兴.一种基于V93000的高速缓冲器测试
方法[J].电子质量，2020（11）：26‐29.
作者简介：沈锺杰（1996—），男，江苏苏州人，硕士，主要研究方向为集成电路测试。

20。