北大集成电路版图设计课件_第2章 集成电路制造工艺
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
20
切片，倒角，抛光
切片，（111）（100）切片偏差小于±1°，但外 延用（111）片应偏出3±0.5°。 倒角，将切割好的晶片的锐利边修整成圆弧形，防 止晶片边缘破裂及晶格缺陷产生 抛光，单晶硅片表面需要改善微缺陷，从而获得高 平坦度的抛光面。抛光的设备：多片式抛光机，单 片式抛光机。 抛光的方式：先粗抛，去除损伤层， 一般去除量约在10-20μm；再精抛，改善晶片表面 的微粗糙程度，一般去除量1μm以下。
39
硅的热氧化
热氧化制备SiO2工艺就是在高温和氧化物质（氧气或者水汽） 存在条件下，在清洁的硅片表面上生长出所需厚度的二氧化 硅。 热氧化是在Si/SiO2界面进行，通过扩散和化学反应实现。O2 或H2O，在生成的二氧化硅内扩散，到达Si/SiO2界面后再与 Si反应， O2+Si → SiO2； H2O+Si → SiO2+H2 ， 硅被消耗，所以硅片变薄，氧化层增厚。 生长1μm厚SiO2 约消耗0.44μm 厚的硅
18
不同生长技术可获得的最小载流子浓度
硅片制造流程
1. 单晶生长 2. 切断 3. 滚磨，定晶向 4. 切片 5. 倒角 6. 研磨 7. 腐蚀 8. 抛光 9. 清洗 10. 检验与包装
19
定晶向
硅片主要晶向、晶型的定位平边
用X射线衍射确定晶向，X射线被晶体衍射时. 通过测量衍射线的方位可以确定出晶体取向
12
晶体掺杂
轻掺杂 （ n-—Si、p--Si），杂质浓度在1014-1016/cm3 之间，多用于大功率整流器件； 中等掺杂 （n—Si、p—Si ），杂质浓度在1016-1018/cm3 之间，主要用于晶体管器件； 重掺杂 （n+—Si、p+—Si），杂质浓度在1018-1020/cm3 之间，是外延用的单晶衬底。
同质外延又称为均匀外延，是外延层与衬底材料 相同的外延。 异质外延也称为非均匀外延，外延层与衬底材料 不相同，甚至物理结构也与衬底完全不同。 GaAs/Si 、SOI（SOS）等材料就可通过异质外延 工艺获得。
异质外延的相容性
1. 衬底与外延层不发生化学反应，不发生大量的溶 解现象； 2.衬底与外延层热力学参数相匹配，即热膨胀系数接 近。以避免外延层由生长温度冷却至室温时，产生残余热 应力，界面位错，甚至外延层破裂。 3.衬底与外延层晶格参数相匹配，即晶体结构，晶格 常数接近，以避免晶格参数不匹配引起的外延层与衬底接 触的界面晶格缺陷多和应力大的现象。
按制备时有无使用坩埚又分为两类
有坩埚的：直拉法、磁控直拉法； 无坩埚的：悬浮区熔法 。
6
直拉法CZ
1918年，切克劳斯基 （J. Czochralski）从熔 融金属中拉制出了金属 细灯丝。 在20世纪50年代初期， G. K. Teal和J. B. Little 采用类似的方法从熔融 硅中拉制出了单晶硅锭， 开发出直拉法生长单晶 硅锭技术。 目前拉制的单晶硅锭直 径已可达450mm，18英 寸。
25
异质外延衬底和外延层的材料不同，晶体结构 和晶格常数不可能完全匹配。外延生长工艺不 同，在外延界面会出现两种情况——应力释放 带来界面缺陷，或者在外延层很薄时出现赝晶 （pseudomorphic）（应力未释放）
异质外延生长工艺的两种类型
26
特点
外延生长时,外延层与衬底晶向
相同。但掺入杂质的类型、浓度 都可以与衬底不同，增加了微电 子器件和电路工艺的灵活性。 多次外延工艺得到多层不同掺杂 类型、不同杂质含量、不同厚度， 甚至不同材料的外延层。
27
外延工艺用途
b b e n+ p e n+ p SiO2 SiO2 n-Si外延层 n衬底 n+Si衬底
c c 双极型晶体管 双极型晶体管 n衬底掺杂浓度低； n衬底掺杂浓度高。
28
1.高的集电结击穿电压 2.低的集电极串联电阻
b
e n+ p SiO2 n-Si外延层 n+Si衬底
•优势： 双极型晶体管 1.高的集电结击穿电压（外延层掺杂浓度低） 2.低的集电极串联电阻（衬底掺杂浓度高） •解决了提高频率（集电结电容大）和增大功 率（集电极电阻小）对集电区电阻率要求上的 矛盾
23
外延工艺种类
按材料划分：同质外延和异质外延 按工艺方法划分：气相外延（VPE)，液相外延 (LVP)，固相外延 (SPE)，分子束外延（MBE) 按温度划分：高温外延(1000℃以上)；低温外延 (1000℃以下)；变温外延--先低温下成核，再高温 下生长外延层 按电阻率高低划分：正外延--低阻衬底上外延高阻 层；反外延--高阻衬底上外延低阻层(器件制作在 高阻层上) 按外延层结构分类: 普通外延，选择外延，多层外 延 24 其它划分方法：按结构划分；按外延层厚度划分等
光刻工艺
刻蚀工艺
2
集成电路芯片 半导体硅片 集成电路制造工艺
集成电路制造工艺是一项复杂而又高精度的制造过 程，是实现半导体硅片至集成电路芯片的桥梁。
3
2.1 硅片制备
单晶硅制备：1.石英砂冶炼、提纯制备出高纯多晶
硅，然后熔融多晶硅拉制单晶硅； 2.外延。 制备多晶硅，是采用地球上最普遍的原料石英砂（也 称硅石），就是二氧化硅，通过冶炼获得多晶硅，再 经一系列化学的、物理的提纯工艺就制出半导体纯度 的多晶硅。电子级多晶硅纯度可达11N,即 99.999999999%。
31
微波器件的芯片制造，需要具有突变杂质分 布的复杂多层结构衬底材料。可以采用多层 外延工艺来实现这类衬底材料的制备，通常 采用MBE技术。 采用异质外延的SOS／CMOS电路，外延衬底为 绝缘的蓝宝石，能够有效地防止元件之间的 漏电流，抗辐照闩锁；而且结构尺寸比体硅 CMOS电路小，因SOS结构不用隔离环，元件制 作在硅外延层小岛上，岛与岛之间的隔离距 离只要满足光刻工艺精度，就能达到电隔离 要求，所以元件之间的间距很小，CMOS电路 的集成度也就提高了。
32
2.3 氧化工艺
二氧化硅是微电子工艺中采用最多的介质薄 膜。 二氧化硅薄膜的制备方法有： 1.热氧化 2.化学气相淀积 3.物理法淀积 4.阳极氧化等 热氧化是最常用的氧化方法，需要消耗硅衬 底，是一种本征氧化法。
33
二氧化硅结构
SiO2基本结构单元 SiOX
34
结构
石英晶体结构
36
二氧化硅膜用途
元器件的组成部分 作为掩蔽膜
0.8 nm栅氧化层
High K
离子注入掩蔽
作为电隔离膜 互连 层间 绝缘 介质
隔离工艺
37
38
SiO2与Si之间完美的界面特性是成就硅 时代的主要原因
TEM照片——单晶硅表面热氧化所得非晶二氧化硅薄膜
透射电子显微镜 （Transmission electron microscopy，缩写TEM ）
29
c
n+埋层 n-Si外延层 SiO2 p+隔离墙
P-Si衬元 件和衬底之间必须 进行电学隔离。 利用外延技术的pn 结隔离是早期双极 型集成电路常采用 的电隔离方法。
pn结隔离示意图
30
P阱
n阱
制作在外延层上的双阱CMOS剖面图
将CMOS电路制作在 外延层上比制作在体 硅抛光片上有以下优 点： ①避免了闩锁效应； ②避免了硅层中SiOx 的 沉积； ③硅表面更光滑，损伤 最小。
直拉法生长单晶硅装置示意图
7
单晶炉
单晶炉组成： 1. 炉体部分： 坩埚、水
冷装置和拉杆等机械传 动部分； 2. 加热控温系统：光学 高温计、加热器、隔热 装置等； 3. 真空部分：机械泵、扩 散泵、真空计等; 4. 控制部分: 电控系统等
8
TDR-A型单晶炉照片
单晶炉视频
9
直拉法-Czochralski法(CZ法)
悬浮区熔装置示意图
17
CZ、MCZ和FZ比较
直拉法工艺成熟，可拉出大 直径硅棒，难以生长出无氧 高阻单晶硅，目前采用最多 的硅棒生产方法。 磁控直拉法能生长无氧、均 匀好的大直径单晶硅棒。设 备较直拉法设备复杂得多， 造价也高得多，强磁场的存 在使得生产成本也大幅提高。 悬浮区熔法与直拉法相比， 去掉了坩埚，能拉制出无氧 高阻单晶，当前FZ硅的电阻 率可达5000Ω· cm以上，硅锭 直径小。
非晶态二氧化硅结构
原子密度2.2*1022/cm3 热氧化的SiO2是非晶态，是四面体网络状结构 两四面体之间的氧原子称桥联氧原子， 只与一个四面体相联的氧原子称非桥联氧原子
35
4.1.2 二氧化硅的理化性质及用途
密度: SiO2致密程度的标志。密度大表示致密程度 高，约2~2.2g/cm3； 熔点: 石英晶体的熔点1732℃，而非晶态的SiO2无 熔点，软化点约1500℃； 电阻率：与制备方法及所含杂质有关，高温干氧可 达1016Ω· cm，一般在107-1015Ω· cm； 介电性：介电常数3.9； 介电强度：100~1000V/μm； 折射率：在1.33~1.37之间； 腐蚀性：只和HF酸反应，与强碱反应缓慢。
22
2.2 外延
在微电子工艺中，外延(epitaxy)是指在单 晶衬底上，用物理的或化学的方法，按衬 底晶向排列（生长）单晶膜的工艺过程。 新排列的晶体称为外延层，有外延层的硅 片称为（硅）外延片。 与先前描述的单晶生长不同在于外延生长 温度低于熔点许多。 外延是在晶体上生长晶体，生长出的晶体 的晶向与衬底晶向相同，掺杂类型、电阻 率可不同。n/n+，n/p，GaAs/Si。
原理：在坩埚中放入多
晶硅，加热使之熔融，用 一个夹头夹住一块适当晶 向的籽晶，将它悬浮在坩 埚上，拉制时，一端插入 熔体直到熔化，然后再缓 慢向上提拉，这时在液固界面经过逐渐冷凝就形 成了单晶。提拉时，坩埚 和拉杆的旋转方向相反。 10
CZ法工艺流程
准备
腐蚀清洗多晶-籽晶准备-装炉-
真空操作
13
磁控直拉法（MCZ法）
在直拉法单晶炉上附加了 一个稳定的强磁场，工艺 与一般直拉法相同，能生 长大直径的，无氧的，均 匀的单晶硅。 在CZ法单晶炉上加一强磁 场，高传导熔体硅的流动 因切割磁力线而产生洛仑 兹力，这相当于增强了熔 体的粘性，熔体对流受阻
洛仑兹力 F=qν×B
MCZ单晶炉
14
水平磁场与坩埚内熔体各部位的相互作用
15
MCZ法拉制Si棒照片
北京有色金属总院采用 MCZ法生产的12吋硅棒， 等颈长400mm，晶体重 81Kg。
16
悬浮区熔法（FZ法）
悬浮区熔法，多晶与单晶均由 夹具夹着，由高频加热器产生 一悬浮的溶区，多晶硅连续通 过熔区熔融，在熔区与单晶接 触的界面处生长单晶。 熔区的存在是由于融体表面张 力的缘故，悬浮区熔法没有坩 埚的污染，因此能生长出无氧 的，纯度更高的单晶硅棒。
21
硅片分类
按直径划分 按单晶生长方法划分
CZ硅：二极管、外延衬底、太阳能电池、集成电路 MCZ硅：用途和CZ硅相似，性能好于CZ硅
FZ硅：高压大功率器件，可控整流器件
外延硅：晶体管，集成电路领域，如逻辑电路一般使用
价格较高的外延片，因其在集成电路制造中有更好的适 用性
按掺杂情况划分 按用途划分: 二极管级、集成电路级、太阳电池级
开炉
升温-水冷-通惰性与掺杂气体
生长
引晶-缩颈-放肩-等径生长-收尾
停炉
降温-停气-停止抽真空-停水冷-开炉
缩颈作用示意图
11
CZ法特点
工艺成熟，可拉制大直径硅锭； 多是采用液相法掺杂，受杂质分凝、杂质蒸发，
以及坩埚污染影响大，掺杂浓度的均匀性较差。 纵向 考虑杂质分凝 横向 温度场 坩埚影响，即氧的引入 SiO2→Si+O2
第二章 集成电路制造工艺
1
单晶硅制备 硅片制备 硅片的分类 概述 外延工艺 外延工艺的分类与用途 二氧化硅薄膜概述 集 成 电 路 制 造 工 艺 氧化工艺 硅的热氧化 扩散 掺杂工艺 离子注入 化学气相沉积 物理气相沉积 光刻工艺流程 光刻胶 CMO S集 成 电 路 工 艺 流 程
薄膜制备工艺
4
冶炼是采用木炭或其它含碳物质如煤、焦油等
来还原石英砂，得到硅，硅的含量在98-99﹪之 间，称为冶金级硅，也称为粗硅或硅铁。
SiO2+2C 1600-1800℃ Si+ 2CO↑
主要杂质：Fe、Al、C、B、P、Cu，要进一步提纯。
5
采用熔体生长法制备单晶硅棒
多晶硅→熔体硅→单晶硅棒
切片，倒角，抛光
切片，（111）（100）切片偏差小于±1°，但外 延用（111）片应偏出3±0.5°。 倒角，将切割好的晶片的锐利边修整成圆弧形，防 止晶片边缘破裂及晶格缺陷产生 抛光，单晶硅片表面需要改善微缺陷，从而获得高 平坦度的抛光面。抛光的设备：多片式抛光机，单 片式抛光机。 抛光的方式：先粗抛，去除损伤层， 一般去除量约在10-20μm；再精抛，改善晶片表面 的微粗糙程度，一般去除量1μm以下。
39
硅的热氧化
热氧化制备SiO2工艺就是在高温和氧化物质（氧气或者水汽） 存在条件下，在清洁的硅片表面上生长出所需厚度的二氧化 硅。 热氧化是在Si/SiO2界面进行，通过扩散和化学反应实现。O2 或H2O，在生成的二氧化硅内扩散，到达Si/SiO2界面后再与 Si反应， O2+Si → SiO2； H2O+Si → SiO2+H2 ， 硅被消耗，所以硅片变薄，氧化层增厚。 生长1μm厚SiO2 约消耗0.44μm 厚的硅
18
不同生长技术可获得的最小载流子浓度
硅片制造流程
1. 单晶生长 2. 切断 3. 滚磨，定晶向 4. 切片 5. 倒角 6. 研磨 7. 腐蚀 8. 抛光 9. 清洗 10. 检验与包装
19
定晶向
硅片主要晶向、晶型的定位平边
用X射线衍射确定晶向，X射线被晶体衍射时. 通过测量衍射线的方位可以确定出晶体取向
12
晶体掺杂
轻掺杂 （ n-—Si、p--Si），杂质浓度在1014-1016/cm3 之间，多用于大功率整流器件； 中等掺杂 （n—Si、p—Si ），杂质浓度在1016-1018/cm3 之间，主要用于晶体管器件； 重掺杂 （n+—Si、p+—Si），杂质浓度在1018-1020/cm3 之间，是外延用的单晶衬底。
同质外延又称为均匀外延，是外延层与衬底材料 相同的外延。 异质外延也称为非均匀外延，外延层与衬底材料 不相同，甚至物理结构也与衬底完全不同。 GaAs/Si 、SOI（SOS）等材料就可通过异质外延 工艺获得。
异质外延的相容性
1. 衬底与外延层不发生化学反应，不发生大量的溶 解现象； 2.衬底与外延层热力学参数相匹配，即热膨胀系数接 近。以避免外延层由生长温度冷却至室温时，产生残余热 应力，界面位错，甚至外延层破裂。 3.衬底与外延层晶格参数相匹配，即晶体结构，晶格 常数接近，以避免晶格参数不匹配引起的外延层与衬底接 触的界面晶格缺陷多和应力大的现象。
按制备时有无使用坩埚又分为两类
有坩埚的：直拉法、磁控直拉法； 无坩埚的：悬浮区熔法 。
6
直拉法CZ
1918年，切克劳斯基 （J. Czochralski）从熔 融金属中拉制出了金属 细灯丝。 在20世纪50年代初期， G. K. Teal和J. B. Little 采用类似的方法从熔融 硅中拉制出了单晶硅锭， 开发出直拉法生长单晶 硅锭技术。 目前拉制的单晶硅锭直 径已可达450mm，18英 寸。
25
异质外延衬底和外延层的材料不同，晶体结构 和晶格常数不可能完全匹配。外延生长工艺不 同，在外延界面会出现两种情况——应力释放 带来界面缺陷，或者在外延层很薄时出现赝晶 （pseudomorphic）（应力未释放）
异质外延生长工艺的两种类型
26
特点
外延生长时,外延层与衬底晶向
相同。但掺入杂质的类型、浓度 都可以与衬底不同，增加了微电 子器件和电路工艺的灵活性。 多次外延工艺得到多层不同掺杂 类型、不同杂质含量、不同厚度， 甚至不同材料的外延层。
27
外延工艺用途
b b e n+ p e n+ p SiO2 SiO2 n-Si外延层 n衬底 n+Si衬底
c c 双极型晶体管 双极型晶体管 n衬底掺杂浓度低； n衬底掺杂浓度高。
28
1.高的集电结击穿电压 2.低的集电极串联电阻
b
e n+ p SiO2 n-Si外延层 n+Si衬底
•优势： 双极型晶体管 1.高的集电结击穿电压（外延层掺杂浓度低） 2.低的集电极串联电阻（衬底掺杂浓度高） •解决了提高频率（集电结电容大）和增大功 率（集电极电阻小）对集电区电阻率要求上的 矛盾
23
外延工艺种类
按材料划分：同质外延和异质外延 按工艺方法划分：气相外延（VPE)，液相外延 (LVP)，固相外延 (SPE)，分子束外延（MBE) 按温度划分：高温外延(1000℃以上)；低温外延 (1000℃以下)；变温外延--先低温下成核，再高温 下生长外延层 按电阻率高低划分：正外延--低阻衬底上外延高阻 层；反外延--高阻衬底上外延低阻层(器件制作在 高阻层上) 按外延层结构分类: 普通外延，选择外延，多层外 延 24 其它划分方法：按结构划分；按外延层厚度划分等
光刻工艺
刻蚀工艺
2
集成电路芯片 半导体硅片 集成电路制造工艺
集成电路制造工艺是一项复杂而又高精度的制造过 程，是实现半导体硅片至集成电路芯片的桥梁。
3
2.1 硅片制备
单晶硅制备：1.石英砂冶炼、提纯制备出高纯多晶
硅，然后熔融多晶硅拉制单晶硅； 2.外延。 制备多晶硅，是采用地球上最普遍的原料石英砂（也 称硅石），就是二氧化硅，通过冶炼获得多晶硅，再 经一系列化学的、物理的提纯工艺就制出半导体纯度 的多晶硅。电子级多晶硅纯度可达11N,即 99.999999999%。
31
微波器件的芯片制造，需要具有突变杂质分 布的复杂多层结构衬底材料。可以采用多层 外延工艺来实现这类衬底材料的制备，通常 采用MBE技术。 采用异质外延的SOS／CMOS电路，外延衬底为 绝缘的蓝宝石，能够有效地防止元件之间的 漏电流，抗辐照闩锁；而且结构尺寸比体硅 CMOS电路小，因SOS结构不用隔离环，元件制 作在硅外延层小岛上，岛与岛之间的隔离距 离只要满足光刻工艺精度，就能达到电隔离 要求，所以元件之间的间距很小，CMOS电路 的集成度也就提高了。
32
2.3 氧化工艺
二氧化硅是微电子工艺中采用最多的介质薄 膜。 二氧化硅薄膜的制备方法有： 1.热氧化 2.化学气相淀积 3.物理法淀积 4.阳极氧化等 热氧化是最常用的氧化方法，需要消耗硅衬 底，是一种本征氧化法。
33
二氧化硅结构
SiO2基本结构单元 SiOX
34
结构
石英晶体结构
36
二氧化硅膜用途
元器件的组成部分 作为掩蔽膜
0.8 nm栅氧化层
High K
离子注入掩蔽
作为电隔离膜 互连 层间 绝缘 介质
隔离工艺
37
38
SiO2与Si之间完美的界面特性是成就硅 时代的主要原因
TEM照片——单晶硅表面热氧化所得非晶二氧化硅薄膜
透射电子显微镜 （Transmission electron microscopy，缩写TEM ）
29
c
n+埋层 n-Si外延层 SiO2 p+隔离墙
P-Si衬元 件和衬底之间必须 进行电学隔离。 利用外延技术的pn 结隔离是早期双极 型集成电路常采用 的电隔离方法。
pn结隔离示意图
30
P阱
n阱
制作在外延层上的双阱CMOS剖面图
将CMOS电路制作在 外延层上比制作在体 硅抛光片上有以下优 点： ①避免了闩锁效应； ②避免了硅层中SiOx 的 沉积； ③硅表面更光滑，损伤 最小。
直拉法生长单晶硅装置示意图
7
单晶炉
单晶炉组成： 1. 炉体部分： 坩埚、水
冷装置和拉杆等机械传 动部分； 2. 加热控温系统：光学 高温计、加热器、隔热 装置等； 3. 真空部分：机械泵、扩 散泵、真空计等; 4. 控制部分: 电控系统等
8
TDR-A型单晶炉照片
单晶炉视频
9
直拉法-Czochralski法(CZ法)
悬浮区熔装置示意图
17
CZ、MCZ和FZ比较
直拉法工艺成熟，可拉出大 直径硅棒，难以生长出无氧 高阻单晶硅，目前采用最多 的硅棒生产方法。 磁控直拉法能生长无氧、均 匀好的大直径单晶硅棒。设 备较直拉法设备复杂得多， 造价也高得多，强磁场的存 在使得生产成本也大幅提高。 悬浮区熔法与直拉法相比， 去掉了坩埚，能拉制出无氧 高阻单晶，当前FZ硅的电阻 率可达5000Ω· cm以上，硅锭 直径小。
非晶态二氧化硅结构
原子密度2.2*1022/cm3 热氧化的SiO2是非晶态，是四面体网络状结构 两四面体之间的氧原子称桥联氧原子， 只与一个四面体相联的氧原子称非桥联氧原子
35
4.1.2 二氧化硅的理化性质及用途
密度: SiO2致密程度的标志。密度大表示致密程度 高，约2~2.2g/cm3； 熔点: 石英晶体的熔点1732℃，而非晶态的SiO2无 熔点，软化点约1500℃； 电阻率：与制备方法及所含杂质有关，高温干氧可 达1016Ω· cm，一般在107-1015Ω· cm； 介电性：介电常数3.9； 介电强度：100~1000V/μm； 折射率：在1.33~1.37之间； 腐蚀性：只和HF酸反应，与强碱反应缓慢。
22
2.2 外延
在微电子工艺中，外延(epitaxy)是指在单 晶衬底上，用物理的或化学的方法，按衬 底晶向排列（生长）单晶膜的工艺过程。 新排列的晶体称为外延层，有外延层的硅 片称为（硅）外延片。 与先前描述的单晶生长不同在于外延生长 温度低于熔点许多。 外延是在晶体上生长晶体，生长出的晶体 的晶向与衬底晶向相同，掺杂类型、电阻 率可不同。n/n+，n/p，GaAs/Si。
原理：在坩埚中放入多
晶硅，加热使之熔融，用 一个夹头夹住一块适当晶 向的籽晶，将它悬浮在坩 埚上，拉制时，一端插入 熔体直到熔化，然后再缓 慢向上提拉，这时在液固界面经过逐渐冷凝就形 成了单晶。提拉时，坩埚 和拉杆的旋转方向相反。 10
CZ法工艺流程
准备
腐蚀清洗多晶-籽晶准备-装炉-
真空操作
13
磁控直拉法（MCZ法）
在直拉法单晶炉上附加了 一个稳定的强磁场，工艺 与一般直拉法相同，能生 长大直径的，无氧的，均 匀的单晶硅。 在CZ法单晶炉上加一强磁 场，高传导熔体硅的流动 因切割磁力线而产生洛仑 兹力，这相当于增强了熔 体的粘性，熔体对流受阻
洛仑兹力 F=qν×B
MCZ单晶炉
14
水平磁场与坩埚内熔体各部位的相互作用
15
MCZ法拉制Si棒照片
北京有色金属总院采用 MCZ法生产的12吋硅棒， 等颈长400mm，晶体重 81Kg。
16
悬浮区熔法（FZ法）
悬浮区熔法，多晶与单晶均由 夹具夹着，由高频加热器产生 一悬浮的溶区，多晶硅连续通 过熔区熔融，在熔区与单晶接 触的界面处生长单晶。 熔区的存在是由于融体表面张 力的缘故，悬浮区熔法没有坩 埚的污染，因此能生长出无氧 的，纯度更高的单晶硅棒。
21
硅片分类
按直径划分 按单晶生长方法划分
CZ硅：二极管、外延衬底、太阳能电池、集成电路 MCZ硅：用途和CZ硅相似，性能好于CZ硅
FZ硅：高压大功率器件，可控整流器件
外延硅：晶体管，集成电路领域，如逻辑电路一般使用
价格较高的外延片，因其在集成电路制造中有更好的适 用性
按掺杂情况划分 按用途划分: 二极管级、集成电路级、太阳电池级
开炉
升温-水冷-通惰性与掺杂气体
生长
引晶-缩颈-放肩-等径生长-收尾
停炉
降温-停气-停止抽真空-停水冷-开炉
缩颈作用示意图
11
CZ法特点
工艺成熟，可拉制大直径硅锭； 多是采用液相法掺杂，受杂质分凝、杂质蒸发，
以及坩埚污染影响大，掺杂浓度的均匀性较差。 纵向 考虑杂质分凝 横向 温度场 坩埚影响，即氧的引入 SiO2→Si+O2
第二章 集成电路制造工艺
1
单晶硅制备 硅片制备 硅片的分类 概述 外延工艺 外延工艺的分类与用途 二氧化硅薄膜概述 集 成 电 路 制 造 工 艺 氧化工艺 硅的热氧化 扩散 掺杂工艺 离子注入 化学气相沉积 物理气相沉积 光刻工艺流程 光刻胶 CMO S集 成 电 路 工 艺 流 程
薄膜制备工艺
4
冶炼是采用木炭或其它含碳物质如煤、焦油等
来还原石英砂，得到硅，硅的含量在98-99﹪之 间，称为冶金级硅，也称为粗硅或硅铁。
SiO2+2C 1600-1800℃ Si+ 2CO↑
主要杂质：Fe、Al、C、B、P、Cu，要进一步提纯。
5
采用熔体生长法制备单晶硅棒
多晶硅→熔体硅→单晶硅棒